JPH0668721B2 - アドレス制御回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＬＳＩ化された、マイクロプログラムを用い
る情報処理装置のアドレス制御回路に関するものであ
る。

従来の技術 近年、多くの計算機の機械命令はマイクロプログラムに
よって解釈実行されており、情報量の増加に伴い、情報
処理速度の高速化が望まれている。特に、画像処理の場
合は、単純処理の繰り返しが多く、マイクロプログラム
も多くのループやサブルーチンによって構成されてい
る。そこで情報処理速度の高速化のためには、繰り返し
回数の多いループ内のプログラムの実行サイクル数を１
サイクルでも減少させることが望ましい。

以下、図面を参照しながら従来の情報処理装置のマイク
ロプログラムを用いたアドレス制御回路について説明す
る。

第４図は、マイクロプログラムを用いた情報処理装置の
従来のアドレス制御回路を示すものである。

ＲＯＭ３２のアドレスレジスタ３１に格納されているマ
イクロアドレスがＲＯＭ３２に入力され、ＲＯＭ３２か
ら出力されたマイクロ命令は、マイクロ命令レジスタ３
３に格納され、実行される。同時に、パイプライン方式
で、マイクロアドレスは加算回路３４により１加算され
再びアドレスレジスタ３１にセットされる。実行する命
令のマイクロアドレスが連続している場合は、上記のサ
イクルの繰り返しとなる。

命令中に、ジャンプサブルーチンが存在した場合は、マ
イクロ命令レジスタ３３からの制御信号３７によりスタ
ックポインタ３６を１加算し、加算回路３４で１加算さ
れたマイクロアドレスがサブルーチンの戻りアドレスと
してスタック３５に格納され、サブルーチンの先頭アド
レスは、マイクロ命令レジスタ３３からアドレスレジス
タ３１へ入力される。サブルーチンが終了すると、スタ
ック３５からマイクロアドレス（サブルーチンの戻りア
ドレス）が、サブルーチンの最終命令実行中にアドレス
レジスタ３１にセットされ、制御信号３７によりスタッ
クポイント３６が１減算され、サブルーチンの最終命令
実行後の次のサイクルで戻りアドレスの示す命令が実行
される。

以上の様な構成を用いて、第５図に示すループを含むマ
イクロプログラムの実行を説明する。

第５図において、プログラム項目ＡからＥまではマイク
ロアドレスは連続していたものである。まず、プログラ
ム項目のＡ４１，Ｂ４２を順に実行後、Ｃ４３でプログ
ラムの終了かどうかを判断する。ＹＥＳであれば終了、
ＮＯであればＤ４４を実行し、Ｅ４５のＧＯＴＯ命令実
行により、Ｂ４２の先頭アドレスへ戻り、Ｂ４２からＥ
４５が繰り返される。

Ｅ４５のＧＯＴＯ命令以外の命令は、パイプライン方式
により命令実行中に次命令の先読みが行なわれ、連続実
行される。

Ｅ４５のＧＯＴＯ命令では、第６図に示す様に命令実行
時には既に次命令のマイクロアドレス（ｎ＋２）の先読
みが行なわれアドレスレジスタに格納されているため、
先読み終了後次の実行サイクルで先読みした命令は実行
せずに、マイクロ命令レジスタからＧＯＴＯ命令の飛先
アドレスＭを読み込み、その後の実行サイクルで、飛先
アドレスＭの命令が実行される。このＧＯＴＯ命令実行
時には、戻りアドレスをスタックしておく必要のあるジ
ャンプサブルーチン命令とは異なり、スタック動作は行
なわれていない。

発明が解決しようとする問題点 しかし、以上のような構成では、ＧＯＴＯ命令実行時に
不必要な命令先読み動作が１回余分に行なわれてしま
い、ＧＯＴＯ命令の実行には、２実行サイクル必要とな
る。特に、繰り返しの多いループを構成するためのＧＯ
ＴＯ命令においては、ループの処理時間が余分に長くな
ってしまうという問題点があった。

本発明は従来技術の以上のような問題を解決するもの
で、ループ内のＧＯＴＯ命令を削除できるアドレス制御
方式を用いてループの処理時間、即ち情報処理時間を短
縮することを目的とするものである。

問題点を解決するための手段 本発明は、マイクロプログラムを格納する記憶手段と、
マイクロアドレス格納手段と、マイクロ命令格納手段
と、マイクロアドレスの加算回路と、マイクロアドレス
のスタックと、スタック位置を示すスタックポイント
と、前記マイクロ命令格納手段からの制御信号により、
前記スタックとスタックポインタを制御するスタック制
御回路とを備え、前記マイクロアドレス格納手段への入
力は、前記加算回路の出力と、前記マイクロ命令格納手
段からの出力と、前記スタックからの出力から構成され
ており、前記スタック制御回路が前記マイクロ命令格納
手段からの制御信号により前記スタックポインタの値を
１単位増やして前記加算回路の出力をスタックポインタ
により指示される前記スタックへ入力する第１の制御
と、前記スタックポインタの値を１単位減らしてスタッ
クポインタにより指示される前記スタックの出力を前記
マイクロアドレス格納手段へ入力する第２の制御と、前
記スタックポインタを変化させずにスタックポインタに
より指示される前記スタックの出力を前記マイクロアド
レス格納手段へ入力する第３の制御を行い、ループの最
後の命令に特定の属性を付加し前記属性に対し前記スタ
ック制御回路が第３の制御を行うことで、ループを繰り
返している間、ループ内の最後の命令を実行する時の前
記スタックの出力が前記ループの先頭マイクロアドレス
になることを特徴とするアドレス制御回路により、上記
目的を達成するものである。

作用 本発明は上記構成により、繰り返しの多いループの先頭
番地を前記スタックに格納しておき、ループ内の最終番
地の命令を実行すると同時に、前記マイクロ命令格納手
段からの前記制御信号及びスタック制御回路によりスタ
ックから戻りアドレスとしてループの先頭番地が、前記
マイクロアドレス格納手段へ格納され、かつ前記スタッ
クポインタは１減算せずにそのまま変化しないという操
作が行なわれ、ループを繰り返している間は、ループ内
の最後の命令を実行する時の前記スタックの出力が前記
ループの先頭マイクロアドレスになるようにしたもので
ある。

実施例 以下、第１図は本発明の一実施例におけるマイクロプロ
ブラムを用いた情報処理装置のアドレス制御回路を示す
ものである。

ＲＯＭ１２のアドレスレジスタ１１に格納されているマ
イクロアドレスがＲＯＭ１２に入力され、ＲＯＭ１２か
ら出力されたマイクロ命令は、マイクロ命令レジスタ１
３に格納され実行される。同時にパイプライン方式で、
マイクロアドレスは加算回路１４により１加算され再び
アドレスレジスタ１１にセットされる。実行する命令の
マイクロアドレスが連続している場合は、上記のサイク
ルの繰り返しとなる。

命令中にジャンプサブルーチンが存在した場合は、マイ
クロ命令レジスタ１３からの制御信号１８により、スタ
ック制御回路１７が動作し、スタックポインタ１６を１
加算し、加算回路１４で１加算されたマイクロアドレス
がサブルーチンの戻りアドレスとしてスタック１５に格
納され、サブルーチンの先頭アドレスはマイクロ命令レ
ジスタ１３からアドレスレジスタ１１へ入力される。

サブルーチンが終了すると、スタック１５からマイクロ
アドレス（サブルーチンの戻りアドレス）がサブルーチ
ンの最終命令実行中にアドレスレジスタ１１にセットさ
れる。また同時に、制御信号１８によってスタック制御
回路１７が動作し、スタックポインタ１６が１減算され
る場合と、１減算されずにそのまま不変という場合の２
通りの制御が行なわれる。アドレスレジスタ１１にセッ
トされた戻りのアドレスの示す命令は、サブルーチンの
最終命令実行後の次のサイクルで実行される。

本実施例においては、マイクロ命令内にスタック制御フ
ィールドを２bit設け、この２bitの制御信号１８により
スタック制御回路１７が動作している。上記のスタック
制御回路１７の制御動作を次表に整理して示す。

実行する命令のマイクロアドレスが連続している場合は
スタック動作は必要ないため、スタック及びスタックポ
インタは無操作である。

以上の様なアドレス制御方式を用いてループを含むマイ
クロプログラムの実行を説明する。

本実施例におけるマイクロプログラム内では、本アドレ
ス制御回路の特徴であるスタック制御回路の制御動作の
内、制御信号２bitが（１，０）の時の『マイクロアド
レスをスタックから出力し、かつスタックポインタは不
変』という動作に対応して、Lood Top of Stackという
属性を命令に付加してあり、この属性により制御信号２
bit（１，０）が生成される。

第２図は、本発明の実施例に用いたループを含んだマイ
クロプログラムの流れ図である。第２図において、プロ
グラム項目Ｆ２１は、サブルーチン分岐を示す命令であ
り、プログラム項目Ｇ２２は、第５図に示す従来例のプ
ログラム項目Ａのマイクロアドレスをサブルーチン化の
ために変えたものであり、更にプログラム項目内の最後
の命令にLoad Top of Stackという属性を付加してあ
り、それ以外はプログラム項目Ａと同様である。プログ
ラム項目Ｂ２３とＣ２４は、第５図に示す従来例と同様
のものである。プログラム項目Ｈ２５についても、項目
の最後の命令に、Load Top of Stackという属性を付加
した以外は、第５図に示す従来例と同様のもので、プロ
グラムのステップ数も実行サイクルも同じである。

但し、上記のプログラム項目ＢからＨまでは、マイクロ
アドレスは連続したものである。

まず、プログラム項目Ｆ２１が実行されると、ジャンプ
サブルーチン命令であるため、マイクロ命令レジスタか
らの制御信号によりスタック制御回路１７が動作し、ス
タックポインタ１６を１加算し、加算回路１４で１加算
されたマイクロアドレスがスタック１５に格納される。
このマイクロアドレスは、サブルーチンからの戻りアド
レスである。

サブルーチンへ分岐し、プログラム項目Ｇ２２を実行し
はじめ、最後の命令を実行すると同時に、その命令に付
加してあるLoad Top of Stackという属性から生じる制
御信号によりスタック制御回路１７が動作し、スタック
１５に格納されているサブルーチンからの戻りアドレス
がアドレスレジスタ１１にセットされ、かつ、スタック
ポインタ１６は変化しないで、そのまま、サブルーチン
からの戻りアドレスを示しているという動作が行なわれ
る。

そして、プログラム項目Ｂ２３，Ｃ２４と実行し、プロ
グラムが終了しているか判断し、ＹＥＳであれば終了、
ＮＯであればプログラム項目Ｈ２５を実行する。プログ
ラム項目Ｈ２５の最後の命令を実行すると同時に、その
命令に付加してあるLoad Top of Stackという属性か
ら、プログラム項目Ｇ２２の場合と同様の動作が生じ、
プログラム項目Ｇ２２が終了してサブルーチンから戻っ
てきた戻りアドレスと同じマイクロアドレスが、スタッ
ク１５からアドレスレジスタ１１にセットされる。即
ち、プログラム項目Ｂ２３の最初の命令から再び実行さ
れ、プログラム項目Ｂ２３からプログラム項目Ｈ２５
が、プログラム項目Ｃ２４でＥＮＤになるまで繰り返さ
れることになり、ループが構成されたことになる。

第３図を用いて、Load Top of Stackという属性による
スタック制御回路１７のアドレス制御動作を説明する。

第２図のプログラム項目ＦのJumpサブルーチン命令実行
に付随して、予めスタック１５には戻りアドレスＭが格
納されてある。

プログラム項目Ｈの最後の命令のマイクロアドレスを
ｎ、そのひとつ前をｎ−１として、マイクロアドレスｎ
の命令に、Load Top of Stackという属性が付加されて
ある。

マイクロアドレスｎ−１の命令の実行後、マイクロアド
レスｎの命令が実行されると同時に、同一実行サイクル
でLoad Top of Stackの属性から生じる制御信号により
スタック制御回路１７が動作し、スタック１５から戻り
アドレスＭがアドレスレジスタ１１に格納される。即ち
命令先読みアドレスとしてＭがセットされる。従って、
マイクロアドレスｎの命令実行後の次実行サイクルでマ
イクロアドレスＭの命令が実行され、従来のように不必
要な命令先読み動作は行なわれない。その後、加算回路
１４を通して命令先読みアドレスにＭ＋１，Ｍ＋２がセ
ットされ、それぞれ実行されていく。

以上の説明から明らかなように本実施例によれば、スタ
ック１５からマイクロアドレスをアドレスレジスタ１１
へ入力し、かつスタックポインタ１６は変化しないとい
うアドレス制御を行ない、マイクロプログラムのループ
において、Load Top of Stackという属性をループ内の
最後の命令に付加するだけで、従来ループ形成のために
使用していた２実行サイクルを要するＧＯＴＯ命令が削
除でき、たとえば１０００回のループにおいては、２０
００実行サイクル分ループ実行時間が短縮できることに
なり、特に繰り返し回数の多いループにおいては、情報
処理時間の大幅な短縮を図ることができる。

また、本実施例においては、サブルーチン分岐のための
プログラム項目Ｆ２１を１ステップスタック利用のため
に付加してあるが、ＧＯＴＯ命令が１ステップ削除出来
るため、総合的なプログラムのステップ数は増えること
なく、本発明を実現出来る。ルプの直前にサブルーチン
が予めあるプログラムであれば、ステップ数においても
１ステップ減らすことが出来るという効果が生じる。

なお、表において制御信号を３ビットとし、スタックを
操作せずかつスタックポインタを１単位減らす制御動作
を追加すれば、第２図のプログラム項目Ｃ２４でＹＥＳ
のときにこの制御動作を選択させる属性をプログラム項
目Ｃ２４に付加しておくことで、あるいはプログラム項
目Ｃ２４でＹＥＳのときの分岐先にある命令列中の一つ
の命令に付加しておくことで、ループ処理を実行する前
後でスタックポインタは不変となり、サブルーチンの内
部でループを実行する、あるいはループの内部で他のル
ープを実行することができる。

なお、以上の説明において、Load Top of Stackという
属性名やスタック制御フィールドの２bit構成は、他の
名称，他の構成を使用してもよい。

発明の効果 以上のように本発明は、マイクロプログラムを格納する
記憶手段と、マイクロアドレスを格納するマイクロアド
レス格納手段と、マイクロ命令を格納するマイクロ命令
格納手段と、アドレス加算回路とマイクロアドレススタ
ックとスタックポインタとスタックとスタックポインタ
を制御するスタック制御回路を備え、ループの最後の命
令に特定の属性を付加し、前記属性に対しスタック制御
回路が、前記マイクロアドレススタックから前記マイク
ロアドレスを前記マイクロアドレス格納手段へ入力し、
かつスタックポインタは変化しない制御を行うことによ
り、マイクロプログラムのループにおいて、ループの先
頭アドレスを前記スタックから呼出すようにして従来ル
ープ形成のために使用していた２実行サイクル必要なＧ
ＯＴＯ命令を削除し、ループ実行時間が短縮でき、特に
繰り返し回数の多いループにおいては、情報処理時間の
大幅な短縮を図ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例におけるアドレス制御回路
のブロック結線図、第２図は本発明の一実施例における
同回路のマイクロプログラムの流れ図、第３図は本発明
の一実施例における同回路の命令実行サイクル、命令先
読みサイクル及びスタックの対応を示す概念図、第４図
は従来のアドレス制御回路のブロック結線図、第５図は
従来の同回路のマイクロプログラムの流れ図、第６図は
従来の同回路のＧＯＴＯ命令実行サイクルを示す概念図
である。 １１……アドレスレジスタ、１２……ＲＯＭ、１３……
マイクロ命令レジスタ、１４……加算回路、１５……ス
タック、１６……スタックポインタ、１７……スタック
制御回路、１８……制御信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 広上 悦子 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内 (72)発明者 小寺 宏曄 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】マイクロプログラムを格納する記憶手段
   と、前記記憶手段へ入力するマイクロアドレスを格納す
   るマイクロアドレス格納手段と、前記記憶手段から出力
   されるマイクロ命令を格納するマイクロ命令格納手段
   と、前記マイクロアドレスを１単位加算する加算回路
   と、２語以上のマイクロアドレスを保持するスタック
   と、ポインタの値の増減により前記スタックのスタック
   位置を示すスタックポインタと、前記マイクロ命令格納
   手段からの制御信号により前記スタックと前記スタック
   ポインタを制御するスタック制御回路を具備し、前記マ
   イクロアドレス格納手段への入力を、前記加算回路の出
   力と、前記マイクロ命令格納手段の出力と、前記スタッ
   クポインタで指示されるスタックの出力から構成し、前
   記スタック制御回路が前記マイクロ命令格納手段からの
   制御信号により前記スタックポインタの値を１単位増や
   して前記加算回路の出力をスタックポインタにより指示
   される前記スタックへ入力する第１の制御と、前記スタ
   ックポインタの値を１単位減らしてスタックポインタに
   より指示される前記スタックの出力を前記マイクロアド
   レス格納手段へ入力する第２の制御と、前記スタックポ
   インタを変化させずにスタックポインタにより指示され
   る前記スタックの出力を前記マイクロアドレス格納手段
   へ入力する第３の制御を行い、ループの最後の命令に特
   定の属性を付加し前記属性に対し前記スタック制御回路
   が第３の制御を行うことで、ループを繰り返している
   間、ループ内の最後の命令を実行する時の前記スタック
   の出力が前記ループの先頭マイクロアドレスになること
   を特徴とするアドレス制御回路。