JPH0668754B2

JPH0668754B2 - 画像検索装置

Info

Publication number: JPH0668754B2
Application number: JP60152371A
Authority: JP
Inventors: 裕一郎宮本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-07-12
Filing date: 1985-07-12
Publication date: 1994-08-31
Anticipated expiration: 2009-08-31
Also published as: JPS6214264A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、保管された画像情報を検索する際に、被検索
画像の表示に先立って、保管されている画像の縮小画像
及び主に文字からなる検索補助情報を表示することによ
って、目的とする画像の速やかな指定を可能とする画像
検索装置に関する。

［従来の技術］従来の画像検索においては、検索手段として専ら画像の
登録年月日、や画像の内容を表示したキーワード等を用
いるものが大半である。

また、例えば情報処理学会第28回（昭和59年前期）全国
大会５Ｃ−１に報告されているように、被検索画像とは
別に縮小画像をデータとして保管・管理するか、検索時
に被検索画像を縮小し表示することにより検索を行なう
ものも提案されている。

［発明が解決しようとする問題点］然しながら、キーワード等はその情報量が画像に比べて
圧倒的に少なく、蓄積された画像情報の数が増すと、目
的の画像を特定するのが困難となり、被検索画像そのも
のを表示させて初めて誤りに気が付くといった試行錯誤
的検索とならざるをえない。

また、縮小画像データを検索に用いる従来の方法では、
保管記憶容量、バッファ記憶容量、被検索画像の表示速
度、縮小画像の表示速度の何れかが犠牲になるという問
題点を有している。

本発明はかかる点に鑑み、重複したデータや不当に大き
いバッファ記憶を要することなく、検索時に被検索画像
の縮小画像及び検索補助情報の組を複数組表示し、その
中の一組を指示手段を用いて指示することで検索が行な
える画像検索装置を提供することを目的とする。

［問題点を解決するための手段］本発明に係る画像検索装置は、各ビット別個のメモリ・
チップからなるｎビット並列書き込みのビット・マップ
方式表示手段と、検索補助情報、高頻度縮小画像、低頻
度縮小画像及び補完情報からなる保管フォーマットに従
ってデータを記憶する記憶手段と、保管データから被検
索画像やその１／ｎ縮小画像及び検索補助情報を再現す
る制御手段とを具備し、これにより、被検査画像及びそ
の１／ｎ縮小画像をともに高速に表示することができ
る。本発明では、更に検索用に表示された複数組の検索
補助情報及び１／ｎ縮小画像から表示すべき画像を指示
する指示手段も設けてある。

［作用］各画像データの保管に当たって、１）主に文字からなる検索補助情報、２）被検索画像を構成するデータからｎビットに１ビッ
トの割で抽出したビット群で構成される縮小画像のう
ち、高頻度で用いられる部分、３）同上縮小画像の残りの部分、及び４）２），３）の組み合わせを補完して被検索画像を復
元する為の情報の順に格納する。そして、２），３）及び４）の情報量
の和は、被検索画像のビット・イメージ量に等しい。

このデータ・フォーマットによると、縮小画像表示時に
は、記憶手段から２）又は３）までの読み込みを行なう
だけで足りる。被検索画像表示時には、まず２），３）
の各ビットを離散的に書き込み、次にその間に４）を書
き込む。これらの操作は制御手段により以下のようにし
て成し遂げられ、ビットの切り出しやシフトの繰り返し
といった時間のかかる作業は不要である。

制御手段はその一部として各メモリ・チップ毎にアドレ
ス変換機能を具備し、、縮小画像表示時には、総てのメ
モリ・チップに同じアドレスを与え、２），３）の各ビ
ットを離散的に書き込む時には、夫々のメモリ・チップ
に総て異なるアドレスを与え、４）を書き込む時にはメ
モリ・チップの各々に１番地だけ異なる２つのアドレス
のうち一方を与える。

上記のアドレス変換機能は組み合わせ論理により実現で
きるので、記憶要素は不必要である。

［実施例］本発明の１実施例を第１図に示す。説明の都合上、本実
施例は、４ビット並列書き込みのビット・マップ方式表
示手段をもつものとする。従って、この場合図中ｎ＝４
である。表示手段に含まれる1.0，1.1，1.2，1.3の４つ
のメモリ・チップが並列書き込みされる四つのビットに
それぞれ対応する。四つのメモリ・チップの同じアドレ
スに格納される四つのビットが水平方向に相隣れる四つ
の点として表示される。四つのメモリ・チップは各々独
立したデバイスであるから、それぞれ異なるアドレスに
並列書き込みすることも同じアドレスに並列書き込みす
ることもできる。これは、制御手段の一部を成すアドレ
ス変換機能が四つのメモリ・チップに独立したアドレス
を供給することにより制御される。

本実施例により画像検索を行なう場合、まず第２図のよ
うに、1/4の大きさの縮小画像を複数枚重ね合わせたカ
ード・イメージの表示を行ない、この画面上で、例えば
マウス、タブレットあるいはライトペンといった指示手
段によって“ファイル２”が選択されると、被検索画像
“ファイル２”を本来の大きさで表示する。第２図にお
いて、“ファイル２”、“ファイル３”、“ファイル
４”、“ファイル５”は、各々その手前に配置されたカ
ードにより、一部が隠されて転倒Ｌ字形状の部分のみが
表示されている。本実施例においては、この転倒Ｌ字形
状部分が、各々の画像の高頻度縮小画像である。また
“ファイル１”は全体が矩形で表示されているものの、
やはり転倒Ｌ字形状の高頻度縮小画像と一回り小さな矩
形である低頻度縮小画像とから成っている。

各ファイルは、第３図図示のデータ・フォーマットによ
って保管される。即ち、先頭に検索補助情報があり、次
に高頻度縮小画像がある。第２図の表示を行なうために
は、“ファイル２”に関しては高頻度縮小画像までを読
み込めばよい。図示実例では、検索補助情報としてその
最後に“ファイル２”なる文字列を保管しているが、こ
の表示に関しては、文字の大きさや書く向き以外に、表
示位置を指定する必要がある。この表示位置（Ｘａ，Ｙ
ａ）は一般に、画像の位置（Ｘｉ，Ｙｉ）と、手前から
何枚目であるかを示す整数ｎの関数として、Ｘａ＝ｆ（Ｘｉ，Ｙｉ，ｎ）Ｙａ＝ｇ（Ｘｉ，Ｙｉ，ｎ）で与えられるので、検索補助情報として、ｆ，ｇを含
む。

また、“ファイル２”が第２図における“ファイル１”
のようにカード群の１番手前にある時は、低頻度縮小画
像まで読み込み表示する。

即ち、表示しようとする画像情報が１枚目であるとき
は、高頻度縮小画像及び低頻度縮小画像を用い、２枚目
以降であるときは、高頻度縮小画像のみを用いる。縮小
画像の高頻度縮小画像と低頻度縮小画像に分割して保管
してあるので、手前に来るカードによって隠される部分
をも読み込む必要がなくなり、読み出し速度が上がる。
また隠される部分を表示時に切り取る処理も不要とな
り、速かにカード・イメージ表示が行なえる。

さて、このように縮小表示した“ファイル２”が選択さ
れ、“ファイル２”全体を表示する場合であるが、この
場合、補完情報を含めて総てのデータを必要とする。高
頻度縮小画像と低頻度縮小画像を組み合わせる事で矩形
の縮小画像は容易に得られる。この縮小画像を水平垂直
方向共に４倍に拡大し、補完情報を用いて隙間を埋める
事を考える。縮小画像の１ワード、即ち並列書き込みさ
れる４ビット内の各ビットに、第４図ａ）のように番号
をふった場合、原画を復元するには同図ｂ）のように４
^２ワードに展開し隙間を補完情報で埋めなければならな
い。逆に言うと、第４図ｂ）に示す原画像16ワードから
1/4の縮小画像として取り出した４ビットを除いた15ワ
ード分のデータが補完情報である。縮小画像として取り
出した４ビットは総て第１行に属するので、第２行、第
３行、第４行に関しては補完情報を単に書き戻すだけで
復元できる。第１行に関しては、１ワードを構成する四
つのメモリ・チップに夫々別個のアドレスを供給する事
により、縮小画像データと補完データを合成して復元す
る。まず縮小画像の各ビットを制御手段のアドレス変換
機構によって第１行を構成する各ワードに離散して書き
込む。因みに、本実施例において水平方向に隣り合うワ
ードはアドレスが１だけ異なり、右に行くほどアドレス
が大きくなる。離散書き込みを行なうと、ちょうど４ビ
ット分の間隔があくので、やはりアドレス変換機能を用
いて、そこに補完情報の１ワードを並列書き込みする。

こうして、縮小画像データと被検索画像データとを別々
に保管する従来例の場合とほぼ同等の速度で、被検索画
像を復元表示することができる。

第４図におけるとの間への書き込みを補間０、と
の間への書き込みを補間１、と間への書き込みを
補間２と呼ぶことにすると、本例で必要となるアドレス
変換機能は、各メモリ・チップ毎に第５図のように、即
ち、離散書き込みの時は四つのメモリ・チップに１ずつ
異なるアドレスを与え、補完０のときは、ビット０のメ
モリ・チップに対し他より１だけ大きいアドレスを与
え、補完１のときは、ビット０とビット１のメモリ・チ
ップにビット２とビット３のメモリ・チップより１だけ
大きいアドレスを与え、補完２のときは、ビット３のメ
モリ・チップに他より１だけ小さいアドレスを与え、そ
の他のアクセス時は、四つのメモリ・チップに同じアド
レスを与えればよい。

従って、第６図に示すように、メモリ・チップ毎にアド
レス加算器を設けて、書き込みの種類に応じて基準アド
レスに対して加算を行なうとよい。

［発明の効果］本発明の画像検索装置は、画像検索時に利用者により多
くの情報をより受け取りやすい形でより速く提供するた
め、画像検索効率を格段に高めることができる上に、デ
ータを重複して保管する無駄を避けることができる。

【図面の簡単な説明】

第１図は本発明の画像検索装置の構成を示す図、第２図
は本発明の実施例における画像検索時の表示の概念図、
第３図は本発明における画像情報保管時のフォーマット
の概念図、第４図は縮小画像データと補完情報から被検
索画像が復元される様子を示す概念図、第５図は本発明
の実施例において求められるアドレス変換機能をまとめ
た図、第６図は上記アドレス変換機能を加算器を用いて
実現した図である。１…ビット・マップ方式表示手段 1.0，1.1，…，1.n−１…表示手段の一部を成すメモリ
・チップ２…記憶手段、３…制御手段、３Ａ…アドレス変換機能４…指示手段

Claims

【特許請求の範囲】

【請求項１】画像、名称等からなる検索補助情報及び画
像を表示するｎビット並列書き込みのビット・マップ方式表示手段と、前記画像を構成するデータのうち、前記画像を１／ｎに
縮小した１／ｎ縮小画像においても採用されるものを、
高頻度縮小画像データと低頻度縮小画像データに２分し
て記憶し、更に、前記高頻度縮小画像データと前記低頻度縮小画像
データとを補完して前記画像を復元しうる補完データを
記憶するとともに、前記検索補助情報を記憶する記憶手段と、前記記憶手段に記憶してあるデータから、前記画像か、前記１／ｎ縮小画像及び前記検索補助情報の何れかを再現して、前記表示手段に表示させる制御手段と、前記表示手段が表示すべきものを選択指示する指示手段とを具備し、画像検索時に、前記１／ｎ縮小画像と前記検索補助情報
の組を複数組表示して、その中の一組を前記指示手段に
より選択させ、選択された一組を前記画像に復元して表
示する画像検索装置。