JPH0669057A - 積層チップインダクタの製造方法 - Google Patents
積層チップインダクタの製造方法Info
- Publication number
- JPH0669057A JPH0669057A JP24265392A JP24265392A JPH0669057A JP H0669057 A JPH0669057 A JP H0669057A JP 24265392 A JP24265392 A JP 24265392A JP 24265392 A JP24265392 A JP 24265392A JP H0669057 A JPH0669057 A JP H0669057A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- laminated
- coil conductor
- holes
- sheets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【目的】 磁性フェライト素体内に埋設されるコイルの
短絡を防止し、小形化しても所望のインダクタンスを得
ることができる積層チップインダクタの製造方法の提
供。 【構成】 まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライト
グリーンシート１に、 0.3mm径のスルーホール２を縦1.
92mm、横0.96mmの間隔で約3400個形成する。次いで、上
記スルーホール２を形成したグリーンシート１に、Ａｇ
ペーストを用い、線幅0.16mmで両方の端部が直角に 180
度屈曲した略Ｃ字状のコイル導体パターン３を印刷す
る。次に、スルーホール２およびコイル導体パターン３
を形成したシート１を所定の構成で積層し、その上下に
ダミーシートをそれぞれ３枚づつ積層して圧着した後チ
ップ寸法に裁断する。次いで、これらのチップ素体を 9
00℃で焼成し、チップ素体におけるコイル末端が導出さ
れた対向する一対の端面に、外部端子電極を形成する。
短絡を防止し、小形化しても所望のインダクタンスを得
ることができる積層チップインダクタの製造方法の提
供。 【構成】 まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライト
グリーンシート１に、 0.3mm径のスルーホール２を縦1.
92mm、横0.96mmの間隔で約3400個形成する。次いで、上
記スルーホール２を形成したグリーンシート１に、Ａｇ
ペーストを用い、線幅0.16mmで両方の端部が直角に 180
度屈曲した略Ｃ字状のコイル導体パターン３を印刷す
る。次に、スルーホール２およびコイル導体パターン３
を形成したシート１を所定の構成で積層し、その上下に
ダミーシートをそれぞれ３枚づつ積層して圧着した後チ
ップ寸法に裁断する。次いで、これらのチップ素体を 9
00℃で焼成し、チップ素体におけるコイル末端が導出さ
れた対向する一対の端面に、外部端子電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、積層チップインダクタ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】積層チップインダクタは、磁性フェライ
ト素体内にらせん状のコイルが埋設され、この磁性フェ
ライト素体におけるコイル末端が導出された一対の対向
する端面に、外部端子電極が形成されてなるものであっ
て、このような積層チップインダクタは、一般に次のよ
うな方法で製造されてきた。
ト素体内にらせん状のコイルが埋設され、この磁性フェ
ライト素体におけるコイル末端が導出された一対の対向
する端面に、外部端子電極が形成されてなるものであっ
て、このような積層チップインダクタは、一般に次のよ
うな方法で製造されてきた。
【０００３】まず、フェライト磁性粉末原料と有機バイ
ンダーとを混練して得たスラリーと、例えばポリエチレ
ンテレフタレートフィルムからなる長尺なベースフィル
ムとを塗工機にセットし、ドクターブレード法によって
ベースフィルム上にスラリーを数十〜数百μｍの厚さで
連続的に塗布した後、ベースフィルム上のスラリーを乾
燥させる。次いで、乾燥したスラリーをベースフィルム
から剥離し、例えば 100mm角に切断して磁性フェライト
グリーンシート１を得る。
ンダーとを混練して得たスラリーと、例えばポリエチレ
ンテレフタレートフィルムからなる長尺なベースフィル
ムとを塗工機にセットし、ドクターブレード法によって
ベースフィルム上にスラリーを数十〜数百μｍの厚さで
連続的に塗布した後、ベースフィルム上のスラリーを乾
燥させる。次いで、乾燥したスラリーをベースフィルム
から剥離し、例えば 100mm角に切断して磁性フェライト
グリーンシート１を得る。
【０００４】次に、上記のようにして得たフェライトグ
リーンシート１における所定の位置にスルーホール２を
形成し、その表面に、導電ペーストによって図２に示す
ようなコイル導体パターン３を印刷形成する。なお、上
記グリーンシート上に印刷されるコイル導体パターン
は、スルーホールの径よりも広い幅を有するものであ
り、積層してスルーホール接続されることによってらせ
ん状のコイルが構成されるように、２種類の異なる方向
を向いた略コの字状をしており、スルーホールはその一
方の末端部に位置する。
リーンシート１における所定の位置にスルーホール２を
形成し、その表面に、導電ペーストによって図２に示す
ようなコイル導体パターン３を印刷形成する。なお、上
記グリーンシート上に印刷されるコイル導体パターン
は、スルーホールの径よりも広い幅を有するものであ
り、積層してスルーホール接続されることによってらせ
ん状のコイルが構成されるように、２種類の異なる方向
を向いた略コの字状をしており、スルーホールはその一
方の末端部に位置する。
【０００５】次に、上記のようなスルーホールおよびコ
イル導体パターンが形成されたシートを所定枚数と、そ
の上下にスルーホールおよびコイル導体パターンが形成
されていないダミーシートとを積層して圧着し、所定の
巻数を有するらせん状のコイルが埋設された磁性フェラ
イト素体を得る。
イル導体パターンが形成されたシートを所定枚数と、そ
の上下にスルーホールおよびコイル導体パターンが形成
されていないダミーシートとを積層して圧着し、所定の
巻数を有するらせん状のコイルが埋設された磁性フェラ
イト素体を得る。
【０００６】次いで、この素体をチップサイズに裁断す
ることによってチップ素体における一対の対向する端面
にコイル末端を導出させ、これを焼成する。焼成後、素
体におけるコイル末端が導出した端面に導電ペーストを
塗布し、これを焼き付けることによって外部端子電極を
形成し、積層チップインダクタを得る。
ることによってチップ素体における一対の対向する端面
にコイル末端を導出させ、これを焼成する。焼成後、素
体におけるコイル末端が導出した端面に導電ペーストを
塗布し、これを焼き付けることによって外部端子電極を
形成し、積層チップインダクタを得る。
【０００７】
【発明が解決しようとする課題】しかしながら、上述従
来の積層チップインダクタの製造方法によると、スルー
ホールおよびコイル導体パターンが形成された磁性フェ
ライトグリーンシート１を積層すると、図４に示すよう
に、スルーホール２は積層方向に一直線状に並んでい
た。そのため、このような積層体を圧着すると、その圧
力がスルーホール部分で粗になり、グリーンシートの応
力がスルーホールに集中し、場合に因ってはスルーホー
ルを有するシートの下に重ねられたグリーンシートを破
壊して他の導体と接触し、コイルを短絡させ、所望のイ
ンダクタンスを得ることができないことがあった。な
お、この傾向は特にチップを小形化した際に顕著に見ら
れた。
来の積層チップインダクタの製造方法によると、スルー
ホールおよびコイル導体パターンが形成された磁性フェ
ライトグリーンシート１を積層すると、図４に示すよう
に、スルーホール２は積層方向に一直線状に並んでい
た。そのため、このような積層体を圧着すると、その圧
力がスルーホール部分で粗になり、グリーンシートの応
力がスルーホールに集中し、場合に因ってはスルーホー
ルを有するシートの下に重ねられたグリーンシートを破
壊して他の導体と接触し、コイルを短絡させ、所望のイ
ンダクタンスを得ることができないことがあった。な
お、この傾向は特にチップを小形化した際に顕著に見ら
れた。
【０００８】そこで本発明は、上述従来の技術の問題点
を解決し、磁性フェライト素体内に埋設されるコイルの
短絡を防止し、小形化しても所望のインダクタンスを得
ることができる積層チップインダクタの製造方法を提供
することを目的とする。
を解決し、磁性フェライト素体内に埋設されるコイルの
短絡を防止し、小形化しても所望のインダクタンスを得
ることができる積層チップインダクタの製造方法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明者等は、上記目的
を達成するために鋭意研究した結果、積層体におけるス
ルーホールの積層方向の並びを、積層方向と直交する方
向に分散させることにより、上記課題が解決されること
を見い出し、本発明に到達した。
を達成するために鋭意研究した結果、積層体におけるス
ルーホールの積層方向の並びを、積層方向と直交する方
向に分散させることにより、上記課題が解決されること
を見い出し、本発明に到達した。
【００１０】すなわち、本発明は、複数枚の磁性体セラ
ミックグリーンシートにおける所定位置にスルーホール
およびコイル導体パターンを形成し、これらのシートを
積層および圧着することによって隣接するコイル導体パ
ターンをスルーホール接続し、得られたらせん状のコイ
ルが埋設された磁性フェライト素体を焼成した後、磁性
フェライト素体におけるコイル末端が導出された一対の
対向する端面に外部端子電極を形成する積層チップイン
ダクタの製造方法であって、シートを積層した際におけ
るシート積層方向のスルーホールの並びが、一直線状で
はなくシート積層方向と直交する方向に互いにずれるよ
うに、スルーホールをシートにおけるコイル導体パター
ンが印刷される部分内で分散させて形成することを特徴
とする積層チップインダクタの製造方法を提供するもの
である。
ミックグリーンシートにおける所定位置にスルーホール
およびコイル導体パターンを形成し、これらのシートを
積層および圧着することによって隣接するコイル導体パ
ターンをスルーホール接続し、得られたらせん状のコイ
ルが埋設された磁性フェライト素体を焼成した後、磁性
フェライト素体におけるコイル末端が導出された一対の
対向する端面に外部端子電極を形成する積層チップイン
ダクタの製造方法であって、シートを積層した際におけ
るシート積層方向のスルーホールの並びが、一直線状で
はなくシート積層方向と直交する方向に互いにずれるよ
うに、スルーホールをシートにおけるコイル導体パター
ンが印刷される部分内で分散させて形成することを特徴
とする積層チップインダクタの製造方法を提供するもの
である。
【００１１】
【作用】本発明法によると、シートを積層した際、スル
ーホールがシート積層方向に一直線状に並ばず、積層方
向と直交する方向にずれるように、スルーホールをシー
トにおけるコイル導体パターンが印刷される部分内で分
散させている。
ーホールがシート積層方向に一直線状に並ばず、積層方
向と直交する方向にずれるように、スルーホールをシー
トにおけるコイル導体パターンが印刷される部分内で分
散させている。
【００１２】例えば、あるシートには、シートにおける
コイル導体パターンが印刷される部分のうち、コイル導
体パターンの一方の末端部が印刷される位置にスルーホ
ールを形成し、別のシートには、シートにおけるコイル
導体パターンの一方の端部が印刷される部分のうち、コ
イル導体パターンの一方の末端部からスルーホール１個
分ずらした位置にスルーホールを形成し、さらに別のシ
ートには、シートにおけるコイル導体パターンの一方の
端部が印刷される部分のうち、コイル導体パターンの一
方の末端部からスルーホール２個分ずらした位置にスル
ーホールを形成することを繰り返すというように、スル
ーホールをシートにおけるコイル導体パターンが印刷さ
れる部分内でずらして形成することにより、これらのシ
ートを積層した際におけるスルーホールの積層方向の並
びを、積層方向と直交する方向に分散させることができ
る。
コイル導体パターンが印刷される部分のうち、コイル導
体パターンの一方の末端部が印刷される位置にスルーホ
ールを形成し、別のシートには、シートにおけるコイル
導体パターンの一方の端部が印刷される部分のうち、コ
イル導体パターンの一方の末端部からスルーホール１個
分ずらした位置にスルーホールを形成し、さらに別のシ
ートには、シートにおけるコイル導体パターンの一方の
端部が印刷される部分のうち、コイル導体パターンの一
方の末端部からスルーホール２個分ずらした位置にスル
ーホールを形成することを繰り返すというように、スル
ーホールをシートにおけるコイル導体パターンが印刷さ
れる部分内でずらして形成することにより、これらのシ
ートを積層した際におけるスルーホールの積層方向の並
びを、積層方向と直交する方向に分散させることができ
る。
【００１３】このように、シート積層方向におけるスル
ーホールの並びをシート積層方向と直交する方向に分散
させることにより、積層体を圧着した際にスルーホール
位置にかかる応力が分散されるようになる。そのため、
積層体におけるスルーホールの並びがシート積層方向に
一直線になる従来の積層チップインダクタの製造方法に
おいて発生していたコイル導体パターンの延びや切れが
防止されるようになり、コイルの短絡によるＬ値の変動
がなくなる。
ーホールの並びをシート積層方向と直交する方向に分散
させることにより、積層体を圧着した際にスルーホール
位置にかかる応力が分散されるようになる。そのため、
積層体におけるスルーホールの並びがシート積層方向に
一直線になる従来の積層チップインダクタの製造方法に
おいて発生していたコイル導体パターンの延びや切れが
防止されるようになり、コイルの短絡によるＬ値の変動
がなくなる。
【００１４】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
【００１５】
【実施例】本発明の積層チップインダクタの製造方法の
一例を以下に示す。
一例を以下に示す。
【００１６】まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライ
トグリーンシート１（ 100mmW × 100mmL × 0.1mmT ）
に、 0.3mm径のスルーホール２を縦1.92mm、横0.96mmの
間隔で約3400個形成した。このようにして、スルーホー
ル２の形成位置が異なるシートを６種類用意した。次い
で、上記スルーホール２を形成したグリーンシート１
に、Ａｇペーストを用い、線幅0.16mmで図１に示すよう
な形状、すなわち両方の端部が直角に 180度屈曲した略
Ｃ字状のコイル導体パターン３を印刷した。なお、図１
はチップ１個分を示した図である。
トグリーンシート１（ 100mmW × 100mmL × 0.1mmT ）
に、 0.3mm径のスルーホール２を縦1.92mm、横0.96mmの
間隔で約3400個形成した。このようにして、スルーホー
ル２の形成位置が異なるシートを６種類用意した。次い
で、上記スルーホール２を形成したグリーンシート１
に、Ａｇペーストを用い、線幅0.16mmで図１に示すよう
な形状、すなわち両方の端部が直角に 180度屈曲した略
Ｃ字状のコイル導体パターン３を印刷した。なお、図１
はチップ１個分を示した図である。
【００１７】次に、スルーホール２およびコイル導体パ
ターン３を形成したシート１を、図１に示すような構成
で積層し、その上下にダミーシートをそれぞれ３枚づつ
積層して圧着した後、1.92mm×0.96mmのチップ寸法に裁
断し、一対の対向する端面にコイル末端が導出されたチ
ップ素体を得た。なお、図３に、上記得られたチップ素
体を積層方向に切断した断面図を示した。
ターン３を形成したシート１を、図１に示すような構成
で積層し、その上下にダミーシートをそれぞれ３枚づつ
積層して圧着した後、1.92mm×0.96mmのチップ寸法に裁
断し、一対の対向する端面にコイル末端が導出されたチ
ップ素体を得た。なお、図３に、上記得られたチップ素
体を積層方向に切断した断面図を示した。
【００１８】次いで、これらのチップ素体を 900℃で焼
成し（チップ寸法 1.6mm× 0.8mm）、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
成し（チップ寸法 1.6mm× 0.8mm）、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
【００１９】上記のようにして得た積層チップインダク
タから無作為に 100個を抜き取り、インダクタンス
（Ｌ）を測定したところ、Ｌの平均値は 0.068±0.007
μＨであり、コイルの短絡によってＬ値が変動したもの
はなかった。
タから無作為に 100個を抜き取り、インダクタンス
（Ｌ）を測定したところ、Ｌの平均値は 0.068±0.007
μＨであり、コイルの短絡によってＬ値が変動したもの
はなかった。
【００２０】
【比較例】図２および図４に示すように、積層した際、
スルーホールが積層方向に一直線状に並ぶように、シー
ト１にスルーホール２を形成したこと以外は実施例と同
様にして積層チップインダクタを複数個作製し、その中
から無作為に 100個を抜き取り、インダクタンス（Ｌ）
を測定したところ、Ｌの平均値は0.062 ±0.022 μＨで
あり、コイルの一部が短絡し、Ｌ値が変動してしまった
ものが複数個認められた。
スルーホールが積層方向に一直線状に並ぶように、シー
ト１にスルーホール２を形成したこと以外は実施例と同
様にして積層チップインダクタを複数個作製し、その中
から無作為に 100個を抜き取り、インダクタンス（Ｌ）
を測定したところ、Ｌの平均値は0.062 ±0.022 μＨで
あり、コイルの一部が短絡し、Ｌ値が変動してしまった
ものが複数個認められた。
【００２１】
【発明の効果】本発明の開発により、スルーホールに集
中していた応力が分散されるようになった。そのため、
応力の一部集中によるグリーンシートの破壊、コイル導
体パターンの延びや切れなどが防止され、コイルの短絡
によるＬ値の変動がなくなるばかりではなく、加速試験
における特性変化も少なくなり、信頼性を維持したまま
小形化することができるようになった。
中していた応力が分散されるようになった。そのため、
応力の一部集中によるグリーンシートの破壊、コイル導
体パターンの延びや切れなどが防止され、コイルの短絡
によるＬ値の変動がなくなるばかりではなく、加速試験
における特性変化も少なくなり、信頼性を維持したまま
小形化することができるようになった。
【図１】本発明の積層チップインダクタを構成するシー
トの積層態様を示す分解斜視図である。
トの積層態様を示す分解斜視図である。
【図２】従来の積層チップインダクタを構成するシート
の積層態様を示す分解斜視図である。
の積層態様を示す分解斜視図である。
【図３】図１に示すシートからなる積層体の側断面図で
ある。
ある。
【図４】図２に示すシートからなる積層体の側断面図で
ある。
ある。
１‥‥‥磁性フェライトグリーンシート ２‥‥‥スルーホール ３‥‥‥コイル導体パターン
Claims (1)
- 【請求項１】 複数枚の磁性体セラミックグリーンシー
トにおける所定位置にスルーホールおよびコイル導体パ
ターンを形成し、これらのシートを積層および圧着する
ことによって隣接するコイル導体パターンをスルーホー
ル接続し、得られたらせん状のコイルが埋設された磁性
フェライト素体を焼成した後、磁性フェライト素体にお
けるコイル末端が導出された一対の対向する端面に外部
端子電極を形成する積層チップインダクタの製造方法で
あって、シートを積層した際におけるシート積層方向の
スルーホールの並びがシート積層方向と直交する方向に
互いにずれるように、スルーホールをシートにおけるコ
イル導体パターンが印刷される部分内で分散させて形成
することを特徴とする積層チップインダクタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24265392A JPH0669057A (ja) | 1992-08-19 | 1992-08-19 | 積層チップインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24265392A JPH0669057A (ja) | 1992-08-19 | 1992-08-19 | 積層チップインダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669057A true JPH0669057A (ja) | 1994-03-11 |
Family
ID=17092250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24265392A Pending JPH0669057A (ja) | 1992-08-19 | 1992-08-19 | 積層チップインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669057A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0706231A1 (en) * | 1994-10-04 | 1996-04-10 | Mitsubishi Denki Kabushiki Kaisha | Antenna equipment |
| EP0759646A1 (en) * | 1995-08-07 | 1997-02-26 | Murata Manufacturing Co., Ltd. | Chip antenna |
| EP0762539A1 (en) * | 1995-08-17 | 1997-03-12 | Murata Manufacturing Co., Ltd. | Chip antenna |
| EP0790665A1 (en) * | 1996-02-16 | 1997-08-20 | Murata Manufacturing Co., Ltd. | Chip antenna |
| EP0793293A1 (en) * | 1996-02-21 | 1997-09-03 | Murata Manufacturing Co., Ltd. | Antenna unit |
| EP0812030A1 (en) * | 1996-06-05 | 1997-12-10 | Murata Manufacturing Co., Ltd. | Chip Antenna |
| EP0800229A3 (en) * | 1996-04-05 | 1998-05-27 | Murata Manufacturing Co., Ltd. | Chip Antenna and method of making same |
| EP0978852A1 (en) * | 1998-08-04 | 2000-02-09 | Korea Electronics Technology Institute | Multilayer type chip inductor |
| JP2004080023A (ja) * | 2002-07-30 | 2004-03-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタ |
| KR100453429B1 (ko) * | 1998-10-22 | 2004-10-20 | 다이요 유덴 가부시키가이샤 | 적층 전자 부품 |
| JP2012028522A (ja) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | 積層型電子部品およびその製造方法 |
| US8193894B2 (en) | 2009-04-02 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Electronic component and method of manufacturing same |
| CN104641432A (zh) * | 2012-09-20 | 2015-05-20 | 株式会社丰田自动织机 | 平面线圈、变压器以及平面线圈的制造方法 |
-
1992
- 1992-08-19 JP JP24265392A patent/JPH0669057A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1204159A3 (en) * | 1994-10-04 | 2004-02-25 | Mitsubishi Denki Kabushiki Kaisha | Antenna equipment |
| US5541610A (en) * | 1994-10-04 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | Antenna for a radio communication apparatus |
| EP0706231A1 (en) * | 1994-10-04 | 1996-04-10 | Mitsubishi Denki Kabushiki Kaisha | Antenna equipment |
| EP0759646A1 (en) * | 1995-08-07 | 1997-02-26 | Murata Manufacturing Co., Ltd. | Chip antenna |
| EP0762539A1 (en) * | 1995-08-17 | 1997-03-12 | Murata Manufacturing Co., Ltd. | Chip antenna |
| EP0790665A1 (en) * | 1996-02-16 | 1997-08-20 | Murata Manufacturing Co., Ltd. | Chip antenna |
| US6054956A (en) * | 1996-02-21 | 2000-04-25 | Murata Manufacturing Co., Ltd. | Antenna unit having power radiation conductor |
| EP0793293A1 (en) * | 1996-02-21 | 1997-09-03 | Murata Manufacturing Co., Ltd. | Antenna unit |
| EP0800229A3 (en) * | 1996-04-05 | 1998-05-27 | Murata Manufacturing Co., Ltd. | Chip Antenna and method of making same |
| US5892489A (en) * | 1996-04-05 | 1999-04-06 | Murata Manufacturing Co., Ltd. | Chip antenna and method of making same |
| EP0812030A1 (en) * | 1996-06-05 | 1997-12-10 | Murata Manufacturing Co., Ltd. | Chip Antenna |
| US5933116A (en) * | 1996-06-05 | 1999-08-03 | Murata Manufacturing Co., Ltd. | Chip antenna |
| EP0978852A1 (en) * | 1998-08-04 | 2000-02-09 | Korea Electronics Technology Institute | Multilayer type chip inductor |
| KR100453429B1 (ko) * | 1998-10-22 | 2004-10-20 | 다이요 유덴 가부시키가이샤 | 적층 전자 부품 |
| JP2004080023A (ja) * | 2002-07-30 | 2004-03-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタ |
| US8193894B2 (en) | 2009-04-02 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Electronic component and method of manufacturing same |
| JP2012028522A (ja) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | 積層型電子部品およびその製造方法 |
| CN104641432A (zh) * | 2012-09-20 | 2015-05-20 | 株式会社丰田自动织机 | 平面线圈、变压器以及平面线圈的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159322B2 (en) | Laminated coil | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| US7106161B2 (en) | Coil component | |
| KR100552010B1 (ko) | 적층전자부품 및 그 제조방법 | |
| JPS6261305A (ja) | 積層チツプコイル | |
| US20120062348A1 (en) | Laminated coil | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JPH0258813A (ja) | 積層型インダクタ | |
| JP7234552B2 (ja) | 積層コイル部品 | |
| JPH0855726A (ja) | 積層型電子部品及びその製造方法 | |
| JP3132786B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| JP6784183B2 (ja) | 積層コイル部品 | |
| US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH06120065A (ja) | 積層セラミックインダクタの製造方法 | |
| JP2002270432A (ja) | 積層部品及びその製造方法 | |
| JPH10270249A (ja) | 積層型コイル部品 | |
| JP2539613Y2 (ja) | チップインダクタ | |
| JP4635430B2 (ja) | 積層コイル部品 | |
| JP2938631B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2001093733A (ja) | 積層チップインダクタ及びその製造方法 | |
| JPS62257709A (ja) | 積層トランス | |
| JPH04165606A (ja) | チップ・ビーズインダクタとその製造方法 | |
| JP2001060518A (ja) | 積層電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010918 |