JPH0669170A - 集積回路製造方法 - Google Patents

集積回路製造方法

Info

Publication number
JPH0669170A
JPH0669170A JP5156329A JP15632993A JPH0669170A JP H0669170 A JPH0669170 A JP H0669170A JP 5156329 A JP5156329 A JP 5156329A JP 15632993 A JP15632993 A JP 15632993A JP H0669170 A JPH0669170 A JP H0669170A
Authority
JP
Japan
Prior art keywords
organic polymer
polyimide
polymer layer
plasma
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5156329A
Other languages
English (en)
Inventor
Thuy B Ta
ビッチ タ タイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0669170A publication Critical patent/JPH0669170A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H10P76/2043—Photolithographic processes using an anti-reflective coating

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

(57)【要約】 【目的】 臨界的な寸法の制御が可能で、光学的な終点
検出が可能なポリイミドエッチングステップを有する、
優れた集積回路製造方法を提供する。 【構成】 基板１上に、反射防止皮膜として有機重合体
層５を堆積する。有機重合体としては、一般的に、ポリ
イミドが使用される。有機重合体層５の表面上にレジス
ト層７を形成する。レジスト層７の選択された部分を放
射線によって露光し、この部分を選択的に除去して有機
重合体層５の選択された部分を露出させる。有機重合体
層５の露出部分を、ＣＨＦ3 、スパッタ成分、およびＯ
2 を含むプラズマによってエッチングする。この組成の
プラズマは、非常に良好な臨界的な寸法制御を可能に
し、レジスト対ポリイミドの良好な選択性を提供する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、紫外線リソグラフィー
で使用されるようなリソグラフィー法において反射防止
皮膜として利用される有機材料をエッチングするステッ
プを含む集積回路製造方法に関する。
【０００２】
【従来の技術】リソグラフィー法によって形成される部
品の寸法が小さくなるに従い、より大きい部品において
は重要でなかった影響が重要になってくる。例えば、こ
れらの部品は同程度の大きさの変化を有するが、このよ
うな変化は寸法の大きい部品においては許容される反
面、寸法の小さい部品においては、部品自身の寸法に対
する変化の割合が高すぎるため許容されない。従って、
寸法の小さい部品においては、臨界的な寸法の制御が重
要である。なお、このような部品の寸法の変化は多くの
原因から起こる。
【０００３】集積回路の部品は、通常、リソグラフィー
によるパターン設計処理によって形成される。一般に、
基板表面上にはレジストと称される感光材料が形成さ
れ、このレジストの選択された部分に、露光部分と非露
光部分との間に異なる除去速度を生じさせる性質を有す
る放射線が照射される。その結果、除去速度のより速い
部分のレジストが除去され、すなわちエッチングされ、
基板表面の選択された部分が露出する。続いて、基板の
露出部分のエッチングやイオン注入などの処理が行われ
る。
【０００４】以上のようなエッチング処理においては、
照射された全ての放射線がレジスト内を垂直に進行し、
レジストの底面に到達する前に完全に吸収されるのが理
想であるが、実際には必ずしもそのようにはならない。
すなわち、実際には、照射された放射線はレジスト内を
貫通してその底面に達した後、反射して、再びレジスト
内に戻される。この反射は乱反射または非水平面からの
反射であるため、反射した放射線は、レジスト内の非除
去部分、すなわち、本来露光されるべきでない部分に吸
収されてしまう。このように、反射した放射線が、本来
吸収されるべきでない部分に吸収されると、パターン設
計過程の質が低下してしまう。
【０００５】このような放射線の反射量を減少するため
に、反射防止皮膜と呼ばれる材料が開発され、レジスト
の下に配置されている。これらの材料は、ポリイミドな
どの有機重合体である。ポリイミドは、集積回路の加工
において、中間レベルの絶縁材料のような他の目的にも
使用される。下の基板材料を露出させるため、反射防止
皮膜部分にもパターンが描かれる。
【０００６】集積回路におけるポリイミドの使用につい
ては、文献「インダストリアル・エンジニアリング・ケ
ミカル・プロダクト・リサーチ・デベロップメント（In
dustrial Engineering Chemical Product Research Dev
elopment）」、１９８６年２５巻、３８〜４０頁におい
て、レイ（Lai ）らによって説明されている。この文献
においては、ポリイミドのためのエッチング処理が必要
であることが記載されている。
【０００７】ポリイミドのプラズマエッチングについて
は、文献「ジャーナル・オブ・バキューム・サイエンス
・アンド・テクノロジー（Journal of Vacuum Science
andTechnology）」、１９９０年５月／６月、Ａ８巻、
２３８２〜２３８７頁において、スコット（Scott ）ら
によって説明されている。この文献に記載されているよ
うに、スコットは、ＣＦ4 とＯ2 の混合物を使用し、Ｃ
Ｆ4 の追加によって、Ｏ2 のみの場合と比較してポリイ
ミドのエッチング速度が増加することを見い出してい
る。
【０００８】このようなポリイミドのエッチング速度の
増加は、ＣＦ4によるエッチングおよびＣＦ4によるプラ
ズマ内の酸素原子の生成に起因する。文献「ジャーナル
・オブ・エレクトロケミカル・ソサエティー（Journal
of Electrochemical Society）」、１９８３年１１月、
１３０巻、２２３１〜２２３６頁においては、ターバン
（Turban）らによって、Ｏ2 と、ＣＦ4 またはＳＦ6 を
使用するポリイミドのエッチング方法が報告されてい
る。
【０００９】文献「ジャーナル・オブ・バキューム・サ
イエンス・アンド・テクノロジー（Journal of Vacuum
Science and Technology）」、１９９１年５月／６月、
Ａ９巻、７９０〜７９５頁においては、テペルマイスタ
ー（Tepermeister）らによって、Ａｒ、Ｏ2 およびＯ2
／Ｆ2 プラズマを使用するポリイミドのエッチング方法
が報告されている。この文献で報告されているエッチン
グ方法は、気相プラズマ化学反応とプラズマ表面相互作
用を組み合わせたものである。また、文献「プラズマ・
ケミストリー・アンド・プラズマ・プロセッシング（Pl
asma Chemistryand Plasma Processing）」、１９８６
年、６巻、３４９〜３８０頁においては、コゴマ（Kogo
ma）らによって、Ｏ2 ／ＳＦ6 プラズマ内におけるポリ
イミドのエッチングメカニズムが報告されている。
【００１０】さらに、プラズマエッチング処理の終点の
検出方法も既知であり、このような方法は、例えば、１
９８７年１月２６日発行の、デジェンコルブ（Degenkol
b ）らによる米国特許第４，３１２，７３２号公報にお
いて開示されている。
【００１１】
【発明が解決しようとする課題】本発明の目的は、臨界
的な寸法の制御が可能であり、かつ、光学的な終点検出
が可能なポリイミドエッチングステップを有する、優れ
た集積回路製造方法を提供することである。
【００１２】
【課題を解決するための手段】本発明の集積回路製造方
法においては、基板上に、反射防止皮膜として有機重合
体層を堆積し、この有機重合体層の表面上にレジスト層
を形成する。レジスト層の選択された部分を放射線によ
って露光し、この部分を選択的に除去して有機重合体層
の選択された部分を露出させ、ＣＨＦ3 、スパッタ成
分、およびＯ2 を含むプラズマによってエッチングす
る。
【００１３】このような組成のプラズマにおいては、Ｃ
ＨＦ3 が重合体の生成を促進させてエッチングを防止す
る一方で、スパッタ成分が重合体を除去する。本発明の
一つの実施例において、有機重合体はポリイミドであ
る。また、ＣＨＦ3 とスパッタ成分のエッチング装置内
における流量は、重合体の生成とスパッタによる重合体
の除去がほぼ平衡となるように設定されることが望まし
い。さらに、スパッタ成分はアルゴンであることが望ま
しい。
【００１４】
【実施例】以下には、図１を参照して、本発明による集
積回路製造方法の一実施例について具体的に説明する。
この図１において、１は基板、３は基板上の部品、５は
ポリイミド層、７はレジスト層である。ポリイミド層５
は、部品３と基板１表面を覆うように形成されている。
レジスト層７には、ポリイミド層５の選択された部分を
露出させるためにパターンが描かれている。レジスト層
７の選択された部分が、放射線に露光される。この放射
線は、後続の処理においてレジストが後述する組成を有
するプラズマなどの除去作用物質にさらされた時に異な
る除去速度を生じるような性質を有する放射線である。
【００１５】この場合、ポリイミド層５は放射線に対す
る反射防止皮膜として機能する。また、基板という用語
は、他の材料の下に位置し、支持する全ての材料を意味
する場合に使用される。基板１としては、エピタキシャ
ル層の有無に拘らず、単結晶シリコンが使用可能であ
り、また、金属層や絶縁層などが使用可能である。部品
３は、集積回路素子またはあらゆるレベルにおける電気
的相互接続内の素子である。なお、ポリイミドという用
語は当業者間では周知であり、明確に定義された有機重
合体のグループを示す。
【００１６】図示される構造は、当業者であれば容易に
製造可能である。適当なポリイミドを選択し、基板上に
配置することもまた容易である。場合によっては接着剤
も使用可能である。前述のように、ポリイミド層５はパ
ターン設計工程において使用される放射線に対する反射
防止皮膜として機能する。このポリイミド層５の厚さ
は、リソグラフィー工程で使用される放射線の波長と、
基板の光学特性すなわち反射率の関数であるが、当業者
であれば、適当な厚さを容易に選択可能である。
【００１７】続いて、ポリイミド層５の上にレジスト層
７が形成される。通常、このレジスト層７の表面には、
０．５μｍ以下の寸法の部品を決定可能な技術を用いて
パターンが描かれる。０．５μｍ以下の部品のパターニ
ングには紫外線が使用される。このような技術は当業者
間では周知である。
【００１８】レジスト層７にパターンが描かれた後、ポ
リイミド層５の選択された部分を露出させるためにポリ
イミド層５がエッチングされる。この場合、エッチング
装置としては従来の装置を使用可能であるが、使用する
プラズマの組成は、ＣＨＦ3／Ａｒ／Ｏ2 である。ＣＨ
Ｆ3 は、露出表面上における重合体の生成を促進させ、
その一方で、Ａｒは、ＣＨＦ3 によって生成された重合
体を除去するスパッタ成分として作用する。
【００１９】この場合、スパッタ成分は、本質的に、垂
直方向に進行するため、側壁上のポリイミド層５を除去
することはない。プラズマ中のＣＨＦ3 とＡｒの濃度
は、重合体の生成速度とスパッタリングによる重合体の
除去速度がほぼ等しくなるように設定される。このよう
な条件を満たす場合の、プラズマ中における正確な濃度
は測定できないが、ＣＨＦ3 の濃度は、総流量の１０％
〜３５％の間であることが確認されている。そして、プ
ラズマ中のＣＨＦ3 の濃度がこの範囲内にある場合に
は、部品の大きさを非常に正確に制御できる。
【００２０】ＣＨＦ3 は、光学的な終点検出のために好
都合な手段を提供できるという点においても望ましいプ
ラズマ成分である。すなわち、プラズマ内のフッ素含有
量は、周知の技術を用いて観察できるが、ポリイミド層
のエッチングが終了する際には、プラズマ内のフッ素含
有量が上昇して、エッチングが終了する。このように、
エッチングは、フッ素濃度が所定のレベルに達した時に
終了する。プラズマはまた、ポリイミドとレジストの間
に高い選択性を有し、実際に１：１の選択性が得られ
た。より高い選択性を得ることもできるが、その場合、
一般にポリイミドのエッチング速度は遅くなる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
特定の組成のプラズマを使用することにより、臨界的な
寸法制御、およびポリイミド対レジストの選択性が非常
に良好なポリイミドのエッチング方法を提供できる。ま
た、プラズマ中のフッ素濃度の観察によって、エッチン
グの終点検出を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明による集積回路製造方法の説明に有用な
集積回路の一例を示す部分断面図である。
【符号の説明】
１ 基板 ３ 部品 ５ ポリイミド層（反射防止皮膜） ７ レジスト層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 21/312 Ａ 7352−4Ｍ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板（１）上に、反射防止皮膜として有
    機重合体層（５）を堆積するステップと、 前記有機重合体層（５）の表面上にレジスト層（７）を
    形成するステップと、 前記有機重合体層（５）の選択された部分を露出させる
    ために、前記レジスト層（７）の選択された部分に放射
    線を照射してこの部分を除去するステップと、 前記基板の選択された部分を露出させるために、前記有
    機重合体層（５）の前記選択された部分を、ＣＨＦ3 、
    スパッタ成分およびＯ2 を含むプラズマ内でエッチング
    するステップとを有することを特徴とする集積回路製造
    方法。
  2. 【請求項２】 前記有機重合体層（５）の材料が、ポリ
    イミドを含むグループの材料から選択されることを特徴
    とする請求項１記載の方法。
  3. 【請求項３】 前記ＣＨＦ3 が、前記スパッタ成分の除
    去速度とほぼ等しい重合体生成速度を有することを特徴
    とする請求項２記載の方法。
  4. 【請求項４】 前記スパッタ成分がアルゴンを含むこと
    を特徴とする請求項１記載の方法。
  5. 【請求項５】 前記ＣＨＦ3 が、総流量の１０％〜３５
    ％の濃度を有することを特徴とする請求項１記載の方
    法。
  6. 【請求項６】 さらに、 前記プラズマ内のフッ素濃度を観察するステップと、 前記フッ素濃度が所定のレベルに達した場合にエッチン
    グを停止するステップとを有することを特徴とする請求
    項１記載の方法。
JP5156329A 1992-06-03 1993-06-03 集積回路製造方法 Pending JPH0669170A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/893,178 US5308742A (en) 1992-06-03 1992-06-03 Method of etching anti-reflection coating
US893178 1992-06-03

Publications (1)

Publication Number Publication Date
JPH0669170A true JPH0669170A (ja) 1994-03-11

Family

ID=25401148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5156329A Pending JPH0669170A (ja) 1992-06-03 1993-06-03 集積回路製造方法

Country Status (5)

Country Link
US (1) US5308742A (ja)
EP (1) EP0573212A2 (ja)
JP (1) JPH0669170A (ja)
KR (1) KR940001293A (ja)
TW (1) TW253982B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW275705B (en) * 1994-12-19 1996-05-11 Advanced Micro Devices Inc Selective i-line barl etch process
US5874201A (en) * 1995-06-05 1999-02-23 International Business Machines Corporation Dual damascene process having tapered vias
US5763327A (en) * 1995-11-08 1998-06-09 Advanced Micro Devices, Inc. Integrated arc and polysilicon etching process
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5807790A (en) * 1996-05-07 1998-09-15 Advanced Micro Devices, Inc. Selective i-line BARL etch process
US6010829A (en) * 1996-05-31 2000-01-04 Texas Instruments Incorporated Polysilicon linewidth reduction using a BARC-poly etch process
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US5871886A (en) * 1996-12-12 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Sandwiched middle antireflection coating (SMARC) process
JP3202649B2 (ja) * 1997-04-17 2001-08-27 日本電気株式会社 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法
US5962195A (en) * 1997-09-10 1999-10-05 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating
FR2858716B1 (fr) * 1997-11-20 2005-12-09 Commissariat Energie Atomique Procede d'obtention de couches localisees sur un circuit hybride
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6391786B1 (en) 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
JP3093720B2 (ja) * 1998-04-08 2000-10-03 松下電子工業株式会社 パターン形成方法
US5986344A (en) 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
US6329292B1 (en) * 1998-07-09 2001-12-11 Applied Materials, Inc. Integrated self aligned contact etch
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6228279B1 (en) 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
DE19852852A1 (de) * 1998-11-11 2000-05-18 Inst Halbleiterphysik Gmbh Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren
GB2387026A (en) * 2002-03-28 2003-10-01 Zarlink Semiconductor Ltd Method of coating contact holes in MEMS and micro-machining applications
WO2006040419A1 (fr) 2004-10-13 2006-04-20 Commissariat A L'energie Atomique Procede d'obtention de couches localisees sur un circuit hybride
JP2006119203A (ja) * 2004-10-19 2006-05-11 Nitto Denko Corp 偏光板および偏光板の製造方法、ならびに、このような偏光板を用いた液晶パネル、液晶テレビおよび液晶表示装置
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7759244B2 (en) * 2007-05-10 2010-07-20 United Microelectronics Corp. Method for fabricating an inductor structure or a dual damascene structure
US8852693B2 (en) 2011-05-19 2014-10-07 Liquipel Ip Llc Coated electronic devices and associated methods
CN108109966B (zh) * 2018-01-30 2021-09-17 德淮半导体有限公司 静态随机存取存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140229A (en) * 1979-04-20 1980-11-01 Hitachi Ltd Method for formation of fine pattern
JPS62208635A (ja) * 1986-03-07 1987-09-12 Matsushita Electric Ind Co Ltd ドライエツチング終点検出方法
JPS62282435A (ja) * 1986-05-30 1987-12-08 Matsushita Electric Ind Co Ltd エツチングの終点検出方法
JPH03229886A (ja) * 1990-02-01 1991-10-11 Res Dev Corp Of Japan 大気圧グロープラズマエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312732A (en) * 1976-08-31 1982-01-26 Bell Telephone Laboratories, Incorporated Method for the optical monitoring of plasma discharge processing operations
US4910122A (en) * 1982-09-30 1990-03-20 Brewer Science, Inc. Anti-reflective coating
JPS61159731A (ja) * 1985-01-08 1986-07-19 Oki Electric Ind Co Ltd 微細パタ−ン形成方法
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
EP0525942A2 (en) * 1991-05-31 1993-02-03 AT&T Corp. Integrated circuit fabrication process using a bilayer resist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140229A (en) * 1979-04-20 1980-11-01 Hitachi Ltd Method for formation of fine pattern
JPS62208635A (ja) * 1986-03-07 1987-09-12 Matsushita Electric Ind Co Ltd ドライエツチング終点検出方法
JPS62282435A (ja) * 1986-05-30 1987-12-08 Matsushita Electric Ind Co Ltd エツチングの終点検出方法
JPH03229886A (ja) * 1990-02-01 1991-10-11 Res Dev Corp Of Japan 大気圧グロープラズマエッチング方法

Also Published As

Publication number Publication date
EP0573212A3 (ja) 1994-03-09
KR940001293A (ko) 1994-01-11
TW253982B (ja) 1995-08-11
US5308742A (en) 1994-05-03
EP0573212A2 (en) 1993-12-08

Similar Documents

Publication Publication Date Title
JPH0669170A (ja) 集積回路製造方法
US7482280B2 (en) Method for forming a lithography pattern
US5910453A (en) Deep UV anti-reflection coating etch
US6316167B1 (en) Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
JP3835545B2 (ja) フォトレジストパターンの形成方法及び半導体素子の製造方法
US5443941A (en) Plasma polymer antireflective coating
JPH0620062B2 (ja) 半導体デバイスの製造方法
IE852643L (en) Forming negative patterns in photoresist layer
JPH02308256A (ja) 二層法における寸法安定な構造転写方法
US4521274A (en) Bilevel resist
JP2769038B2 (ja) パターン形成方法
KR940002549B1 (ko) 레지스트 조성물과 패턴 형성방법
JP2653148B2 (ja) レジスト組成物
JPS5949536A (ja) 微細パタ−ン形成方法
JP2002198283A (ja) レジストパターン形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
CN1098532C (zh) 抗反射膜材料以及利用所述材料制造半导体器件的方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US4225664A (en) X-ray resist containing poly(2,3-dichloro-1-propyl acrylate) and poly(glycidyl methacrylate-co-ethyl acrylate)
JPS62273528A (ja) ポリマ膜表面のシリル化方法およびこれを用いたパタ−ン形成方法
JP3542334B2 (ja) 半導体装置の製造方法
KR100202183B1 (ko) 반도체장치의 접촉 홀 형성방법
Ong et al. A two‐layer photoresist process for patterning high‐reflectivity substrates
Hutchinson et al. Evaluation of liquid silylated resists for 213-nm exposure
JPH05257288A (ja) パターン形成方法