JPH0669202A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669202A JPH0669202A JP4245899A JP24589992A JPH0669202A JP H0669202 A JPH0669202 A JP H0669202A JP 4245899 A JP4245899 A JP 4245899A JP 24589992 A JP24589992 A JP 24589992A JP H0669202 A JPH0669202 A JP H0669202A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- coating film
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 24
- 238000000576 coating method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 description 23
- 238000004528 spin coating Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線構造における絶縁膜の平坦化を可能
にした半導体装置の製造方法を得る。 【構成】 半導体基板１に設けた第１の絶縁膜２上に所
要パターンの配線３ａを形成し、全面に第２の絶縁膜４
を形成し、この第２の絶縁膜４上に配線３ａを含みかつ
配線３ａの段差により生じる第２の絶縁膜４の凸部より
も大きな形状の開口部を有するマスク５を形成し、この
マスク５を利用して第２の絶縁膜４を選択的にエッチン
グ除去し、全面に塗布膜６を形成し、この塗布膜上に第
３の絶縁膜７を形成する。第２の絶縁膜４を選択エッチ
ングすることで、第２の絶縁膜４に生じる溝の間隔を規
格化し、塗布膜６の表面を平坦化する。
にした半導体装置の製造方法を得る。 【構成】 半導体基板１に設けた第１の絶縁膜２上に所
要パターンの配線３ａを形成し、全面に第２の絶縁膜４
を形成し、この第２の絶縁膜４上に配線３ａを含みかつ
配線３ａの段差により生じる第２の絶縁膜４の凸部より
も大きな形状の開口部を有するマスク５を形成し、この
マスク５を利用して第２の絶縁膜４を選択的にエッチン
グ除去し、全面に塗布膜６を形成し、この塗布膜上に第
３の絶縁膜７を形成する。第２の絶縁膜４を選択エッチ
ングすることで、第２の絶縁膜４に生じる溝の間隔を規
格化し、塗布膜６の表面を平坦化する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線構造を有する半導体装置の製造方法
に関する。
関し、特に多層配線構造を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来のこの種の半導体装置の製造方法と
して、図２に示す方法がある。この方法は、図２の
（ａ）のように、トランジスタ等が形成された半導体基
板１に第１の絶縁膜２をＣＶＤ技術等により形成し、次
いで、第１の絶縁膜２上にスパッタリング技術等を用い
てアルミニウム等からなる配線膜３を形成する。次い
で、（ｂ）のように、周知のフォトリソグラフィ技術に
より配線膜３を異方性エッチング法を用いて選択的にエ
ッチング除去し、所望の配線３ａを形成する。
して、図２に示す方法がある。この方法は、図２の
（ａ）のように、トランジスタ等が形成された半導体基
板１に第１の絶縁膜２をＣＶＤ技術等により形成し、次
いで、第１の絶縁膜２上にスパッタリング技術等を用い
てアルミニウム等からなる配線膜３を形成する。次い
で、（ｂ）のように、周知のフォトリソグラフィ技術に
より配線膜３を異方性エッチング法を用いて選択的にエ
ッチング除去し、所望の配線３ａを形成する。
【０００３】更に、（ｃ）のように、配線３ａが形成さ
れた半導体基板の表面にＣＶＤ技術により第２の絶縁膜
４を形成し、続いて（ｄ）のように、この第２の絶縁膜
４上に液状ガラス等を回転塗布し、 300℃程度の低温に
て焼結して塗布膜６を形成する。更に、（ｅ）のよう
に、塗布膜６を異方性のプラズマエッチング技術を用い
て全面的にエッチングすることにより、配線３ａの厚さ
によって生じる第２の絶縁膜４の段差部位に塗布膜６ａ
を残存させる。続いて、絶縁膜４の段差部位に塗布膜６
ａを残存させた半導体基板表面にＣＶＤ技術を用いて第
３の絶縁膜７を形成している。
れた半導体基板の表面にＣＶＤ技術により第２の絶縁膜
４を形成し、続いて（ｄ）のように、この第２の絶縁膜
４上に液状ガラス等を回転塗布し、 300℃程度の低温に
て焼結して塗布膜６を形成する。更に、（ｅ）のよう
に、塗布膜６を異方性のプラズマエッチング技術を用い
て全面的にエッチングすることにより、配線３ａの厚さ
によって生じる第２の絶縁膜４の段差部位に塗布膜６ａ
を残存させる。続いて、絶縁膜４の段差部位に塗布膜６
ａを残存させた半導体基板表面にＣＶＤ技術を用いて第
３の絶縁膜７を形成している。
【０００４】
【発明が解決しようとする課題】ところで、図３に模式
構造を示すように、絶縁膜４で形成される溝間における
回転塗布膜６の中央部における膜厚ｔは、回転塗布時の
回転数、塗布材の粘度、及び溝の幅Ｓに依存する特性を
有する。このうち、回転数及び塗布材の粘度を一定とす
れば、塗布膜の溝中央部の膜厚ｔは溝の幅Ｓのみに依存
する。このとき、溝の深さをＤ0 とすれば、塗布膜厚ｔ
は溝の幅がある特定値Ｓ0 までは深さＤ0の値より多少
厚い値となり、溝の幅がＳ0 を越えて更に太くなると、
溝幅の増加とともに薄くなり、第２の特定値Ｓ1 を越え
ると溝の幅に依存せず、回転数及び塗布膜の粘度のみで
定まる一定の厚さとなる特性を有している。
構造を示すように、絶縁膜４で形成される溝間における
回転塗布膜６の中央部における膜厚ｔは、回転塗布時の
回転数、塗布材の粘度、及び溝の幅Ｓに依存する特性を
有する。このうち、回転数及び塗布材の粘度を一定とす
れば、塗布膜の溝中央部の膜厚ｔは溝の幅Ｓのみに依存
する。このとき、溝の深さをＤ0 とすれば、塗布膜厚ｔ
は溝の幅がある特定値Ｓ0 までは深さＤ0の値より多少
厚い値となり、溝の幅がＳ0 を越えて更に太くなると、
溝幅の増加とともに薄くなり、第２の特定値Ｓ1 を越え
ると溝の幅に依存せず、回転数及び塗布膜の粘度のみで
定まる一定の厚さとなる特性を有している。
【０００５】図２に示した従来の製造方法では、所望の
配線３ａを形成した後、ＣＶＤ技術により第２の絶縁膜
４を形成しているため、絶縁膜４には配線３ａの厚さに
起因する段差が生じ、この段差で構成される溝の幅が不
特定の値となる。このように絶縁膜４の段差で形成され
る不特定の幅の溝が形成されると、この上に回転塗布膜
６を形成すると、溝の幅に依存して塗布膜の厚さが異な
ることになる。したがって、後工程において塗布膜６を
異方性のプラズマエッチング技術を用いて全面的にエッ
チングした後、ＣＶＤ技術を用いて第３の絶縁膜７を形
成すると、絶縁膜７の形成完了後の表面状態は完全な平
坦面とはならず、その上層に形成する配線の平坦化が困
難になるという問題がある。本発明の目的は、多層配線
構造における絶縁膜の平坦化を可能にした半導体装置の
製造方法を提供することにある。
配線３ａを形成した後、ＣＶＤ技術により第２の絶縁膜
４を形成しているため、絶縁膜４には配線３ａの厚さに
起因する段差が生じ、この段差で構成される溝の幅が不
特定の値となる。このように絶縁膜４の段差で形成され
る不特定の幅の溝が形成されると、この上に回転塗布膜
６を形成すると、溝の幅に依存して塗布膜の厚さが異な
ることになる。したがって、後工程において塗布膜６を
異方性のプラズマエッチング技術を用いて全面的にエッ
チングした後、ＣＶＤ技術を用いて第３の絶縁膜７を形
成すると、絶縁膜７の形成完了後の表面状態は完全な平
坦面とはならず、その上層に形成する配線の平坦化が困
難になるという問題がある。本発明の目的は、多層配線
構造における絶縁膜の平坦化を可能にした半導体装置の
製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板に
設けた第１の絶縁膜上に所要パターンの配線を形成する
工程と、全面に第２の絶縁膜を形成する工程と、この第
２の絶縁膜上に配線を含みかつ配線の段差により生じる
第２の絶縁膜の凸部よりも大きな形状の開口部を有する
マスクを形成する工程と、このマスクを利用して第２の
絶縁膜を選択的にエッチング除去する工程と、全面に塗
布膜を形成し、この塗布膜上に第３の絶縁膜を形成する
工程を含んでいる。
設けた第１の絶縁膜上に所要パターンの配線を形成する
工程と、全面に第２の絶縁膜を形成する工程と、この第
２の絶縁膜上に配線を含みかつ配線の段差により生じる
第２の絶縁膜の凸部よりも大きな形状の開口部を有する
マスクを形成する工程と、このマスクを利用して第２の
絶縁膜を選択的にエッチング除去する工程と、全面に塗
布膜を形成し、この塗布膜上に第３の絶縁膜を形成する
工程を含んでいる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置の断面図であ
る。まず、（ａ）のように、トランジスタ等が形成され
た半導体基板１にＣＶＤ技術を用いてボロン・リン・ガ
ラス（ＢＰＳＧ）等からなる第１の絶縁膜２を形成す
る。この後、第１の絶縁膜２にフォトリソグラフィ技術
等を用いてコンタクトホールを開口後、アルミニウムを
主成分とする金属膜を配線層３としてスパッタリング法
を用いて形成する。ここで、コンタクトホールの形成部
位は本発明には直接関係しないため、その説明は省略す
る。
る。図１は本発明の一実施例の半導体装置の断面図であ
る。まず、（ａ）のように、トランジスタ等が形成され
た半導体基板１にＣＶＤ技術を用いてボロン・リン・ガ
ラス（ＢＰＳＧ）等からなる第１の絶縁膜２を形成す
る。この後、第１の絶縁膜２にフォトリソグラフィ技術
等を用いてコンタクトホールを開口後、アルミニウムを
主成分とする金属膜を配線層３としてスパッタリング法
を用いて形成する。ここで、コンタクトホールの形成部
位は本発明には直接関係しないため、その説明は省略す
る。
【０００８】次に、（ｂ）のように、フォトリソグラフ
ィ技術を用いて配線層３を異方性プラズマエッチングに
より選択的にエッチング除去し、所望の金属配線３ａを
形成する。このとき、金属配線間隔は不特定な値とな
る。その後、ＣＶＤ技術を用いてシリコン窒化膜等を第
２の絶縁膜４として形成する。次に、全面にフォトレジ
ストを塗布した後、（ｃ）のように、フォトリソグラフ
ィ技術を用いて配線３ａを含み、かつ配線段差によって
生じる第２の絶縁膜の凸部より大きな形状の開口部を形
成するようにフォトレジスト５を現像処理する。このと
き、配線３ａの間隔が最小である場合は、フォトレジス
ト５の開口部は連続となる場合もある。また、配線３ａ
の間隔が広い場合には、配線間の第２の絶縁膜４はフォ
トレジスト５で保護される。
ィ技術を用いて配線層３を異方性プラズマエッチングに
より選択的にエッチング除去し、所望の金属配線３ａを
形成する。このとき、金属配線間隔は不特定な値とな
る。その後、ＣＶＤ技術を用いてシリコン窒化膜等を第
２の絶縁膜４として形成する。次に、全面にフォトレジ
ストを塗布した後、（ｃ）のように、フォトリソグラフ
ィ技術を用いて配線３ａを含み、かつ配線段差によって
生じる第２の絶縁膜の凸部より大きな形状の開口部を形
成するようにフォトレジスト５を現像処理する。このと
き、配線３ａの間隔が最小である場合は、フォトレジス
ト５の開口部は連続となる場合もある。また、配線３ａ
の間隔が広い場合には、配線間の第２の絶縁膜４はフォ
トレジスト５で保護される。
【０００９】次に、（ｄ）のように、フォトレジスト５
をマスクとして異方性のプラズマエッチング処理によっ
て第２の絶縁膜４を選択的にエッチング除去する。この
とき、配線３ａの側面部位には異方性のプラズマエッチ
ング処理を用いることで、自己整合的に第２の絶縁膜４
が残留される。また、フォトレジスト５によって保護さ
れた部位も第２の絶縁膜４が残留する。このとき、配線
３ａの幅及び間隔に応じて第２の絶縁膜４の厚さとフォ
トレジスト５の開口幅を適宜に設定することで、第２の
絶縁膜４の溝の幅を規格化することが可能となる。例え
ば、配線３ａの幅を１μｍ、配線３ａの間隔の最小幅を
１.5μｍ，第２の絶縁膜４の厚さを０.5μｍとすれば、
配線３ａの厚さに起因する第２の絶縁膜４の凸部の幅は
約２.0μｍとなる。したがって、フォトレジスト５の開
口幅を３.0μｍとすれば、第２の絶縁膜の異方性プラズ
マエッチング処理後に形成される第２の絶縁膜４の溝の
幅は約０.5μｍで規格化される。
をマスクとして異方性のプラズマエッチング処理によっ
て第２の絶縁膜４を選択的にエッチング除去する。この
とき、配線３ａの側面部位には異方性のプラズマエッチ
ング処理を用いることで、自己整合的に第２の絶縁膜４
が残留される。また、フォトレジスト５によって保護さ
れた部位も第２の絶縁膜４が残留する。このとき、配線
３ａの幅及び間隔に応じて第２の絶縁膜４の厚さとフォ
トレジスト５の開口幅を適宜に設定することで、第２の
絶縁膜４の溝の幅を規格化することが可能となる。例え
ば、配線３ａの幅を１μｍ、配線３ａの間隔の最小幅を
１.5μｍ，第２の絶縁膜４の厚さを０.5μｍとすれば、
配線３ａの厚さに起因する第２の絶縁膜４の凸部の幅は
約２.0μｍとなる。したがって、フォトレジスト５の開
口幅を３.0μｍとすれば、第２の絶縁膜の異方性プラズ
マエッチング処理後に形成される第２の絶縁膜４の溝の
幅は約０.5μｍで規格化される。
【００１０】しかる後、全面に回転塗布膜６を塗布す
る。この塗布材としては、一般に液状のシリカガラスを
用いる。そして、この回転塗布膜６を 300℃程度の低温
で焼結させた後、全面を異方性プラズマエッチング処理
することで、（ｅ）のように、配線３ａ及び残留絶縁膜
４ａ上の回転塗布膜６を除去し、残留絶縁膜４ａ間にの
み塗布膜６ａが残される。これは、塗布膜６からの溶解
材が気化して金属配線と反応することを防止するためで
ある。その後、第３の絶縁膜７としてＣＶＤ技術を用い
て酸化膜を形成する。
る。この塗布材としては、一般に液状のシリカガラスを
用いる。そして、この回転塗布膜６を 300℃程度の低温
で焼結させた後、全面を異方性プラズマエッチング処理
することで、（ｅ）のように、配線３ａ及び残留絶縁膜
４ａ上の回転塗布膜６を除去し、残留絶縁膜４ａ間にの
み塗布膜６ａが残される。これは、塗布膜６からの溶解
材が気化して金属配線と反応することを防止するためで
ある。その後、第３の絶縁膜７としてＣＶＤ技術を用い
て酸化膜を形成する。
【００１１】この製造方法によれば、図１（ｃ）及び
（ｄ）の工程においては、先に図３を用いて説明したよ
うに、回転塗布膜６の溝幅依存性は溝の幅Ｓがある特定
の値Ｓ0 までは均一の厚さを示す。よって、第２の絶縁
膜４の溝の幅がＳ0 以下であれば、規格化された第２の
絶縁膜４の溝は全て同一の厚さの回転塗布膜６で埋めら
れることになる。仮に、溝の幅がＳ0 以上であっても、
溝の幅が規格化されていれば、回転塗布時の回転数及び
塗布材の粘度を変更し、特性値Ｓ0 の値を変化させるこ
とにより、全ての溝を充分に埋め込むことが可能とな
る。これにより、回転塗布膜６の表面が平坦化され、更
にこの上に形成される第３の絶縁膜７の表面も平坦化さ
れ、この上に形成される上層配線の形成を容易に行うこ
とが可能となる。
（ｄ）の工程においては、先に図３を用いて説明したよ
うに、回転塗布膜６の溝幅依存性は溝の幅Ｓがある特定
の値Ｓ0 までは均一の厚さを示す。よって、第２の絶縁
膜４の溝の幅がＳ0 以下であれば、規格化された第２の
絶縁膜４の溝は全て同一の厚さの回転塗布膜６で埋めら
れることになる。仮に、溝の幅がＳ0 以上であっても、
溝の幅が規格化されていれば、回転塗布時の回転数及び
塗布材の粘度を変更し、特性値Ｓ0 の値を変化させるこ
とにより、全ての溝を充分に埋め込むことが可能とな
る。これにより、回転塗布膜６の表面が平坦化され、更
にこの上に形成される第３の絶縁膜７の表面も平坦化さ
れ、この上に形成される上層配線の形成を容易に行うこ
とが可能となる。
【００１２】ここで、前記実施例では、第１の絶縁膜を
ＢＰＳＧ，金属配線膜をアルミニウム、第２の絶縁膜を
シリコン窒化膜、第３の絶縁膜を酸化膜としているが、
これらの材質は特定されるものではない。但し、第２の
絶縁膜は異方性プラズマエッチングで選択的に除去する
必要があるため、第１の絶縁膜と異方性プラズマエッチ
ング条件において選択比の大きい材質であることが好ま
しい。
ＢＰＳＧ，金属配線膜をアルミニウム、第２の絶縁膜を
シリコン窒化膜、第３の絶縁膜を酸化膜としているが、
これらの材質は特定されるものではない。但し、第２の
絶縁膜は異方性プラズマエッチングで選択的に除去する
必要があるため、第１の絶縁膜と異方性プラズマエッチ
ング条件において選択比の大きい材質であることが好ま
しい。
【００１３】
【発明の効果】以上説明したように本発明は、配線を覆
う絶縁膜上に、この配線を含みかつ配線の段差により生
じる絶縁膜の凸部よりも大きな形状の開口部を有するマ
スクを形成し、このマスクを利用して絶縁膜を選択的に
エッチング除去し、その上で全面に塗布膜を形成してい
るので、配線の段差によって生じる絶縁膜の溝の間隔を
規格化でき、この上に形成する塗布膜及びその上の絶縁
膜の表面を完全に近い平坦面とすることができ、多層配
線構造を容易に形成できる効果がある。
う絶縁膜上に、この配線を含みかつ配線の段差により生
じる絶縁膜の凸部よりも大きな形状の開口部を有するマ
スクを形成し、このマスクを利用して絶縁膜を選択的に
エッチング除去し、その上で全面に塗布膜を形成してい
るので、配線の段差によって生じる絶縁膜の溝の間隔を
規格化でき、この上に形成する塗布膜及びその上の絶縁
膜の表面を完全に近い平坦面とすることができ、多層配
線構造を容易に形成できる効果がある。
【図１】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】従来の製造方法を工程順に示す断面図である。
【図３】溝間隔と塗布膜の膜厚との関係を示す図であ
る。
る。
１ 半導体基板 ２ 第１の絶縁膜 ３ａ 配線 ４ 第２の絶縁膜 ５ フォトレジスト ６ 回転塗布膜 ７ 第３の絶縁膜
Claims (1)
- 【請求項１】 半導体基板に設けた第１の絶縁膜上に所
要パターンの配線を形成する工程と、全面に第２の絶縁
膜を形成する工程と、この第２の絶縁膜上に前記配線を
含みかつ配線の段差により生じる第２の絶縁膜の凸部よ
りも大きな形状の開口部を有するマスクを形成する工程
と、このマスクを利用して第２の絶縁膜を選択的にエッ
チング除去する工程と、全面に塗布膜を形成し、この塗
布膜上に第３の絶縁膜を形成する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245899A JPH0669202A (ja) | 1992-08-22 | 1992-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245899A JPH0669202A (ja) | 1992-08-22 | 1992-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669202A true JPH0669202A (ja) | 1994-03-11 |
Family
ID=17140480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245899A Pending JPH0669202A (ja) | 1992-08-22 | 1992-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025032714A1 (ja) * | 2023-08-08 | 2025-02-13 | シャープディスプレイテクノロジー株式会社 | 画素回路基板、画素回路基板の製造方法、及び表示デバイス |
-
1992
- 1992-08-22 JP JP4245899A patent/JPH0669202A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025032714A1 (ja) * | 2023-08-08 | 2025-02-13 | シャープディスプレイテクノロジー株式会社 | 画素回路基板、画素回路基板の製造方法、及び表示デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1155973A (en) | Method of etching | |
| US5801093A (en) | Process for creating vias using pillar technology | |
| US5663108A (en) | Optimized metal pillar via process | |
| JPH0563940B2 (ja) | ||
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH0410222B2 (ja) | ||
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH0669202A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0346977B2 (ja) | ||
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS60217644A (ja) | 半導体装置の製造方法 | |
| JP2856489B2 (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH05343371A (ja) | 半導体装置の製造方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS6343891B2 (ja) | ||
| JP2003505883A (ja) | 半導体メモリ部品の製造形成方法 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS62291947A (ja) | 半導体装置の製造方法 | |
| JPH03149826A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050120 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050701 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090715 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |