JPH0669278A - 半導体素子の接続方法 - Google Patents

半導体素子の接続方法

Info

Publication number
JPH0669278A
JPH0669278A JP21912492A JP21912492A JPH0669278A JP H0669278 A JPH0669278 A JP H0669278A JP 21912492 A JP21912492 A JP 21912492A JP 21912492 A JP21912492 A JP 21912492A JP H0669278 A JPH0669278 A JP H0669278A
Authority
JP
Japan
Prior art keywords
semiconductor element
connection
conductive particles
metal bumps
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21912492A
Other languages
English (en)
Inventor
Osamu Osada
治 長田
Kenji Tani
健次 谷
Nobushi Suzuki
悦四 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21912492A priority Critical patent/JPH0669278A/ja
Publication of JPH0669278A publication Critical patent/JPH0669278A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 歩留りが高くかつ信頼性の高い半導体素子の
接続方法を提供する。 【構成】 平面治具15上に複数の導電粒子17を均一
に散布し、接続電極5上に金属バンプ9が設けられた半
導体素子11を前記の平面治具15に対して平行に押圧
して金属バンプ9に導電粒子17を付着させ、導電粒子
17を介して半導体素子11の金属バンプ9と配線基板
4の接続パッド3とを圧着して、金属バンプ9と接続パ
ッド3とを電気的に接続し、半導体素子11と配線基板
4との間隙に絶縁性接着シート13を介挿して半導体素
子11と配線基板4とを固着させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の接続方法に
係り、特にフェイスダウンボンディング方式の接続方法
に関する。
【0002】
【従来の技術】半導体素子の実装方法の一つとして、半
導体素子の接続電極上にバンプを形成し、このバンプを
配線基板に対面させるように半導体素子を配置し、この
バンプと配線基板上の接続電極とを接続する、いわゆる
フェイスダウンボンディング方式が、高密度実装の有力
な実装方式の一つとして知られている。
【0003】特に、接続材料として異方性導電膜を用い
て半導体素子を配線基板上に電気的および機械的に接
続、実装する方法は、高密度実装を簡易かつ低コストに
実現する方法として知られている。
【0004】例えば、図3にその構成を示すように、上
面に接続パッド301を有する基板303と、基板30
3の導体パターンを延長してなる接続パッド301を含
む領域上に配置される電気的絶縁性を有する接着剤30
5中に導電粒子307が混入分散され、厚み方向には押
圧により導電性を有するとともにその面方向には電気的
絶縁性を有する異方性導電接着剤309と、異方性導電
接着剤309上に配置され押圧されて異方性導電接着剤
309により基板303に機械的に接着され、かつ下面
の接続電極311が接続パッド301に接続される半導
体素子313とを組み合わせて、半導体素子313の接
続電極311の下面315にも、接続電極311が形成
されていない下面317、319にも、全域にわたって
異方性導電接着剤309が介在していることを特徴とす
る半導体素子の接続技術が、特公昭62−6652号公
報に開示されている。
【0005】このような接続技術は、例えば図4(a)
に示すように、半導体素子313と予め基板303上に
エッチング等で半導体素子313の接続電極311に対
応する位置に形成した接続パッド301との間に、導電
異方性を持つ異方性導電膜、例えばシート状の異方性導
電接着剤309を配置し、ついで半導体素子313を基
板303上に押圧することによって、半導体素子313
の接続電極311と接続パッド301との導通をとると
いうものである。このとき導通を得るとともに、異方性
導電接着剤309の接着効果により半導体素子313は
基板303に機械的に固着される。このようにして半導
体素子313が基板303上に実装された状態を図4
(b)に示す。また、この図4に示すように、半導体素
子313の接続電極311上に金属バンプ321を形成
することも確実な接続を得るために有効である。
【0006】しかしながら、このような異方性導電接着
剤309を用いる場合では、基板303に面する半導体
素子313の下面においては、図3に示す接続電極31
1の下面315にも、接続電極311が形成されてない
下面317、319にも、全域にわたって導電粒子30
7を含有した異方性導電接着剤309が介在している
が、その面方向での電気的絶縁性は実際には必ずしも十
分ではなく、導電粒子307の密度が高過ぎると隣り合
う接続電極311間の電気的絶縁性が低下し、例えば液
晶表示素子に用いられる半導体素子の接続の場合などで
は、液晶表示素子の画像に表示不良を引き起こす。一
方、そのような電気的絶縁性の低下の問題を避けようと
して導電粒子307の密度を低くすると、電気的接続に
関与する導電粒子の数が少なくなるために、接続工程で
の歩留りおよび接続後の信頼性がともに低下する。
【0007】このように、隣り合う接続電極311間が
ショートしないように、かつ全ての接続電極311で信
頼性の高い良好な接続が得られるように、導電粒子30
7の密度を設定しなければならないが、特に微細ピッチ
のバンプを有する半導体素子の接続に使用したときにそ
の密度の兼ね合いが難しく、隣り合う接続電極311間
のショートあるいは接続不良が頻発し、その結果、接続
工程の歩留りが低下し、また接続の信頼性が低下すると
いう問題がある。
【0008】また、このような異方性導電接着剤を用い
るものの他に、表面に導電めっきを施した複数個の導電
樹脂ボールを半導体素子のバンプと基板上のパッドとの
間に挟まれるように配置し、上から押圧してこれらを電
気的に接続させ、また半導体素子と基板との間隙に絶縁
樹脂からなる接着剤を流し込んで半導体素子を基板上に
機械的に固定するという接続技術が開発されている。
【0009】あるいは、半導体素子のバンプとしてAu
(金)バンプを用い、このAu(金)バンプを直接基板
上のパッドに押圧してこれらを電気的に接続させるとい
う接続技術が開発されている。
【0010】このような接続方法は、より具体的には図
5に示すように、あらかじめ基板303または半導体素
子313の接続電極311上に、導電樹脂ボール501
を精密なアライメント(位置合わせ)を行なって配置し
ておき、この導電樹脂ボール501の位置に接続電極3
11と接続パッド301とが合致するように半導体素子
313をフェイスダウンの状態で基板303に押し付け
て電気的な接続を得るとともに、このような導電樹脂ボ
ール501をある程度押し潰したような状態のまま半導
体素子313と基板303との間隙に絶縁性樹脂からな
る接着剤503を流し込んで半導体素子313を基板3
03上に機械的に固定するというものである。あるい
は、半導体素子313の接続電極311としてAuバン
プを用いて、このAuバンプを直接に接続パッド301
に押し当てて接続するというものである。
【0011】この接続方法では、半導体素子313の接
続電極311と基板303の接続パッド301との電気
的接続は導電樹脂ボール501(またはAuバンプ)で
行ない、半導体素子313と基板303との機械的な固
着は絶縁性樹脂からなる接着剤503で行なって、この
接着剤503の圧縮応力と導電樹脂ボール501(また
はAuバンプ)の復元力および圧着力との合力により電
気的接続を確実に行なうようにしている。
【0012】しかしながら、このような接続方法の場合
では、前記の導電樹脂ボール501(あるいはAuバン
プ)を基板303上の接続パッド301あるいは半導体
素子313の接続電極311上に配置するためには、精
密なアライメント(位置合わせ)を行なわなければなら
ないが、近年ますます高密度、微細化の進む実装技術に
あっては、そのような精密なアライメントの工程は、ま
すます困難で煩雑なものとなってきており、接続工程の
歩留りが低下するという問題がある。
【0013】
【発明が解決しようとする課題】このように、従来のフ
ェイスダウンボンディング方式による半導体素子の接続
方法においては、バンプ間または接続パッド間の絶縁不
良によるショートの問題や、接続部材としての導電樹脂
ボール、あるいはAuバンプを配置するための精密なア
ライメントを行なう煩雑な工程の付加による歩留まりの
低下などの問題があった。
【0014】本発明はこのような問題を解決するために
成されたもので、その目的は、フェイスダウンボンディ
ング方式による半導体素子の接続方法において、バンプ
間の絶縁不良によるショートの問題や、接続部材として
の導電樹脂ボール、あるいはAuバンプを配置するため
の精密なアライメントを行なう煩雑な工程の付加による
歩留まりの低下などの問題を解消して、歩留りが高くか
つ信頼性の高い半導体素子の接続方法を提供することに
ある。
【0015】
【課題を解決するための手段】本発明の半導体素子の接
続方法は、平面上に複数の導電粒子を散布し、接続電極
上に金属バンプが設けられた半導体素子を前記平面に対
して平行に押圧して前記金属バンプに前記導電粒子を付
着させ、前記半導体素子の金属バンプに付着した前記導
電粒子を配線基板の接続パッドに圧接して、前記金属バ
ンプと前記接続パッドとを前記導電粒子を介して電気的
に接続し、前記半導体素子と前記配線基板との間隙に絶
縁性接着剤を介挿して前記半導体素子と前記配線基板と
を固着させることを特徴としている。
【0016】なお、前記の導電粒子は、半導体素子の隣
り合う金属バンプ間の間隙よりも小さな直径でかつ適度
な大きさを有するように設定されていることが望まし
く、その直径は複数の導電粒子でばらつきが少ないこと
が望ましい。また、その導電粒子の材質としては、導電
性を有するものであればよい。例えばNi(ニッケル)
のような金属の球でもよく、あるいは合成樹脂の表面に
金属被膜をコーティングした導電樹脂ボールでもよい。
【0017】また、この導電粒子を平面上に散布する際
には、その平面的な分布密度はできるだけ均一であるこ
とが望ましい。
【0018】また、金属バンプに導電粒子を付着させる
際には、金属バンプに導電粒子が破壊しない程度に押し
込まれるような形で一旦定着するようにしてもよく、あ
るいは金属バンプに導電粒子を付着させた直後に、導電
粒子が団塊状態にならない程度の適度な粘性を有する接
着剤などを用いて導電粒子を金属バンプに一旦定着させ
ておくようにしてもよい。
【0019】また、導電粒子を介して半導体素子の金属
バンプと配線基板の接続パッドとを押圧する際には、熱
を加えつつ半導体素子を配線基板に押圧して、これらを
導電粒子を介してやや溶かすような形で接合してもよ
い。
【0020】また、半導体素子と配線基板との間隙に介
挿する接着剤は、半導体素子を配線基板に押圧する前に
あらかじめ配線基板上に配置しておいてもよく、あるい
はその押圧後に間隙部分に注入してもよい。
【0021】
【作用】本発明の接続方法によれば、半導体素子のバン
プ上にのみ導電粒子が配置され、隣り合うバンプ間には
導電粒子が配置されないため、隣り合うバンプ間などで
の良好な電気的絶縁性が得られる。
【0022】しかも、そのバンプが凸状になっているこ
とを利用してこのバンプ上だけに導電粒子を押し付ける
ようにして付着させるので、バンプや基板上の接続パッ
ド上への煩雑なアライメント作業を行なわずして導電粒
子を配置できる。これにより、導電粒子の配置工程が極
めて簡易なものとなり、高歩留りを実現できる。
【0023】また、異方性導電接着剤を使用した接続に
比べてバンプ上の導電に寄与する導電粒子数を多く取る
ことができるため、接続抵抗を低くすることができ、接
続の信頼性が向上する。
【0024】その結果、半導体素子の信頼性の高い接続
を、高歩留りで実現することができる。
【0025】
【実施例】以下、本発明の半導体素子の接続方法の一実
施例を、図面に基づいて詳細に説明する。本発明に係る
接続方法の説明のためにこの実施例で用いた半導体素子
および配線基板は、液晶表示装置に用いられるものとし
た。
【0026】図1に示すように、液晶表示装置に用いら
れるようなガラス基板1上に、所定の箇所に接続パッド
3が形成されている。この接続パッド3は、例えば表面
層がAl(アルミ)またはAlを主体とする金属膜ある
いは金属多層膜からなる接続電極パターンであり、本実
施例ではCr膜、Al膜が下層からこの順に形成されて
いる。このCr膜、Al膜の膜厚は、それぞれ70nm、
400nmに設定されている。以下、このCr膜、Al膜
からなる金属多層膜をCr/Al膜と略称する。配線基
板4は、このように構成されている。
【0027】一方、半導体素子11である出力数 120の
液晶駆動用ICは、およそ 5mm×9mmの外形寸法を
有する。Alからなる接続電極5とパッシベーション膜
7が形成され、接続電極5上には、図示は省略するが、
例えばTi、Ni、Auがこの順序で構成されたバリア
メタル層が形成されている。このバリアメタル層を介し
て接続電極5の上に例えばAuからなる金属バンプ9が
めっき法などによって形成されている。その金属バンプ
9は、高さ約23μm、大きさ約 100μm平方である。ま
たその接続ピッチは 140μmである。そして液晶駆動用
ICである半導体素子11の金属バンプ9以外の表面
は、窒化シリコンなどからなる前述のパッシベーション
膜7によって保護されている。半導体素子11は、この
ように構成されている。
【0028】次に、本発明に係る導電粒子を半導体素子
に付着させる工程について、図2を参照して説明する。
【0029】まず、図2(a)に示すように、平坦なガ
ラスのような平面治具15上に、導電粒子17を平面的
に密度が均一となるように散布する。具体的には、一
旦、導電粒子17を平面治具15上にばらまき、スキー
ジ19を用いて平面治具15上にほぼ均一な厚さで均一
な平面的密度になるように拡げて分散させ、導電粒子層
21を形成する。この状態を図2(b)に示す。
【0030】この導電粒子層21の厚さは、半導体素子
11の金属バンプ9の高さ以下でありかつ隣り合う金属
バンプ9の間隙以下とする。
【0031】この導電粒子17としては、例えばNi
(ニッケル)からなる粒子を用いる。この導電粒子17
の形状は、完全な球形でなくてもよく、また球形の他に
も、例えばイガグリ状であってもよい。
【0032】次に、接続電極5上に金属バンプ9を設け
た半導体素子11を、導電粒子層21を形成した平面治
具15上に対して平行に、例えば加圧治具23を用いて
押圧して、室温で約 9kgの荷重を 5秒間印加して、図
2(c)に示すように導電粒子17を金属バンプ9上に
ある程度押し込んで、部分的に埋没するような形に付着
させる。そして図2(d)に示すように、半導体素子1
1を平面治具15から引き離す。
【0033】導電粒子17を平面治具15上へ拡げる方
法としては、前述のような簡便な方法でもよいが、導電
粒子層21をできるだけ均一の高さに拡げれば導電粒子
17が金属バンプ9以外に付着させることなく金属バン
プ9上のみに付着させやすくなり、隣り合う金属バンプ
9間でのショートの発生などを避けることができ、接続
工程での歩留りが向上する。
【0034】そのように導電粒子17を平面治具15上
に均一な厚さで均一な平面的密度に拡げる方法として
は、例えばアセトンなどの有機溶剤のような揮発性の高
い液体を用いて、その粘性を導電粒子が団塊状にならな
いように調節し、この液体中に導電粒子17を分散させ
て平面治具15上に塗布する方法などを用いることがで
きる。
【0035】また、例えば平面治具15上に導電粒子1
7を一旦散乱させ、これに超音波を印加してその導電粒
子層21の高さをならすようにすることもできる。この
場合、平面治具15上に、導電粒子17の径に近い大き
さの微細な凹凸のついた治具を用いると、さらに効果的
である。
【0036】以上の方法は、導電粒子17が平面治具1
5上に固定されていないため、半導体素子11を平面治
具15に押圧して半導体素子11の金属バンプ9上に導
電粒子17を付着させる際に導電粒子17が飛散しやす
い。
【0037】そこで、揮発性の高い液体、例えばポリビ
ニルアルコール等の溶剤、あるいはこの付着工程の後工
程である熱圧着による接続工程時の熱で揮発しやすいよ
うな膜、例えばポリビニルアルコール等の膜を用いて、
導電粒子17をコーティングして、その膜の弱い力で導
電粒子17を平面治具15上に一旦定着させておくこと
も有効である。
【0038】さて次に、半導体素子11を配線基板4上
にフェイスダウンボンディング方式で実装し、配線基板
4上のCr/Al膜からなる接続パッド3に半導体素子
11である液晶駆動用ICの金属バンプ9を電気的に接
続する工程を、主に図1を参照して説明する。
【0039】本実施例では、絶縁性接着剤として絶縁性
接着シート13を用いた。この絶縁性接着シート13
は、粘着性があり、しかも半導体素子11の金属バンプ
9が加熱押圧されたときに溶融し、押圧された金属バン
プ9の部分の樹脂が流れ出すような材質からなるもので
ある。これを配線基板4上の、外寸が半導体素子11よ
りやや大きな領域に貼設する。これを図1(a),
(b)に示す。
【0040】次に、自動ボンディング装置で接続パッド
3と金属バンプ9との位置合わせを行ない、図1(c)
に示すように、ボンディングツール23で半導体素子1
1の裏面側から温度約 190℃に加熱しながら約 9kgの
圧力をかけて約30秒間保持する。
【0041】このとき、配線基板4を含む液晶表示素子
全体は、約60℃に加熱したステージ(いずれも図示省
略)上に載せてある。
【0042】続いてボンディングツール23を半導体素
子11から離せば、図1(d)に示すように金属バンプ
9と接続パッド3とが導電粒子17を介して接続され
る。
【0043】このようにして半導体素子11は配線基板
4上に固着されて実装され、その金属バンプ9と接続パ
ッド3とが導電粒子17を介して接続される。
【0044】本実施例で用いた絶縁性接着シート13
は、エポキシ系の熱硬化性樹脂であり、接続時に 190℃
に加熱して約30秒間保持することにより硬化が進み、液
晶駆動用ICである半導体素子11の表面保護層として
のパッシベーション膜7、配線基板4に強固に接着す
る。このように液晶駆動用ICである半導体素子11全
体が配線基板4上に強固に機械的に固着されるので、そ
の後にポッティングなどにより固着を補強することなど
も不要となる。
【0045】このようにして接続された液晶表示装置の
液晶駆動用ICである半導体素子11の接続部分の接触
抵抗を実測して評価したところ、接続箇所 182か所に対
して、イニシャル値が平均 0.1Ω、最大値が 0.2Ωであ
り、オープンおよびショートは一か所も発生していない
という結果が確認された。
【0046】さらに、−30℃(30分間)/85℃(30分
間)を 500サイクル繰り返す熱衝撃試験と、65℃・RH
95%(相対湿度)で1000時間の高温高湿保存試験と、85
℃で1000時間の高温保存試験と、−10℃から65℃でRH
95%の 5サイクルの温湿度サイクル試験と、動作試験
と、振動試験および衝撃試験等の機械的耐久性試験など
の各種信頼性の試験をこの液晶表示装置に行なって、そ
の耐久信頼性を評価したところ、接続箇所のオープンお
よびショートなどの発生が皆無であるという結果を得
た。
【0047】このように、本発明の接続方法によれば、
半導体素子11の金属バンプ9上にのみ導電粒子17が
配置され、隣り合う金属バンプ9どうしの間隙には導電
粒子17が配置されないため、隣り合う金属バンプ9間
などでの良好な電気的絶縁性を得ることができる。
【0048】しかも、その金属バンプ9上または配線基
板4の接続パッド3上に、煩雑なアライメント作業を行
なわずして導電粒子17を配置できるので、その配置工
程が極めて簡易で、高歩留りを実現できる。
【0049】また、異方性導電接着剤を使用した接続に
比べて、金属バンプ9上の導電に寄与する導電粒子17
の数を多く取ることができるため、その接続抵抗を低く
することができ、接続の信頼性が向上する。
【0050】その結果、半導体素子の信頼性の高い接続
を、高歩留りで実現することができる。
【0051】なお、導電粒子17は、半導体素子11の
隣り合う金属バンプ9間の間隙および金属バンプ9の厚
さよりも小さな直径でかつ適度な大きさを有するように
設定されていることが望ましく、またその直径は複数の
導電粒子でばらつきが少ないことが望ましい。本実施例
では、半導体素子11の隣り合う金属バンプ9の幅が10
0μm、そのピッチが 140μmで、その間隙は40μmで
ある。またこの金属バンプ9の厚さは23μmである。そ
して導電粒子17の直径を 2〜 6μmとした。このよう
な組み合わせによって効果的な接続が実現されること
は、上述の通りである。
【0052】また、導電粒子17の材質としては、導電
性を有するものであればよい。例えば本実施例のような
Ni(ニッケル)のような金属からなるものでもよく、
あるいは合成樹脂の表面に金属膜をコーティングした導
電樹脂ボールでもよい。
【0053】また、半導体素子11と配線基板4との間
隙に介挿する絶縁性接着シート13は、半導体素子11
を配線基板4に押圧する前にあらかじめ配線基板4上に
配置しておいてもよく、あるいはその押圧後にその間隙
部分に注入してもよい。
【0054】また、本実施例では、液晶駆動用ICとし
ての半導体素子11の金属バンプ9がAuの場合を例に
とり詳述したが、この金属バンプ9としては、この他に
も導電粒子17がよく食い込むような材質からなる金属
バンプ、例えばPb−Sn系、Pb−In系などのハン
ダバンプであってもよい。
【0055】また、半導体素子11の接続電極5上にバ
リアメタルを形成し、メッキ法で形成された金属バンプ
付き半導体素子について詳述したが、このバリアメタル
の構成は、例えばPt/Ti膜であってもよい。さら
に、メッキ法以外にも、例えばディップ法やボールボン
ディング法により形成されたバンプを用いる場合にも本
発明の接続方法を適用することができる。
【0056】また、本実施例においてはガラス基板1上
に形成された接続パッド3がCr/Al膜からなる場合
を例にとって説明したが、接続パッド3が金属または金
属多層膜でその表面層の材料がAl,Al合金である場
合以外にも、例えばAl、Al合金の上にその他の薄い
金属が形成されている場合などでも、この発明が適用で
きる。このような例としては、ガラス基板1上にMo、
Al、Moがこの順に形成された接続パッド3(それぞ
れの膜厚は、例えば70nm、 400nm、 500nmなど)
を用いた場合にも適用できる。
【0057】また、上記各実施例では、液晶表示装置を
例にとり説明したが、本発明の接続方法は液晶表示装置
の半導体素子への適用のみには限定しない。基板上にフ
ェイスダウンで実装されるような半導体素子の全てに適
用することができる。
【0058】また、本発明の接続方法をその液晶駆動用
ICに用いた液晶表示装置などでは、その液晶駆動用I
Cの接続は信頼性が十分に高いので、その裏面もしくは
側面から樹脂で覆って封止せずともよいが、さらにその
ように封止樹脂で覆ってもよいことはいうまでもない。
【0059】
【発明の効果】以上、詳細な説明で明示したように、本
発明の接続方法は、フェイスダウン方式による半導体素
子の接続方法において、バンプ間の絶縁不良によるショ
ートの問題や、接続部材としての導電樹脂ボール、ある
いはAuバンプを配置するための精密なアライメントを
行なう煩雑な工程の付加による歩留まりの低下などの問
題を解消して、歩留りが高くかつ信頼性の高い半導体素
子の接続を実現することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体素子の接続プロセスを示す
図。
【図2】実施例に係る導電粒子を、半導体素子の金属バ
ンプ上に付着させるプロセスを示す図。
【図3】異方性導電接着剤を用いた従来の半導体素子の
接続技術の一例を示す図。
【図4】異方性導電接着剤を用いた従来の半導体素子の
接続プロセスの一例を示す図。
【図5】導電樹脂ボールを用いた従来の半導体素子の接
続技術の一例を示す図。
【符号の説明】
1…ガラス基板、3…接続パッド、4…配線基板、5…
接続電極、7…パッシベーション膜、9…金属バンプ、
11…半導体素子、13…絶縁性接着シート、15…平
面治具、17…導電粒子、19…スキージ、21…導電
粒子層、23…加圧治具

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 平面上に複数の導電粒子を散布し、 接続電極上に金属バンプが設けられた半導体素子を前記
    平面に対して平行に押圧して前記金属バンプに前記導電
    粒子を付着させ、 前記半導体素子の金属バンプに付着した前記導電粒子を
    配線基板の接続パッドに圧接して、前記金属バンプと前
    記接続パッドとを前記導電粒子を介して電気的に接続
    し、 前記半導体素子と前記配線基板との間隙に絶縁性接着剤
    を介挿して前記半導体素子と前記配線基板とを固着させ
    ることを特徴とする半導体素子の接続方法。
JP21912492A 1992-08-18 1992-08-18 半導体素子の接続方法 Withdrawn JPH0669278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21912492A JPH0669278A (ja) 1992-08-18 1992-08-18 半導体素子の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21912492A JPH0669278A (ja) 1992-08-18 1992-08-18 半導体素子の接続方法

Publications (1)

Publication Number Publication Date
JPH0669278A true JPH0669278A (ja) 1994-03-11

Family

ID=16730619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21912492A Withdrawn JPH0669278A (ja) 1992-08-18 1992-08-18 半導体素子の接続方法

Country Status (1)

Country Link
JP (1) JPH0669278A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047031A1 (en) * 1996-06-07 1997-12-11 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor chip
WO1999010928A1 (fr) * 1997-08-21 1999-03-04 Citizen Watch Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6219911B1 (en) 1998-03-23 2001-04-24 Polymer Flip Chip Corp. Flip chip mounting technique
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6514796B2 (en) 1995-05-18 2003-02-04 Hitachi, Ltd. Method for mounting a thin semiconductor device
JP2007036236A (ja) * 2005-07-27 2007-02-08 Palo Alto Research Center Inc 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体
CN1307704C (zh) * 2003-03-26 2007-03-28 精工爱普生株式会社 电子部件的制造方法、电子部件、电子部件的安装方法和电子装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514796B2 (en) 1995-05-18 2003-02-04 Hitachi, Ltd. Method for mounting a thin semiconductor device
US6589818B2 (en) 1995-05-18 2003-07-08 Hitachi. Ltd. Method for mounting a thin semiconductor device
US6051093A (en) * 1996-06-07 2000-04-18 Matsushita Electric Industrial Co., Ltd. Mounting method of semiconductor element
WO1997047031A1 (en) * 1996-06-07 1997-12-11 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor chip
EP0844657A4 (en) * 1996-06-07 1999-04-14 Matsushita Electric Industrial Co Ltd METHOD FOR MOUNTING A SEMICONDUCTOR CHIP
US6531022B1 (en) 1996-06-07 2003-03-11 Matsushita Electric Industrial Co., Ltd. Mounting method of semiconductor element
KR100457609B1 (ko) * 1996-06-07 2005-01-15 마쯔시다덴기산교 가부시키가이샤 반도체소자의실장방법
WO1999010928A1 (fr) * 1997-08-21 1999-03-04 Citizen Watch Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
US6219911B1 (en) 1998-03-23 2001-04-24 Polymer Flip Chip Corp. Flip chip mounting technique
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
CN1307704C (zh) * 2003-03-26 2007-03-28 精工爱普生株式会社 电子部件的制造方法、电子部件、电子部件的安装方法和电子装置
JP2007036236A (ja) * 2005-07-27 2007-02-08 Palo Alto Research Center Inc 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JP3886401B2 (ja) 接続構造体の製造方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP2000113919A (ja) 電気的接続装置と電気的接続方法
CN101128087A (zh) 电路衬底和半导体器件
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH0669278A (ja) 半導体素子の接続方法
JPH1126922A (ja) チップ実装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH0432171A (ja) 電子装置の製造方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JPH04296723A (ja) 半導体素子の製造方法
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JPH0951018A (ja) 半導体装置およびその製造方法
KR980013552A (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트 및 이 접속시트를 사용하는 전극 접속구조 및 접속방법
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JPS6347943A (ja) 電子部品の接続方法
JPH06275678A (ja) リペア性を向上させた導電性接着剤によるチップと基板との接続方法
JPH0636613A (ja) 電子部品用接合材料およびそれを用いた電子機器
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP2009032948A (ja) Icチップ及びicチップの実装方法
JP2000174066A (ja) 半導体装置の実装方法
JPH1116946A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102