JPH1116946A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH1116946A JPH1116946A JP9163736A JP16373697A JPH1116946A JP H1116946 A JPH1116946 A JP H1116946A JP 9163736 A JP9163736 A JP 9163736A JP 16373697 A JP16373697 A JP 16373697A JP H1116946 A JPH1116946 A JP H1116946A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- circuit board
- conductive particles
- pressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】異方性導電膜の導電粒子を補足する半導体装置
の実装方法の提供。 【解決手段】回路基板１２と接続される半導体装置１に
バンプ３を形成する。平坦な金属板に導電粒子７を補足
する。導電粒子７の直径より少し小さい凸部又は凹部を
形成する。バンプ３の先端面に金属板の凹凸面を押しつ
けることによりバンプ３の先端面に均一な凹凸５，６を
形成する。回路基板１２上に異方性導電膜９を貼付け、
半導体装置１を回路基板１２に押圧し加熱して異方性導
電膜９を硬化する。
の実装方法の提供。 【解決手段】回路基板１２と接続される半導体装置１に
バンプ３を形成する。平坦な金属板に導電粒子７を補足
する。導電粒子７の直径より少し小さい凸部又は凹部を
形成する。バンプ３の先端面に金属板の凹凸面を押しつ
けることによりバンプ３の先端面に均一な凹凸５，６を
形成する。回路基板１２上に異方性導電膜９を貼付け、
半導体装置１を回路基板１２に押圧し加熱して異方性導
電膜９を硬化する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置と回路
基板とを電気的機械的に接続する半導体装置の実装方法
に関するものである。
基板とを電気的機械的に接続する半導体装置の実装方法
に関するものである。
【０００２】
【従来の技術】近年、ハンドヘルドＰＣ，携帯電話，Ｐ
ＨＳ，ＰＤＡ等の携帯情報端末機器、またムービ，カメ
ラなどの携帯映像機器などにおいて高密度実装が益々求
められている。これに対応するため、半導体装置の実装
は従来のパッケージ品を実装する方法から、半導体装置
を直接回路基板に実装する方式が主流になりつつある。
ＨＳ，ＰＤＡ等の携帯情報端末機器、またムービ，カメ
ラなどの携帯映像機器などにおいて高密度実装が益々求
められている。これに対応するため、半導体装置の実装
は従来のパッケージ品を実装する方法から、半導体装置
を直接回路基板に実装する方式が主流になりつつある。
【０００３】回路基板上に半導体装置を直接実装する方
法として、接続材料に異方性導電膜を用いた実装方法が
ある。
法として、接続材料に異方性導電膜を用いた実装方法が
ある。
【０００４】図１に示すようにこの異方性導電膜９は、
熱硬化性または熱可塑性の絶縁性接着樹脂１０の中に、
直径５〜１０μmの導電粒子７を分散させたものであ
る。導電粒子７には外面に絶縁被膜が施されたものもあ
る。
熱硬化性または熱可塑性の絶縁性接着樹脂１０の中に、
直径５〜１０μmの導電粒子７を分散させたものであ
る。導電粒子７には外面に絶縁被膜が施されたものもあ
る。
【０００５】初めに、回路基板１２の電極１１上に異方
性導電膜９を貼り付ける。次に、半導体装置１のアルミ
電極２上に、公知のメッキ技術によりメッキバンプ１３
または公知のワイヤボンディング技術によりスタッドバ
ンプを形成し、次いで、前記バンプ１３を形成した半導
体装置１を前記回路基板１２上に位置合わせする。最後
に前記半導体装置１を前記回路基板１２に押圧し加熱し
て前記異方性導電膜９を硬化する。加圧により対向する
電極は導電粒子８を介して電気的に接続される。非電極
部には圧力が加えられないため導電粒子７は接触せず、
絶縁性が保たれる。
性導電膜９を貼り付ける。次に、半導体装置１のアルミ
電極２上に、公知のメッキ技術によりメッキバンプ１３
または公知のワイヤボンディング技術によりスタッドバ
ンプを形成し、次いで、前記バンプ１３を形成した半導
体装置１を前記回路基板１２上に位置合わせする。最後
に前記半導体装置１を前記回路基板１２に押圧し加熱し
て前記異方性導電膜９を硬化する。加圧により対向する
電極は導電粒子８を介して電気的に接続される。非電極
部には圧力が加えられないため導電粒子７は接触せず、
絶縁性が保たれる。
【０００６】
【発明が解決しようとする課題】上記の従来例では、メ
ッキバンプ１３の角が図１に示すような曲面になってい
ること等により、絶縁性接着樹脂１０と導電粒子７と
が、メッキバンプ１３の平面部と回路基板１２上の電極
１１との間から流れ出てしまい、メッキバンプ１３の平
面部と回路基板１２上の電極１１との間には、僅かな導
電粒子７しか残らず、導電粒子密度が低い場合には導電
粒子７が全くない電極も発生する。このような場合、電
気的接続不良が発生するという問題がある。
ッキバンプ１３の角が図１に示すような曲面になってい
ること等により、絶縁性接着樹脂１０と導電粒子７と
が、メッキバンプ１３の平面部と回路基板１２上の電極
１１との間から流れ出てしまい、メッキバンプ１３の平
面部と回路基板１２上の電極１１との間には、僅かな導
電粒子７しか残らず、導電粒子密度が低い場合には導電
粒子７が全くない電極も発生する。このような場合、電
気的接続不良が発生するという問題がある。
【０００７】一方、導電粒子密度を大きくすると、隣接
電極間で短絡が発生するという問題がある。
電極間で短絡が発生するという問題がある。
【０００８】また図２に示すようにワイヤバンプ方式で
金バンプ１４を形成した場合にも、メッキバンプと同様
に粒子捕捉効率が悪い問題があると同時に、ワイヤバン
プ形成装置の精度の限界から、バンプ１個を形成する毎
に平坦化を行っても導電粒子７の直径以上の高さばらつ
きがある。このような高さばらつきの大きい金バンプ１
４が形成された半導体装置１を回路基板１２に実装して
も、全ての金バンプ１４を均一に接続することが困難と
なり、電気的接続不良が発生するという問題がある。
金バンプ１４を形成した場合にも、メッキバンプと同様
に粒子捕捉効率が悪い問題があると同時に、ワイヤバン
プ形成装置の精度の限界から、バンプ１個を形成する毎
に平坦化を行っても導電粒子７の直径以上の高さばらつ
きがある。このような高さばらつきの大きい金バンプ１
４が形成された半導体装置１を回路基板１２に実装して
も、全ての金バンプ１４を均一に接続することが困難と
なり、電気的接続不良が発生するという問題がある。
【０００９】本発明は上記の従来法における課題を解決
した半導体装置の実装方法を提供することにある。
した半導体装置の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】上記従来の課題を解決す
る本発明の方法は、 （１）半導体装置にワイヤバンプ形成装置によりバンプ
を形成する。
る本発明の方法は、 （１）半導体装置にワイヤバンプ形成装置によりバンプ
を形成する。
【００１１】（２）バンプよりも硬い材料よりなる平坦
な金属板（押圧用基板）に、異方性導電膜の導電粒子の
直径より少し小さい凹部又は凸部を形成しておく。
な金属板（押圧用基板）に、異方性導電膜の導電粒子の
直径より少し小さい凹部又は凸部を形成しておく。
【００１２】（３）半導体装置のバンプ先端面に前記金
属板の凹凸面を押しつけることによりバンプ先端面に均
一な凹凸部を形成する。
属板の凹凸面を押しつけることによりバンプ先端面に均
一な凹凸部を形成する。
【００１３】（４）回路基板上に異方性導電膜を貼り付
け、半導体装置を回路基板に押圧し加熱して異方性導電
膜を硬化する。
け、半導体装置を回路基板に押圧し加熱して異方性導電
膜を硬化する。
【００１４】この方法は、バンプ先端面を押圧用基板で
平坦化しているので、半導体装置を回路基板に加圧した
場合に、従来方式の問題点であった、バンプ高さばらつ
きに起因する電気的接続不良発生の問題点を解決でき
る。
平坦化しているので、半導体装置を回路基板に加圧した
場合に、従来方式の問題点であった、バンプ高さばらつ
きに起因する電気的接続不良発生の問題点を解決でき
る。
【００１５】また押圧用基板によりバンプ先端面には、
異方性導電膜の導電粒子の直径より少し小さい均一な凹
凸部が形成されているので、半導体装置を回路基板に加
圧した場合に、導電粒子が凹部に確実に捕捉され、電気
的接合の信頼性が更に向上し、従来の問題点を解決でき
る。
異方性導電膜の導電粒子の直径より少し小さい均一な凹
凸部が形成されているので、半導体装置を回路基板に加
圧した場合に、導電粒子が凹部に確実に捕捉され、電気
的接合の信頼性が更に向上し、従来の問題点を解決でき
る。
【００１６】
【発明の実施の形態】本発明による一実施例を図を用い
て説明する。図３に示すように大きさが８．０×８．０
mmの半導体装置１のアルミ電極２（１０５×１０５μ
m，１３０μmピッチ）上に、線径３５μmの金線を用い
て、２００個の金バンプ３を形成した。ＦＲ４の回路基
板１２上に半導体装置１と同じピッチの電極１１を形成
し、回路基板１２の電極１１上に導電粒子７の粒径が５
μm、粒子密度が20000個／mm2の異方性導電膜９（図５
参照）を貼り付けた。
て説明する。図３に示すように大きさが８．０×８．０
mmの半導体装置１のアルミ電極２（１０５×１０５μ
m，１３０μmピッチ）上に、線径３５μmの金線を用い
て、２００個の金バンプ３を形成した。ＦＲ４の回路基
板１２上に半導体装置１と同じピッチの電極１１を形成
し、回路基板１２の電極１１上に導電粒子７の粒径が５
μm、粒子密度が20000個／mm2の異方性導電膜９（図５
参照）を貼り付けた。
【００１７】半導体装置１と回路基板１２の配線は４端
子法で接続抵抗を測定できるように設計した。
子法で接続抵抗を測定できるように設計した。
【００１８】形成した金バンプ３の高さの平均は６６μ
mであった。一つの半導体装置１の中でバンプ高さの最
大値は７７μm、最小値は５９μmであった。
mであった。一つの半導体装置１の中でバンプ高さの最
大値は７７μm、最小値は５９μmであった。
【００１９】次に図４に示すように、導電粒子７の粒径
より小さい凹凸部が形成された押圧用基板を半導体装置
１に１バンプ当たり５０ｇの加圧力で押し当て、金バン
プ３の先端面に均一な凹凸部を形成した。形成した金バ
ンプ３の高さの平均は５８μmであった。一つの半導体
装置の中でバンプ３高さの最大値は６０μm、最小値は
５７μmであった。
より小さい凹凸部が形成された押圧用基板を半導体装置
１に１バンプ当たり５０ｇの加圧力で押し当て、金バン
プ３の先端面に均一な凹凸部を形成した。形成した金バ
ンプ３の高さの平均は５８μmであった。一つの半導体
装置の中でバンプ３高さの最大値は６０μm、最小値は
５７μmであった。
【００２０】次いで図５に示すように、前記半導体装置
１を前記異方性導電膜９を貼り付けた回路基板１２に位
置合わせして、摂氏１８０度，荷重６ｋｇｆで２０秒間
加熱圧着し、前記異方性導電膜９を硬化した。これによ
り１０mΩ以下の接続抵抗が得られた。また、凹凸部を
形成していない場合の接続部あたりの導電粒子数は平均
０〜５個であったが凹凸部を形成した場合の接続部あた
りの導電粒子数は平均６〜９個であった。
１を前記異方性導電膜９を貼り付けた回路基板１２に位
置合わせして、摂氏１８０度，荷重６ｋｇｆで２０秒間
加熱圧着し、前記異方性導電膜９を硬化した。これによ
り１０mΩ以下の接続抵抗が得られた。また、凹凸部を
形成していない場合の接続部あたりの導電粒子数は平均
０〜５個であったが凹凸部を形成した場合の接続部あた
りの導電粒子数は平均６〜９個であった。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
前記バンプの先端面を前記押圧用基板で平坦化して、前
記異方性導電膜の導電粒子の直径より少し小さい凹凸部
が前記バンプ先端面に均一に形成されているので、前記
半導体装置を前記回路基板に加圧した場合に、前記導電
粒子が前記凹部に確実に捕捉され、電気的接合の信頼性
が更に向上する。
前記バンプの先端面を前記押圧用基板で平坦化して、前
記異方性導電膜の導電粒子の直径より少し小さい凹凸部
が前記バンプ先端面に均一に形成されているので、前記
半導体装置を前記回路基板に加圧した場合に、前記導電
粒子が前記凹部に確実に捕捉され、電気的接合の信頼性
が更に向上する。
【００２２】また、前記押圧用基板上の凹凸部は前記バ
ンプよりも硬い材料であるため、バンプ先端面に凹凸部
を形成する際、前記押圧用基板を繰り返し使用すること
ができる。よって、繰り返し使用できる前記押圧用基板
を前記バンプに押しつけるのみで、バンプ先端面に均一
な凹凸を容易に一括形成することができる。
ンプよりも硬い材料であるため、バンプ先端面に凹凸部
を形成する際、前記押圧用基板を繰り返し使用すること
ができる。よって、繰り返し使用できる前記押圧用基板
を前記バンプに押しつけるのみで、バンプ先端面に均一
な凹凸を容易に一括形成することができる。
【図１】従来例の半導体装置の実装方法を使用して実装
された半導体装置の断面図である。
された半導体装置の断面図である。
【図２】従来例の半導体装置の実装方法を使用して実装
された半導体装置の断面図である。
された半導体装置の断面図である。
【図３】本発明の半導体装置の実装方法の金バンプの断
面図である。
面図である。
【図４】本発明の半導体装置の実装方法の押圧工程を示
す断面図である。
す断面図である。
【図５】本発明の半導体装置の実装方法の第一実施例を
使用して実装された半導体装置の断面図である。
使用して実装された半導体装置の断面図である。
１…半導体装置、２…アルミ電極、３…金バンプ、４…
押圧用基板、５…凹部、６…凸部、７…導電粒子、８…
押しつぶされた導電粒子、９…異方性導電膜、１０…絶
縁性接着樹脂、１１…回路基板電極、１２…回路基板、
１３…メッキバンプ、１４…金バンプ。
押圧用基板、５…凹部、６…凸部、７…導電粒子、８…
押しつぶされた導電粒子、９…異方性導電膜、１０…絶
縁性接着樹脂、１１…回路基板電極、１２…回路基板、
１３…メッキバンプ、１４…金バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 祐治 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (1)
- 【請求項１】半導体装置の電極上に金バンプを形成する
工程と、回路基板上に異方性導電膜を貼り付ける工程
と、前記金バンプよりも硬い材料よりなり前記異方性導
電膜の導電粒子の径より小さい凹凸部が形成された押圧
用基板を、前記半導体装置の金バンプの先端面に押圧す
ることにより、前記金バンプの先端面に凹凸部を形成す
る工程と、前記金バンプと前記回路基板の電極とを位置
合わせした後、前記半導体装置を前記異方性導電膜を貼
り付けた前記回路基板に押圧し加熱する工程とを有する
ことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163736A JPH1116946A (ja) | 1997-06-20 | 1997-06-20 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163736A JPH1116946A (ja) | 1997-06-20 | 1997-06-20 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116946A true JPH1116946A (ja) | 1999-01-22 |
Family
ID=15779706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9163736A Pending JPH1116946A (ja) | 1997-06-20 | 1997-06-20 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116946A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347762B1 (ko) * | 1999-12-15 | 2002-08-09 | 엘지전자주식회사 | 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법 |
| CN100416343C (zh) * | 2004-01-21 | 2008-09-03 | 友达光电股份有限公司 | 增加金属连线可靠度的结构 |
| CN108476591A (zh) * | 2015-06-16 | 2018-08-31 | 迪睿合株式会社 | 连接体、连接体的制造方法、检测方法 |
| CN111799241A (zh) * | 2020-06-24 | 2020-10-20 | 霸州市云谷电子科技有限公司 | 邦定结构及其制作方法和显示面板 |
-
1997
- 1997-06-20 JP JP9163736A patent/JPH1116946A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347762B1 (ko) * | 1999-12-15 | 2002-08-09 | 엘지전자주식회사 | 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법 |
| CN100416343C (zh) * | 2004-01-21 | 2008-09-03 | 友达光电股份有限公司 | 增加金属连线可靠度的结构 |
| CN108476591A (zh) * | 2015-06-16 | 2018-08-31 | 迪睿合株式会社 | 连接体、连接体的制造方法、检测方法 |
| CN108476591B (zh) * | 2015-06-16 | 2021-01-01 | 迪睿合株式会社 | 连接体、连接体的制造方法、检测方法 |
| CN111799241A (zh) * | 2020-06-24 | 2020-10-20 | 霸州市云谷电子科技有限公司 | 邦定结构及其制作方法和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| US6177730B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH11163501A (ja) | 電子部品の実装方法、およびその方法によって製造された電子回路装置 | |
| JP3436170B2 (ja) | 異方性導電フィルム、これを用いた半導体装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2008192984A (ja) | 半導体装置及びその製造方法 | |
| JP2000299411A (ja) | チップ実装体及びその製造方法 | |
| JPH1116946A (ja) | 半導体装置の実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JP2006032412A (ja) | 弾性導電接着剤及び電極間接続構造 | |
| JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JPH10261852A (ja) | ヒートシールコネクタとフレキシブル配線板 | |
| JP3468103B2 (ja) | 電子部品の実装方法 | |
| JP2004079710A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100833937B1 (ko) | 이방성 도전 접착제 | |
| JPH0636613A (ja) | 電子部品用接合材料およびそれを用いた電子機器 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH10256306A (ja) | 回路板の製造法 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JP2000174066A (ja) | 半導体装置の実装方法 |