JPH0669546A - 発光ダイオード - Google Patents
発光ダイオードInfo
- Publication number
- JPH0669546A JPH0669546A JP22262792A JP22262792A JPH0669546A JP H0669546 A JPH0669546 A JP H0669546A JP 22262792 A JP22262792 A JP 22262792A JP 22262792 A JP22262792 A JP 22262792A JP H0669546 A JPH0669546 A JP H0669546A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- layer
- type
- element chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【構成】 絶縁性基板上にｎ型半導体層、ｐ型およびｉ
型半導体層から選ばれた２種以上の組み合わせからなる
発光層を少なくとも一つ有し、かつ半導体層の所定の部
位に発光層に電圧を印加するための電極を有するプレー
ナ構造の素子チップにおいて、電極とリード部材との接
続が全てワイヤ−である構造を特徴とする発光ダイオー
ド。 【効果】 電極間の接触が少なく、発光性能に優れた、
品質の安定したＬＥＤが得られる。
型半導体層から選ばれた２種以上の組み合わせからなる
発光層を少なくとも一つ有し、かつ半導体層の所定の部
位に発光層に電圧を印加するための電極を有するプレー
ナ構造の素子チップにおいて、電極とリード部材との接
続が全てワイヤ−である構造を特徴とする発光ダイオー
ド。 【効果】 電極間の接触が少なく、発光性能に優れた、
品質の安定したＬＥＤが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性基板を用いた発
光素子チップをリードフレームに実装した発光ダイオー
ドに関する。
光素子チップをリードフレームに実装した発光ダイオー
ドに関する。
【０００２】
【従来の技術】従来、実用化されている発光ダイオード
（ＬＥＤ）に実装されている素子チップはＧａＡｓ、Ｉ
ｎＰなどの導電性基板を用いていることから正負の電極
部は素子チップの表と裏に形成されていた。従来のリー
ドフレームに素子チップを実装し樹脂で封止したＬＥＤ
の断面図を図１２に示す。上述したように導電性基板を
用いて作製した素子チップは表と裏に電極を有する構造
をとっているため、この素子チップ２４をリードフレー
ム４９に接着する場合には片方の電極をリードフレーム
のミラー部５０にハンダあるいは導電性ペーストにより
接着し、もう片方の電極はワイヤーボンディング法によ
ってリード部材４８に接続するような構造をとってい
た。 このリード部材４７、４８に素子チップを実装し
た後にエポキシ樹脂などで封止してＬＥＤ２５を形成し
ていた。 近年では、透明絶縁性基板を用いたフリップ
チップ方式の素子チップによるＬＥＤが提案されてい
る。（特開平４ー１０６７０）この透明絶縁性基板上に
発光層を形成した発光素子チップを用いて作製したＬＥ
Ｄとしては、図１３に示すような構造であり、素子チッ
プ２４の電極１９、２０は正負の電極とも発光層側に位
置し、リード部材５１、５２との接続は、ハンダあるい
は導電性ペーストにより行われていた。
（ＬＥＤ）に実装されている素子チップはＧａＡｓ、Ｉ
ｎＰなどの導電性基板を用いていることから正負の電極
部は素子チップの表と裏に形成されていた。従来のリー
ドフレームに素子チップを実装し樹脂で封止したＬＥＤ
の断面図を図１２に示す。上述したように導電性基板を
用いて作製した素子チップは表と裏に電極を有する構造
をとっているため、この素子チップ２４をリードフレー
ム４９に接着する場合には片方の電極をリードフレーム
のミラー部５０にハンダあるいは導電性ペーストにより
接着し、もう片方の電極はワイヤーボンディング法によ
ってリード部材４８に接続するような構造をとってい
た。 このリード部材４７、４８に素子チップを実装し
た後にエポキシ樹脂などで封止してＬＥＤ２５を形成し
ていた。 近年では、透明絶縁性基板を用いたフリップ
チップ方式の素子チップによるＬＥＤが提案されてい
る。（特開平４ー１０６７０）この透明絶縁性基板上に
発光層を形成した発光素子チップを用いて作製したＬＥ
Ｄとしては、図１３に示すような構造であり、素子チッ
プ２４の電極１９、２０は正負の電極とも発光層側に位
置し、リード部材５１、５２との接続は、ハンダあるい
は導電性ペーストにより行われていた。
【０００３】
【発明が解決しようとする課題】上述したように発光素
子チップに導電性基板を用いたときには、基板に電流を
流すことができるので、正負の電極は基板側に１つ、発
光層側に１つ形成することが可能である。リードフレー
ムに接続する際には基板側の電極をリード部材にダイボ
ンディングし、発光層側の電極は他のリード部材にワイ
ヤーボンディングするという方法でＬＥＤを作製してい
た。しかし、透明絶縁性基板を素子チップに用いた場合
には、発光層側に正負一対の電極を有するフリップチッ
プ方式をとるため、素子チップとリード部材の接続は上
述した接続方法をとることができない。このため、発光
層側に形成された２種の電極をリードフレームに接続す
るためには、２本のリード部材の素子チップとの接続面
は平坦にして、この平坦面に素子チップの電極面をハン
ダあるいは導電性ペーストにより接着する工程をとる。
しかしこの方法では、同一面内に２種の電極を形成しな
ければならないため１ｍｍ角以下の素子チップサイズで
は電極サイズは２００μｍ以下としなけらばならず、ハ
ンダあるいは導電性ペーストによる接着工程において２
種の電極部が接触してしまうという問題があった。ま
た、素子チップサイズに対するハンダあるいは導電性ペ
ーストにより接着される電極面積が広いため、より効率
よく発光させるために用いられるミアンダ状、ネット状
あるいはクシ状のような複雑な電極パターンを形成する
ことはできなかった。あるいは、１つのＬＥＤから２色
以上の発光を得る多色発光ダイオードを作製する場合に
は、３カ所以上の電極部を必要とするため電極面積はさ
らに小さくしなければならず、ハンダあるいは導電性ペ
ーストによる電極とリード部材との接続は不可能であっ
た。また、従来提案されているＬＥＤに用いる発光素子
チップは透明な絶縁性基板を使用しており、発光した光
を基板を通して取り出す構造のために基板による光の吸
収があるため発光効率が低下するという問題点もあっ
た。
子チップに導電性基板を用いたときには、基板に電流を
流すことができるので、正負の電極は基板側に１つ、発
光層側に１つ形成することが可能である。リードフレー
ムに接続する際には基板側の電極をリード部材にダイボ
ンディングし、発光層側の電極は他のリード部材にワイ
ヤーボンディングするという方法でＬＥＤを作製してい
た。しかし、透明絶縁性基板を素子チップに用いた場合
には、発光層側に正負一対の電極を有するフリップチッ
プ方式をとるため、素子チップとリード部材の接続は上
述した接続方法をとることができない。このため、発光
層側に形成された２種の電極をリードフレームに接続す
るためには、２本のリード部材の素子チップとの接続面
は平坦にして、この平坦面に素子チップの電極面をハン
ダあるいは導電性ペーストにより接着する工程をとる。
しかしこの方法では、同一面内に２種の電極を形成しな
ければならないため１ｍｍ角以下の素子チップサイズで
は電極サイズは２００μｍ以下としなけらばならず、ハ
ンダあるいは導電性ペーストによる接着工程において２
種の電極部が接触してしまうという問題があった。ま
た、素子チップサイズに対するハンダあるいは導電性ペ
ーストにより接着される電極面積が広いため、より効率
よく発光させるために用いられるミアンダ状、ネット状
あるいはクシ状のような複雑な電極パターンを形成する
ことはできなかった。あるいは、１つのＬＥＤから２色
以上の発光を得る多色発光ダイオードを作製する場合に
は、３カ所以上の電極部を必要とするため電極面積はさ
らに小さくしなければならず、ハンダあるいは導電性ペ
ーストによる電極とリード部材との接続は不可能であっ
た。また、従来提案されているＬＥＤに用いる発光素子
チップは透明な絶縁性基板を使用しており、発光した光
を基板を通して取り出す構造のために基板による光の吸
収があるため発光効率が低下するという問題点もあっ
た。
【０００４】本発明は、前記問題点を解決して簡単に再
現よく発光特性の良好なＬＥＤを提供しようとするもの
である。
現よく発光特性の良好なＬＥＤを提供しようとするもの
である。
【０００５】
【課題を解決するための手段】本発明者らは前記問題点
を解決するために鋭意研究を重ねた結果、絶縁性基板を
用いた素子チップの全ての電極と各リード部材とを接続
する際にワイヤーボンディング法を用いることで、再現
よく良好な特性を有するＬＥＤを得ることができるよう
になったものである。
を解決するために鋭意研究を重ねた結果、絶縁性基板を
用いた素子チップの全ての電極と各リード部材とを接続
する際にワイヤーボンディング法を用いることで、再現
よく良好な特性を有するＬＥＤを得ることができるよう
になったものである。
【０００６】すなわち、本発明は絶縁性基板上にｎ型半
導体層、ｐ型およびｉ型半導体層から選ばれた２種以上
の組み合わせからなる発光層を少なくとも一つ有し、か
つ半導体層の所定の部位に発光層に電圧を印加するため
の電極を有するプレーナ構造の素子チップにおいて、電
極とリード部材との接続が全てワイヤ−である構造を特
徴とする発光ダイオードを提供するものである。
導体層、ｐ型およびｉ型半導体層から選ばれた２種以上
の組み合わせからなる発光層を少なくとも一つ有し、か
つ半導体層の所定の部位に発光層に電圧を印加するため
の電極を有するプレーナ構造の素子チップにおいて、電
極とリード部材との接続が全てワイヤ−である構造を特
徴とする発光ダイオードを提供するものである。
【０００７】本発明における絶縁性基板としては表面が
平坦であればよく、透明でもよく不透明でもよい。絶縁
性基板として代表的なものとしては、サファイア（Ａｌ
2 Ｏ 3 ）、石英（ＳｉＯ2 ）、酸化マグネシウム（Ｍｇ
Ｏ）、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、フッ
化カルシウム（ＣａＦ2 ）、フッ化マグネシウム（Ｍｇ
Ｆ2 ）、酸化チタン（ＴｉＯ2 ）などがある。しかし、
基板上に直接形成する半導体薄膜の格子定数がこの絶縁
性基板の格子定数に極力合ったたものを用いるのがよ
い。この絶縁性基板と基板上に直接形成する半導体薄膜
との格子不整合は１０％以下とするのが好ましく、さら
に好ましくは５％以下とするのがよい。このために該透
明絶縁性基板を所定の角度だけオフしたものを使用する
ことも好ましいものである。例えばＧａＮの場合はサフ
ァイアＲ面を９．２゜オフした基板を用いることが好ま
しいものとなる。また絶縁性基板と半導体薄膜との格子
不整合が非常に大きい場合には、この絶縁性基板と半導
体薄膜との間にバッファ層を設けてもよい。バッファ層
としてはアモルファス状の物質、例えばＡｌＮ、Ｇａ
Ｎ、Ｓｉ、ＳｉＣなど、あるいは単結晶物質として、例
えばＡｌＮ、ＺｎＯ、ＳｉＣ等を設けることができる。
平坦であればよく、透明でもよく不透明でもよい。絶縁
性基板として代表的なものとしては、サファイア（Ａｌ
2 Ｏ 3 ）、石英（ＳｉＯ2 ）、酸化マグネシウム（Ｍｇ
Ｏ）、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、フッ
化カルシウム（ＣａＦ2 ）、フッ化マグネシウム（Ｍｇ
Ｆ2 ）、酸化チタン（ＴｉＯ2 ）などがある。しかし、
基板上に直接形成する半導体薄膜の格子定数がこの絶縁
性基板の格子定数に極力合ったたものを用いるのがよ
い。この絶縁性基板と基板上に直接形成する半導体薄膜
との格子不整合は１０％以下とするのが好ましく、さら
に好ましくは５％以下とするのがよい。このために該透
明絶縁性基板を所定の角度だけオフしたものを使用する
ことも好ましいものである。例えばＧａＮの場合はサフ
ァイアＲ面を９．２゜オフした基板を用いることが好ま
しいものとなる。また絶縁性基板と半導体薄膜との格子
不整合が非常に大きい場合には、この絶縁性基板と半導
体薄膜との間にバッファ層を設けてもよい。バッファ層
としてはアモルファス状の物質、例えばＡｌＮ、Ｇａ
Ｎ、Ｓｉ、ＳｉＣなど、あるいは単結晶物質として、例
えばＡｌＮ、ＺｎＯ、ＳｉＣ等を設けることができる。
【０００８】本発明において絶縁性基板上に発光層を形
成する方法としては、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）法、ＣＢＥ（Ｃｈｅｍｉｃａ
ｌＢｅａｍ Ｅｐｉｔａｘｙ）法、ＭＯＭＢＥ（Ｍｅｔ
ａｌ Ｏｒｇａｎｉｃ ＭＢＥ）法、ＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法、
ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法
等の半導体成長装置を用いることができる。上記した薄
膜作製方法により絶縁性基板上に発光層を形成する。こ
の発光層はＭＩＳ構造、ｐｎ接合を有するシングルヘテ
ロ構造およびダブルヘテロ構造、あるいは量子井戸構造
あるいは超格子構造のいずれであってもよい。
成する方法としては、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）法、ＣＢＥ（Ｃｈｅｍｉｃａ
ｌＢｅａｍ Ｅｐｉｔａｘｙ）法、ＭＯＭＢＥ（Ｍｅｔ
ａｌ Ｏｒｇａｎｉｃ ＭＢＥ）法、ＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法、
ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法
等の半導体成長装置を用いることができる。上記した薄
膜作製方法により絶縁性基板上に発光層を形成する。こ
の発光層はＭＩＳ構造、ｐｎ接合を有するシングルヘテ
ロ構造およびダブルヘテロ構造、あるいは量子井戸構造
あるいは超格子構造のいずれであってもよい。
【０００９】本発明における発光層とは、ｎ型半導体
層、ｐ型およびｉ型半導体層から選ばれた２種以上の組
み合わせからなる発光層のことである。また、これらの
発光層を形成する半導体は、ＩＩＩーＶ族化合物半導
体、ＩＩーＶＩ族化合物半導体のどちらでもよいが、Ｉ
ＩＩーＶ族化合物半導体であるＧａＮ系半導体は絶縁性
基板であるサファイア、ＣａＦ2 、ＭｇＯ等に結晶性の
良好な薄膜の成長が可能であり特に好ましいものであ
る。
層、ｐ型およびｉ型半導体層から選ばれた２種以上の組
み合わせからなる発光層のことである。また、これらの
発光層を形成する半導体は、ＩＩＩーＶ族化合物半導
体、ＩＩーＶＩ族化合物半導体のどちらでもよいが、Ｉ
ＩＩーＶ族化合物半導体であるＧａＮ系半導体は絶縁性
基板であるサファイア、ＣａＦ2 、ＭｇＯ等に結晶性の
良好な薄膜の成長が可能であり特に好ましいものであ
る。
【００１０】本発明での発光素子チップは絶縁性基板を
用いるために発光層側の同一平面内に正負一対の電極を
形成する必要があり、発光層のエッチングを行わなけれ
ばならない。この発光素子チップ作製のために行うエッ
チング方法としては発光層の種類により、ウエットエッ
チング法、ドライエッチング法のどちらを用いてもよ
い。エッチング後に熱処理を行うことも好ましいことで
あり、この熱処理を行うことによりエッチングにより受
けた膜質の劣化を回復することができ、界面抵抗を下げ
て低電圧で発光に必要な電流を得ることができる。熱処
理を行う装置としては管状炉、ランプアニール炉等の雰
囲気を制御できる炉であればよい。
用いるために発光層側の同一平面内に正負一対の電極を
形成する必要があり、発光層のエッチングを行わなけれ
ばならない。この発光素子チップ作製のために行うエッ
チング方法としては発光層の種類により、ウエットエッ
チング法、ドライエッチング法のどちらを用いてもよ
い。エッチング後に熱処理を行うことも好ましいことで
あり、この熱処理を行うことによりエッチングにより受
けた膜質の劣化を回復することができ、界面抵抗を下げ
て低電圧で発光に必要な電流を得ることができる。熱処
理を行う装置としては管状炉、ランプアニール炉等の雰
囲気を制御できる炉であればよい。
【００１１】本発明における発光素子チップの電極形成
方法としては、ＭＢＥ法、真空蒸着法、電子ビーム蒸着
法、スパッタ法等がある。電極材料としてはｎ型半導体
とｐ型あるいはｉ型半導体それぞれにオーミック接触が
得られるものが好ましく、金属単体でもよく、２種以上
の金属を混合して合金化したものを用いてもよい。この
オーミック接触を得るための条件はｎ型半導体側の電極
としては半導体の仕事関数よりも小さな仕事関数を有す
る金属がよく、ｐ型半導体側の電極としては半導体の仕
事関数よりも大きな仕事関数を有する金属を用いるのが
よい。例えば、ＩＩＩーＶ族化合物半導体であるＧａＮ
の場合には、ｎ型ＧａＮ層にはＡｌ、Ｉｎ、Ｔｉ、Ｐ
ｂ、Ｓｂ、Ｎｂ、Ｚｒ、Ｍｎ等を電極に用いることがよ
く、ｉ型あるいはｐ型ＧａＮ層にはＡｕ、Ｐｔ、Ｇｅ、
Ａｓ、Ｉｒ、Ｒｅ、Ｒｈ、Ｐｄ、Ｎｉ、Ｗ等を電極に用
いることで良好なオーミック接触が得られる。また、こ
のオーミック電極形成後に素子チップをリード部材に接
着する際に、接着性を向上させるためや、電極部の耐熱
性を向上するためにオーミック電極上にＮｉ、Ｔｉ、Ａ
ｕ、Ｗ等の金属を積層することも好ましい。
方法としては、ＭＢＥ法、真空蒸着法、電子ビーム蒸着
法、スパッタ法等がある。電極材料としてはｎ型半導体
とｐ型あるいはｉ型半導体それぞれにオーミック接触が
得られるものが好ましく、金属単体でもよく、２種以上
の金属を混合して合金化したものを用いてもよい。この
オーミック接触を得るための条件はｎ型半導体側の電極
としては半導体の仕事関数よりも小さな仕事関数を有す
る金属がよく、ｐ型半導体側の電極としては半導体の仕
事関数よりも大きな仕事関数を有する金属を用いるのが
よい。例えば、ＩＩＩーＶ族化合物半導体であるＧａＮ
の場合には、ｎ型ＧａＮ層にはＡｌ、Ｉｎ、Ｔｉ、Ｐ
ｂ、Ｓｂ、Ｎｂ、Ｚｒ、Ｍｎ等を電極に用いることがよ
く、ｉ型あるいはｐ型ＧａＮ層にはＡｕ、Ｐｔ、Ｇｅ、
Ａｓ、Ｉｒ、Ｒｅ、Ｒｈ、Ｐｄ、Ｎｉ、Ｗ等を電極に用
いることで良好なオーミック接触が得られる。また、こ
のオーミック電極形成後に素子チップをリード部材に接
着する際に、接着性を向上させるためや、電極部の耐熱
性を向上するためにオーミック電極上にＮｉ、Ｔｉ、Ａ
ｕ、Ｗ等の金属を積層することも好ましい。
【００１２】電極形成後にＡｒ、Ｎ2 、Ｈｅ等の不活性
ガス流中あるいは該半導体の構成元素を含むガス流中で
半導体の分解温度以下で熱処理することも好ましく、こ
れにより電極と半導体との界面抵抗を下げることが可能
になり、良好なダイオード特性を得ることができる。本
発明におけるＬＥＤは電極側から光を取り出す構造をと
るため電極形状を工夫することが好ましい。発光した光
を電極側から取り出すために該ｐ型あるいはｉ型半導体
層の表面を覆う電極面積は５０％以下、好ましくは４０
％以下、さらに好ましくは３０％以下とすることであ
る。そのために、電極はｐ型あるいはｉ型半導体層の表
面上にパターンを形成することが必要で、パターンの例
としては図４に示すネット状、図５に示すクシ状、図６
に示すミアンダ状とすることができるが、さらにはこれ
らのパターンの組合せや渦状、島状等があるが、特にこ
れらに限定されるものではない。電極の幅と電極間の距
離はｐ型あるいはｉ型半導体層の電気抵抗や印加する電
圧の大きさにより変えればよく、電極の幅を狭くして、
電極間の距離を小さくすれば、光の取り出し効率が向上
する。電極の幅をサブミクロン程度とし、かつ電極間も
サブミクロン程度の間隔とすることによりｐ型あるいは
ｉ型半導体層の表面に均一に電圧を印加するとともに光
の取り出し効率も大きくすることができる。
ガス流中あるいは該半導体の構成元素を含むガス流中で
半導体の分解温度以下で熱処理することも好ましく、こ
れにより電極と半導体との界面抵抗を下げることが可能
になり、良好なダイオード特性を得ることができる。本
発明におけるＬＥＤは電極側から光を取り出す構造をと
るため電極形状を工夫することが好ましい。発光した光
を電極側から取り出すために該ｐ型あるいはｉ型半導体
層の表面を覆う電極面積は５０％以下、好ましくは４０
％以下、さらに好ましくは３０％以下とすることであ
る。そのために、電極はｐ型あるいはｉ型半導体層の表
面上にパターンを形成することが必要で、パターンの例
としては図４に示すネット状、図５に示すクシ状、図６
に示すミアンダ状とすることができるが、さらにはこれ
らのパターンの組合せや渦状、島状等があるが、特にこ
れらに限定されるものではない。電極の幅と電極間の距
離はｐ型あるいはｉ型半導体層の電気抵抗や印加する電
圧の大きさにより変えればよく、電極の幅を狭くして、
電極間の距離を小さくすれば、光の取り出し効率が向上
する。電極の幅をサブミクロン程度とし、かつ電極間も
サブミクロン程度の間隔とすることによりｐ型あるいは
ｉ型半導体層の表面に均一に電圧を印加するとともに光
の取り出し効率も大きくすることができる。
【００１３】また、本発明においては、基板上の発光層
が形成されていない面上に図１１に示すような少なくと
も一種の金属反射層を設けることも好ましいものとな
る。この金属層はｎ型半導体層およびｐ型あるいはｉ型
半導体層を組み合わせてなる発光層において発光して基
板を通して出てくる光を反射して電極側から取り出すこ
とを可能とするものである。これにより、発光素子の光
の取り出し効率を高めることができる。金属反射層とし
て使われる材料としてはＡｌ、Ｉｎ、Ｃｕ、Ａｇ、Ｐ
ｔ、Ｉｒ、Ｐｄ、Ｒｈ、Ｗ、Ｍｏ、Ｔｉ、Ｎｉ等の金属
の単体あるいはそれらの合金がある。金属反射層は、一
層だけでもよいが、リードフレームに実装するときの耐
ハンダ性、耐熱性や耐ボンディング性を向上せしめるた
めにＮｉ、Ｗ、Ｍｏ等の高融点の金属を積層した構造と
することも好ましいものとなる。
が形成されていない面上に図１１に示すような少なくと
も一種の金属反射層を設けることも好ましいものとな
る。この金属層はｎ型半導体層およびｐ型あるいはｉ型
半導体層を組み合わせてなる発光層において発光して基
板を通して出てくる光を反射して電極側から取り出すこ
とを可能とするものである。これにより、発光素子の光
の取り出し効率を高めることができる。金属反射層とし
て使われる材料としてはＡｌ、Ｉｎ、Ｃｕ、Ａｇ、Ｐ
ｔ、Ｉｒ、Ｐｄ、Ｒｈ、Ｗ、Ｍｏ、Ｔｉ、Ｎｉ等の金属
の単体あるいはそれらの合金がある。金属反射層は、一
層だけでもよいが、リードフレームに実装するときの耐
ハンダ性、耐熱性や耐ボンディング性を向上せしめるた
めにＮｉ、Ｗ、Ｍｏ等の高融点の金属を積層した構造と
することも好ましいものとなる。
【００１４】本発明におけるリードフレームの形状は素
子チップをリード部材に固定するための接続部と、素子
チップのそれぞれの部位に電圧を印加するための各電極
と他のリード部材をワイヤ−によってそれぞれ接続でき
る構造であればよく発光素子チップの電極形状により変
えることができる。リードフレームは発光を有効に集光
するためにミラー面を設けることが望ましい。
子チップをリード部材に固定するための接続部と、素子
チップのそれぞれの部位に電圧を印加するための各電極
と他のリード部材をワイヤ−によってそれぞれ接続でき
る構造であればよく発光素子チップの電極形状により変
えることができる。リードフレームは発光を有効に集光
するためにミラー面を設けることが望ましい。
【００１５】本発明における発光素子チップをリード部
材にダイボンディングを行う際の接着の材料としては、
一般的に使われているものが使用できる。例えばＡｕー
Ｓｉ、ＰｂーＳｎ合金系ハンダや、このハンダに少量の
Ｂｉ、Ｓｂ、Ａｇ、Ｃｄ、Ｚｎ、Ｉｎ等の金属を添加し
たもの、ＢｉにＮａ、Ｔｌ、Ｃｄ、Ｓｎ、Ｐｂ等を添加
し合金化したもの、ＩｎにＺｎ、Ｃｄ、Ｓｎ、Ｂｉ等を
添加し合金化したもの、ＧａにＡｇ、Ｚｎ、Ｓｎ、Ｉｎ
等を添加し合金化したもの、Ａｕ、Ａｌ、Ｉｎ、Ａｇ等
の金属あるいはＡｇ、Ａｕ、Ｃｕ等を含んだ導電性ペー
ストがある。素子チップとリード部材とを接着する方法
としては、従来のダイボンディング装置を用いた方法が
ある。即ち、接着層を素子チップの該電極部、もしくは
リード部材の素子チップの接着面に蒸着法、塗布法ある
いはメッキ法等により形成した後、該電極部と該リード
部材を密着させながらリード部材を接着材料の融点以上
に加熱して接着を行う。
材にダイボンディングを行う際の接着の材料としては、
一般的に使われているものが使用できる。例えばＡｕー
Ｓｉ、ＰｂーＳｎ合金系ハンダや、このハンダに少量の
Ｂｉ、Ｓｂ、Ａｇ、Ｃｄ、Ｚｎ、Ｉｎ等の金属を添加し
たもの、ＢｉにＮａ、Ｔｌ、Ｃｄ、Ｓｎ、Ｐｂ等を添加
し合金化したもの、ＩｎにＺｎ、Ｃｄ、Ｓｎ、Ｂｉ等を
添加し合金化したもの、ＧａにＡｇ、Ｚｎ、Ｓｎ、Ｉｎ
等を添加し合金化したもの、Ａｕ、Ａｌ、Ｉｎ、Ａｇ等
の金属あるいはＡｇ、Ａｕ、Ｃｕ等を含んだ導電性ペー
ストがある。素子チップとリード部材とを接着する方法
としては、従来のダイボンディング装置を用いた方法が
ある。即ち、接着層を素子チップの該電極部、もしくは
リード部材の素子チップの接着面に蒸着法、塗布法ある
いはメッキ法等により形成した後、該電極部と該リード
部材を密着させながらリード部材を接着材料の融点以上
に加熱して接着を行う。
【００１６】また本発明における発光素子チップの電極
部とリード部材を配線する際にはワイヤーボンダー法を
用いることが特徴である。ダイボンディング法により素
子チップをリード部材に固定した後に、ワイヤーボンデ
ィング装置にセットして加熱および、あるいは超音波を
印加することにより電極部とリード部材とを接続する。
このとき用いるワイヤーの材料としては、Ａｕ、Ａｇ、
Ｃｕ、Ａｌ等の金属、Ａｕ−Ｓｉ、Ａｌ−Ｓｉ、Ａｌ−
Ｍｇ、Ａｌ−Ｓｉ−Ｍｇ、Ａｌ−Ｎｉ等の合金があり、
どの材料を使用するかは発光素子チップの電極部の材料
やワイヤ−ボンディングの作業性を考慮して選べばよ
い。なかでも、ＡｕやＡｌ−Ｓｉが作業性がよいという
ことで好ましい。ワイヤ−の太さは、発光素子チップの
電極部の大きやワイヤ−ボンディングの作業性を考慮し
て選べばよく、通常は２０〜３００μｍφである。ま
た、ワイヤ−の酸化を防ぐために、不活性ガス中でワイ
ヤ−ボンディングを行うことも好ましい方法である。
部とリード部材を配線する際にはワイヤーボンダー法を
用いることが特徴である。ダイボンディング法により素
子チップをリード部材に固定した後に、ワイヤーボンデ
ィング装置にセットして加熱および、あるいは超音波を
印加することにより電極部とリード部材とを接続する。
このとき用いるワイヤーの材料としては、Ａｕ、Ａｇ、
Ｃｕ、Ａｌ等の金属、Ａｕ−Ｓｉ、Ａｌ−Ｓｉ、Ａｌ−
Ｍｇ、Ａｌ−Ｓｉ−Ｍｇ、Ａｌ−Ｎｉ等の合金があり、
どの材料を使用するかは発光素子チップの電極部の材料
やワイヤ−ボンディングの作業性を考慮して選べばよ
い。なかでも、ＡｕやＡｌ−Ｓｉが作業性がよいという
ことで好ましい。ワイヤ−の太さは、発光素子チップの
電極部の大きやワイヤ−ボンディングの作業性を考慮し
て選べばよく、通常は２０〜３００μｍφである。ま
た、ワイヤ−の酸化を防ぐために、不活性ガス中でワイ
ヤ−ボンディングを行うことも好ましい方法である。
【００１７】本発明における封止材料としては発光素子
チップの発光波長範囲での光透過率が８０％以上の透光
性材料を使用することが好ましい。この透光性材料とし
ては、メタクリル系樹脂、エポキシ系樹脂、ポリカーボ
ネート系樹脂、ポリスチレン系樹脂、ポレオレフィン系
樹脂あるは低融点ガラスの少なくとも一種を使用するこ
とができる。封止方法としては、たとえば所望形状の金
型にこれらの透光性材料の原料または加熱溶融体を注形
して金型内で固化させる方法を用いることができる。こ
の固化の方法として、モノマーやオリゴマーの熱または
光による重合固化、加熱溶融体では冷却固化、化学反応
等を挙げることができる。この透光性材料には必要があ
れば、色調調整や視感度補正のための色素、顔料、蛍光
体などを、樹脂の安定化のための酸化防止剤、安定剤、
成形加工のための潤滑剤、滑剤を添加することも可能で
ある。
チップの発光波長範囲での光透過率が８０％以上の透光
性材料を使用することが好ましい。この透光性材料とし
ては、メタクリル系樹脂、エポキシ系樹脂、ポリカーボ
ネート系樹脂、ポリスチレン系樹脂、ポレオレフィン系
樹脂あるは低融点ガラスの少なくとも一種を使用するこ
とができる。封止方法としては、たとえば所望形状の金
型にこれらの透光性材料の原料または加熱溶融体を注形
して金型内で固化させる方法を用いることができる。こ
の固化の方法として、モノマーやオリゴマーの熱または
光による重合固化、加熱溶融体では冷却固化、化学反応
等を挙げることができる。この透光性材料には必要があ
れば、色調調整や視感度補正のための色素、顔料、蛍光
体などを、樹脂の安定化のための酸化防止剤、安定剤、
成形加工のための潤滑剤、滑剤を添加することも可能で
ある。
【００１８】以上説明した各方法を用いて作製したＬＥ
Ｄの例を図３に示すが、これに限定されるものではな
い。素子チップ２４は、絶縁基板上にｎ型半導体層、ｐ
型およびｉ型半導体から選ばれた２種以上の組み合わせ
からなる発光層を少なくとも一つ有し、かつそれぞれの
半導体層の所定の部位に、発光層に電圧を印加するため
の電極を有するプレ−ナ構造の素子チップである。この
素子チップの基板面あるいはリ−ド部材２２の接着面に
蒸着法でハンダを蒸着した後、リ−ド部材２２の接着面
に素子チップ２４を載せハンダの融点以上に加熱して接
着する。その後、各電極とそれぞれのリ−ド部材とをワ
イヤ−ボンディング法を用いて金線により接続する。そ
の後、透光性材料により封止してＬＥＤ２５を作製す
る。
Ｄの例を図３に示すが、これに限定されるものではな
い。素子チップ２４は、絶縁基板上にｎ型半導体層、ｐ
型およびｉ型半導体から選ばれた２種以上の組み合わせ
からなる発光層を少なくとも一つ有し、かつそれぞれの
半導体層の所定の部位に、発光層に電圧を印加するため
の電極を有するプレ−ナ構造の素子チップである。この
素子チップの基板面あるいはリ−ド部材２２の接着面に
蒸着法でハンダを蒸着した後、リ−ド部材２２の接着面
に素子チップ２４を載せハンダの融点以上に加熱して接
着する。その後、各電極とそれぞれのリ−ド部材とをワ
イヤ−ボンディング法を用いて金線により接続する。そ
の後、透光性材料により封止してＬＥＤ２５を作製す
る。
【００１９】以下、一例として絶縁性基板としてＡｌ2
Ｏ3 を使用してＭＢＥ法を用いてＧａＮ薄膜を成膜しＬ
ＥＤを作製する方法について説明するが、とくにこれに
限定されるものではない。装置としては、図１に示すよ
うな真空容器１内に、蒸発用ルツボ（クヌードセンセ
ル）２、３および４、ガスセル７、基板加熱ホルダー５
を備えたガスソースＭＢＥ装置を使用した。
Ｏ3 を使用してＭＢＥ法を用いてＧａＮ薄膜を成膜しＬ
ＥＤを作製する方法について説明するが、とくにこれに
限定されるものではない。装置としては、図１に示すよ
うな真空容器１内に、蒸発用ルツボ（クヌードセンセ
ル）２、３および４、ガスセル７、基板加熱ホルダー５
を備えたガスソースＭＢＥ装置を使用した。
【００２０】蒸発用ルツボ２にはＧａ金属を入れ、基板
面において１０13〜１０19／ｃｍ2・ｓｅｃになる温度
に加熱した。アンモニアの導入にはガス導入管８を用
い、アンモニアをガスセル７内から基板６に直接吹き付
けるようにした。アンモニアの導入量は基板表面におい
て１０16〜１０20／ｃｍ2 ・ｓｅｃになるように供給し
た。蒸発用ルツボ３にはＩｎ、Ａｌ等を入れ、所定の組
成の化合物半導体、および所定のキャリア密度を有する
半導体となるように温度および時間を制御して成膜を行
なう。蒸発用ルツボ４にはＭｇ、Ｚｎ、Ｂｅ、Ｓｂ、Ｓ
ｉ、Ｇｅ、Ｃ、Ｓｎ、Ｈｇ、Ａｓ、Ｐ等を入れ、所定の
供給量になるように温度および供給時間を制御すること
によりドーピングを行ない、ｎ型およびｉ型あるいはｐ
型半導体層を成膜する。
面において１０13〜１０19／ｃｍ2・ｓｅｃになる温度
に加熱した。アンモニアの導入にはガス導入管８を用
い、アンモニアをガスセル７内から基板６に直接吹き付
けるようにした。アンモニアの導入量は基板表面におい
て１０16〜１０20／ｃｍ2 ・ｓｅｃになるように供給し
た。蒸発用ルツボ３にはＩｎ、Ａｌ等を入れ、所定の組
成の化合物半導体、および所定のキャリア密度を有する
半導体となるように温度および時間を制御して成膜を行
なう。蒸発用ルツボ４にはＭｇ、Ｚｎ、Ｂｅ、Ｓｂ、Ｓ
ｉ、Ｇｅ、Ｃ、Ｓｎ、Ｈｇ、Ａｓ、Ｐ等を入れ、所定の
供給量になるように温度および供給時間を制御すること
によりドーピングを行ない、ｎ型およびｉ型あるいはｐ
型半導体層を成膜する。
【００２１】基板６にはサファイアＲ面を使用し、２０
０〜９００℃に加熱した。サファイアＲ面基板は、オフ
角が０．８度以下のものが好ましい。まず、基板６を真
空容器１内で７５０℃で加熱した後、各ルツボを所定の
成長温度に設定し、まず蒸発用ルツボ３を開き、０．１
〜３０オングストローム／ｓｅｃの成長速度で０．０５
〜２μｍの厚みのｎ型ＧａＮ薄膜を作製する。さらにそ
の後、Ｚｎをチャージした蒸発用ルツボ４のシャッター
を開き、０．１〜３０オングストローム／ｓｅｃの成長
速度で０．０１〜１μｍの厚みでｉ型あるいはｐ型Ｇａ
Ｎ薄膜を成膜して発光層を形成する。この成膜時には常
にガスセルを加熱し基板表面にアンモニアを供給する。
０〜９００℃に加熱した。サファイアＲ面基板は、オフ
角が０．８度以下のものが好ましい。まず、基板６を真
空容器１内で７５０℃で加熱した後、各ルツボを所定の
成長温度に設定し、まず蒸発用ルツボ３を開き、０．１
〜３０オングストローム／ｓｅｃの成長速度で０．０５
〜２μｍの厚みのｎ型ＧａＮ薄膜を作製する。さらにそ
の後、Ｚｎをチャージした蒸発用ルツボ４のシャッター
を開き、０．１〜３０オングストローム／ｓｅｃの成長
速度で０．０１〜１μｍの厚みでｉ型あるいはｐ型Ｇａ
Ｎ薄膜を成膜して発光層を形成する。この成膜時には常
にガスセルを加熱し基板表面にアンモニアを供給する。
【００２２】以上のような方法で成膜した発光層を有す
るＧａＮ薄膜を用いてＬＥＤを作製する工程を図２
（ａ）から図２（ｈ）にしたがって説明する。真空蒸着
法を用いてＡｌ2 Ｏ3 側に金属反射膜１７を蒸着する
（ａ）。ＧａＮ薄膜表面にレジストを塗布する。レジス
トの膜厚はエッチングしたいＧａＮ薄膜の厚みによって
変えればよく０．１〜３μｍとするのが好ましい。スピ
ンコーターの条件は２５００ｒｐｍ、３０ｓｅｃであ
る。塗布後に９０℃に加熱されたクリーンオーブン内で
３０分間プレベークする（ｂ）。その後、素子パターン
形成用マスクを用いてＵＶ露光・現像を行った（ｃ）。
Ａｒをガスとして用いてイオンミリング法によりｉ層あ
るいはｐ層のＧａＮ薄膜１４を除去する（ｄ）。イオン
ミリング終了後、アセトンを用いてレジストを除去す
る。
るＧａＮ薄膜を用いてＬＥＤを作製する工程を図２
（ａ）から図２（ｈ）にしたがって説明する。真空蒸着
法を用いてＡｌ2 Ｏ3 側に金属反射膜１７を蒸着する
（ａ）。ＧａＮ薄膜表面にレジストを塗布する。レジス
トの膜厚はエッチングしたいＧａＮ薄膜の厚みによって
変えればよく０．１〜３μｍとするのが好ましい。スピ
ンコーターの条件は２５００ｒｐｍ、３０ｓｅｃであ
る。塗布後に９０℃に加熱されたクリーンオーブン内で
３０分間プレベークする（ｂ）。その後、素子パターン
形成用マスクを用いてＵＶ露光・現像を行った（ｃ）。
Ａｒをガスとして用いてイオンミリング法によりｉ層あ
るいはｐ層のＧａＮ薄膜１４を除去する（ｄ）。イオン
ミリング終了後、アセトンを用いてレジストを除去す
る。
【００２３】なお、各工程でのイオンミリングを行う時
間はエッチングを行う膜厚によって決めることができ
る。以上の工程の後、管状炉内に試料をセットしてアン
モニアを雰囲気として５００℃で３０分間熱処理した。
熱処理後、再度レジストを塗布し、プレベークを行い、
続いてｎ層電極形成用マスクを用いてＵＶ露光・現像を
行った後（ｅ）、真空蒸着法によりｎ型ＧａＮ層１５の
電極としてＡｌを３０００オングストロームの厚さに蒸
着し、リフトオフにより電極パターン１９を形成した
（ｆ）。ついで再度レジストを塗布し、プレベークを行
い、ｉ層電極形成用マスクを用いてＵＶ露光・現像を行
った後（ｇ）、真空蒸着法によりｐ型あるいはｉ型Ｇａ
Ｎ層１４の電極としてＡｕを３０００オングストローム
の厚さに蒸着し、リフトオフにより電極パターン２０を
形成した（ｈ）。その後、Ａｒ流中で３００℃、１時間
の加熱処理を行った。
間はエッチングを行う膜厚によって決めることができ
る。以上の工程の後、管状炉内に試料をセットしてアン
モニアを雰囲気として５００℃で３０分間熱処理した。
熱処理後、再度レジストを塗布し、プレベークを行い、
続いてｎ層電極形成用マスクを用いてＵＶ露光・現像を
行った後（ｅ）、真空蒸着法によりｎ型ＧａＮ層１５の
電極としてＡｌを３０００オングストロームの厚さに蒸
着し、リフトオフにより電極パターン１９を形成した
（ｆ）。ついで再度レジストを塗布し、プレベークを行
い、ｉ層電極形成用マスクを用いてＵＶ露光・現像を行
った後（ｇ）、真空蒸着法によりｐ型あるいはｉ型Ｇａ
Ｎ層１４の電極としてＡｕを３０００オングストローム
の厚さに蒸着し、リフトオフにより電極パターン２０を
形成した（ｈ）。その後、Ａｒ流中で３００℃、１時間
の加熱処理を行った。
【００２４】以上のようにして作製した発光素子チップ
の金属反射膜をハンダによりリード部材２２に接着し、
ｎ型ＧａＮ層、ｉ型ＧａＮ層の電極をワイヤーボンダー
装置を用いて３０μｍφＡｕ線２３でそれぞれリード部
材２１、リード部材２２にボンディングした。その後、
発光素子チップを透明エポキシ樹脂によりモールディン
グを施し、図３に示す様な５ｍｍφＬＥＤ２５を作製し
た。
の金属反射膜をハンダによりリード部材２２に接着し、
ｎ型ＧａＮ層、ｉ型ＧａＮ層の電極をワイヤーボンダー
装置を用いて３０μｍφＡｕ線２３でそれぞれリード部
材２１、リード部材２２にボンディングした。その後、
発光素子チップを透明エポキシ樹脂によりモールディン
グを施し、図３に示す様な５ｍｍφＬＥＤ２５を作製し
た。
【００２５】
【実施例】以下，実施例によりさらに詳細に説明する。
【００２６】
【実施例１】絶縁性基板としてＡｌ2 Ｏ3 Ｒ面を使用
し、ＭＢＥ法によりＧａＮ薄膜を成膜し、ミアンダ状の
電極構造を有する素子チップを用いてＬＥＤを作製した
例について説明する。図１に示すような真空容器１内
に、蒸発用ルツボ２、４、ガスセル７、および基板加熱
ホルダー５、さらにガスセル７にガスを供給するための
ガス導入管８を備えたＭＢＥ装置を用いた。
し、ＭＢＥ法によりＧａＮ薄膜を成膜し、ミアンダ状の
電極構造を有する素子チップを用いてＬＥＤを作製した
例について説明する。図１に示すような真空容器１内
に、蒸発用ルツボ２、４、ガスセル７、および基板加熱
ホルダー５、さらにガスセル７にガスを供給するための
ガス導入管８を備えたＭＢＥ装置を用いた。
【００２７】蒸発用ルツボ２にはＧａ金属を入れ、１０
５０℃に加熱した。ガスとしてはアンモニアを使用し、
ガス導入管８を通してガスセル７に５ｃｃ／ｍｉｎの速
度で供給した。アンモニアガスは基板６に直接供給する
ような構造とした。基板６としては、オフ角が０．５度
のサファイアＲ面を使用する。真空容器内の圧力は、成
膜時において２×１０-6Ｔｏｒｒであった。
５０℃に加熱した。ガスとしてはアンモニアを使用し、
ガス導入管８を通してガスセル７に５ｃｃ／ｍｉｎの速
度で供給した。アンモニアガスは基板６に直接供給する
ような構造とした。基板６としては、オフ角が０．５度
のサファイアＲ面を使用する。真空容器内の圧力は、成
膜時において２×１０-6Ｔｏｒｒであった。
【００２８】まず、基板６を９００℃で３０分間加熱
し、ついで７５０℃の温度に保持し成膜を行う。成膜は
アンモニアを３００℃に加熱したガスセル７から供給し
ながらＧａのルツボのシャッターを開けて行い、１．５
オングストローム／ｓｅｃの成膜速度で膜厚０．５μm
のｎ型ＧａＮ薄膜を作製した。さらにＭｇをチャージし
て３００℃に保たれた蒸発用ルツボ４のシャッターを開
けＭｇドープのＧａＮ薄膜を１．５オングストローム／
ｓｅｃの成膜速度で膜厚０．０５μｍの厚さで成膜して
発光層を形成した。この作製した薄膜のＲＨＥＥＤパタ
ーンはストリーク状で結晶性および平坦性が良好であ
り、抵抗を測定したところ、１０ＭΩ以上の抵抗があり
絶縁状態であった。
し、ついで７５０℃の温度に保持し成膜を行う。成膜は
アンモニアを３００℃に加熱したガスセル７から供給し
ながらＧａのルツボのシャッターを開けて行い、１．５
オングストローム／ｓｅｃの成膜速度で膜厚０．５μm
のｎ型ＧａＮ薄膜を作製した。さらにＭｇをチャージし
て３００℃に保たれた蒸発用ルツボ４のシャッターを開
けＭｇドープのＧａＮ薄膜を１．５オングストローム／
ｓｅｃの成膜速度で膜厚０．０５μｍの厚さで成膜して
発光層を形成した。この作製した薄膜のＲＨＥＥＤパタ
ーンはストリーク状で結晶性および平坦性が良好であ
り、抵抗を測定したところ、１０ＭΩ以上の抵抗があり
絶縁状態であった。
【００２９】発光層が形成されている基板面の反対面に
真空蒸着法を用いて２×１０ー6Ｔｏｒｒの真空中でＡｌ
を３０００オングストロームの厚みで蒸着し反射膜を形
成した。続いて発光層上にスピンコーターを用いて２５
００ｒｐｍ、３０ｓｅｃの条件でレジストを塗布し、９
０℃のクリーンオーブン中で３０分間プレベークした。
ベーク後、素子パターン形成用のマスクを用いてＵＶ露
光し、現像した。続いて、加速電圧５００Ｖ、圧力２×
１０ー4Ｔｏｒｒの条件のＡｒで１５分間イオンミリング
を行い素子パターン形成を行った。その後、アセトンを
用いてレジストを除去した。次に、再度スピンコーター
を用いて２５００ｒｐｍ、３０ｓｅｃの条件でレジスト
を塗布し、９０℃のクリーンオーブン中で３０分間プレ
ベークした。ベーク後、ｉ層除去用のマスクを用いてＵ
Ｖ露光し、現像した。続いて、加速電圧５００Ｖ、圧力
２×１０ー4Ｔｏｒｒの条件のＡｒ雰囲気中で１分間イオ
ンミリングを行い不必要なｉ層を除去した。その後、ア
セトンでレジストを除去した。次いで、管状炉にセット
して１０ｃｃ／ｍｉｎのアンモニアガス流中で５００
℃、３０分間の熱処理を行った。さらに、スピンコータ
ーを用いて２５００ｒｐｍ、３０ｓｅｃの条件でレジス
トを塗布し、９０℃のクリーンオーブン中で３０分間プ
レベークした。ベーク後、ｎ型ＧａＮ層の電極形成用の
マスクを用いてＵＶ露光し、現像した。続いて、真空蒸
着機に装着し２×１０ー6Ｔｏｒｒの真空中でＡｌ金属を
０．２μｍの厚さで真空蒸着した。その後、アセトンで
リフトオフして電極パターンを形成した。ついで、ｉ型
ＧａＮ層の電極形成用のマスクを用いてＵＶ露光し、現
像した。続いて、真空蒸着機に装着し２×１０ー6Ｔｏｒ
ｒの真空中でＡｕ金属を０．２μｍの厚さで真空蒸着し
た。その後、アセトンでリフトオフして電極パターンを
形成した。この作製した発光素子をＡｒ流中で３００℃
で１時間加熱処理を行い、ミアンダ状の電極構造を有す
る素子チップを完成させた。作製した素子チップの側面
図および上面図を図７（ａ）、（ｂ）に示した。
真空蒸着法を用いて２×１０ー6Ｔｏｒｒの真空中でＡｌ
を３０００オングストロームの厚みで蒸着し反射膜を形
成した。続いて発光層上にスピンコーターを用いて２５
００ｒｐｍ、３０ｓｅｃの条件でレジストを塗布し、９
０℃のクリーンオーブン中で３０分間プレベークした。
ベーク後、素子パターン形成用のマスクを用いてＵＶ露
光し、現像した。続いて、加速電圧５００Ｖ、圧力２×
１０ー4Ｔｏｒｒの条件のＡｒで１５分間イオンミリング
を行い素子パターン形成を行った。その後、アセトンを
用いてレジストを除去した。次に、再度スピンコーター
を用いて２５００ｒｐｍ、３０ｓｅｃの条件でレジスト
を塗布し、９０℃のクリーンオーブン中で３０分間プレ
ベークした。ベーク後、ｉ層除去用のマスクを用いてＵ
Ｖ露光し、現像した。続いて、加速電圧５００Ｖ、圧力
２×１０ー4Ｔｏｒｒの条件のＡｒ雰囲気中で１分間イオ
ンミリングを行い不必要なｉ層を除去した。その後、ア
セトンでレジストを除去した。次いで、管状炉にセット
して１０ｃｃ／ｍｉｎのアンモニアガス流中で５００
℃、３０分間の熱処理を行った。さらに、スピンコータ
ーを用いて２５００ｒｐｍ、３０ｓｅｃの条件でレジス
トを塗布し、９０℃のクリーンオーブン中で３０分間プ
レベークした。ベーク後、ｎ型ＧａＮ層の電極形成用の
マスクを用いてＵＶ露光し、現像した。続いて、真空蒸
着機に装着し２×１０ー6Ｔｏｒｒの真空中でＡｌ金属を
０．２μｍの厚さで真空蒸着した。その後、アセトンで
リフトオフして電極パターンを形成した。ついで、ｉ型
ＧａＮ層の電極形成用のマスクを用いてＵＶ露光し、現
像した。続いて、真空蒸着機に装着し２×１０ー6Ｔｏｒ
ｒの真空中でＡｕ金属を０．２μｍの厚さで真空蒸着し
た。その後、アセトンでリフトオフして電極パターンを
形成した。この作製した発光素子をＡｒ流中で３００℃
で１時間加熱処理を行い、ミアンダ状の電極構造を有す
る素子チップを完成させた。作製した素子チップの側面
図および上面図を図７（ａ）、（ｂ）に示した。
【００３０】各チップのカッティングはダイシングソー
を用いて行った。１素子チップは０．５ｍｍ×０．５ｍ
ｍとした。このうちの１チップを取り出し反射膜側をＡ
ｇペーストによりリード部材にダイボンディングした。
さらにｎ型ＧａＮ層電極、ｉ型ＧａＮ層電極とそれぞれ
のリード部材とをワイヤーボンディング装置を用いて３
０μｍφＡｕ線で接続した。上記の方法で作製した発光
素子を透明エポキシ樹脂で封止して図８に示すようなＬ
ＥＤを作製した。
を用いて行った。１素子チップは０．５ｍｍ×０．５ｍ
ｍとした。このうちの１チップを取り出し反射膜側をＡ
ｇペーストによりリード部材にダイボンディングした。
さらにｎ型ＧａＮ層電極、ｉ型ＧａＮ層電極とそれぞれ
のリード部材とをワイヤーボンディング装置を用いて３
０μｍφＡｕ線で接続した。上記の方法で作製した発光
素子を透明エポキシ樹脂で封止して図８に示すようなＬ
ＥＤを作製した。
【００３１】同様の方法で１００個のＬＥＤを作製した
ところ、９９個のＬＥＤで発光が確認された。このＬＥ
Ｄの発光強度を測定したところ８Ｖ，２０ｍＡで６０ｍ
ｃｄであり、青色の発光が観測された。
ところ、９９個のＬＥＤで発光が確認された。このＬＥ
Ｄの発光強度を測定したところ８Ｖ，２０ｍＡで６０ｍ
ｃｄであり、青色の発光が観測された。
【００３２】
【比較例１】実施例１と同様の方法によりＡｌ2 Ｏ3 基
板上に成膜した発光層を有するＧａＮ薄膜を用いて素子
化を行った。素子作製過程も実施例１と同様の方法によ
り行い、ｎ型ＧａＮ層、ｉ型ＧａＮ層の両電極ともＡｇ
ペーストにより、リード部材にダイボンディングを行っ
た後、透明エポキシ樹脂で封止してＬＥＤを作製した。
同様の方法で１００個のＬＥＤを作製したところ、Ａｇ
ペーストにより正負の電極がつながってしまい、９個の
ＬＥＤでしか発光するものは得られなかった。
板上に成膜した発光層を有するＧａＮ薄膜を用いて素子
化を行った。素子作製過程も実施例１と同様の方法によ
り行い、ｎ型ＧａＮ層、ｉ型ＧａＮ層の両電極ともＡｇ
ペーストにより、リード部材にダイボンディングを行っ
た後、透明エポキシ樹脂で封止してＬＥＤを作製した。
同様の方法で１００個のＬＥＤを作製したところ、Ａｇ
ペーストにより正負の電極がつながってしまい、９個の
ＬＥＤでしか発光するものは得られなかった。
【００３３】
【実施例２】絶縁性基板としてＡｌ2 Ｏ3 Ｒ面を使用
し、ＭＢＥ法によりＧａ1ーx Ｉｎx Ｎ薄膜を成膜し２色
発光のＬＥＤを作製した例について説明する。図２に示
すような真空容器１内に、蒸発用ルツボ２、３、４、ガ
スセル７、および基板加熱ホルダー５、さらにガスセル
７にガスを供給するためのガス導入管８を備えたＭＢＥ
装置を用いた。
し、ＭＢＥ法によりＧａ1ーx Ｉｎx Ｎ薄膜を成膜し２色
発光のＬＥＤを作製した例について説明する。図２に示
すような真空容器１内に、蒸発用ルツボ２、３、４、ガ
スセル７、および基板加熱ホルダー５、さらにガスセル
７にガスを供給するためのガス導入管８を備えたＭＢＥ
装置を用いた。
【００３４】蒸発用ルツボ２にはＧａ金属を入れ、１０
２０℃に加熱し、蒸着用ルツボ３にはＩｎ金属を入れ１
０００℃に加熱した。ガスとしてはアンモニアを使用
し、ガス導入管８を通してガスセル７に５ｃｃ／ｍｉｎ
の速度で供給した。アンモニアガスは基板６に直接供給
するような構造とした。基板６としては、オフ角が０．
５度のサファイアＲ面を使用する。
２０℃に加熱し、蒸着用ルツボ３にはＩｎ金属を入れ１
０００℃に加熱した。ガスとしてはアンモニアを使用
し、ガス導入管８を通してガスセル７に５ｃｃ／ｍｉｎ
の速度で供給した。アンモニアガスは基板６に直接供給
するような構造とした。基板６としては、オフ角が０．
５度のサファイアＲ面を使用する。
【００３５】真空容器内の圧力は、成膜時において２×
１０-6Ｔｏｒｒであった。まず、基板６を９００℃で３
０分間加熱し、ついで７００℃の温度に保持し成膜を行
う。成膜はアンモニアを３００℃に加熱したガスセル７
から供給しながらＧａとＩｎのルツボのシャッターを開
けて行い、１．５オングストローム／ｓｅｃの成膜速度
で膜厚０．５μm のｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ薄膜を作製
した。さらにＭｇをチャージして３００℃に保たれた蒸
発用ルツボ４のシャッターを開けＭｇをドーピングした
ｉ型Ｇａ0.8 Ｉｎ0.2 Ｎ薄膜を１．５オングストローム
／ｓｅｃの成膜速度で膜厚０．０５μｍの厚さで成膜し
て第１の発光層を形成した。次に基板温度を７５０℃に
上げて３０分間温度を安定させた後、Ｇａのルツボのシ
ャッターを開けて１．５オングストローム／ｓｅｃの成
長速度で膜厚０．５μｍのｎ型ＧａＮ薄膜を成長し、さ
らにその上に蒸着ルツボ２および４のシャッターを開け
てＭｇをドーピングしたｉ型ＧａＮ薄膜を１．５オング
ストローム／ｓｅｃの成長速度で膜厚０．０５μｍの厚
さで成膜して第２の発光層を形成した。
１０-6Ｔｏｒｒであった。まず、基板６を９００℃で３
０分間加熱し、ついで７００℃の温度に保持し成膜を行
う。成膜はアンモニアを３００℃に加熱したガスセル７
から供給しながらＧａとＩｎのルツボのシャッターを開
けて行い、１．５オングストローム／ｓｅｃの成膜速度
で膜厚０．５μm のｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ薄膜を作製
した。さらにＭｇをチャージして３００℃に保たれた蒸
発用ルツボ４のシャッターを開けＭｇをドーピングした
ｉ型Ｇａ0.8 Ｉｎ0.2 Ｎ薄膜を１．５オングストローム
／ｓｅｃの成膜速度で膜厚０．０５μｍの厚さで成膜し
て第１の発光層を形成した。次に基板温度を７５０℃に
上げて３０分間温度を安定させた後、Ｇａのルツボのシ
ャッターを開けて１．５オングストローム／ｓｅｃの成
長速度で膜厚０．５μｍのｎ型ＧａＮ薄膜を成長し、さ
らにその上に蒸着ルツボ２および４のシャッターを開け
てＭｇをドーピングしたｉ型ＧａＮ薄膜を１．５オング
ストローム／ｓｅｃの成長速度で膜厚０．０５μｍの厚
さで成膜して第２の発光層を形成した。
【００３６】発光層が形成されている基板面の反対面に
真空蒸着法を用いて２×１０ー6Ｔｏｒｒの真空中でＡｌ
を３０００オングストロームの厚さで蒸着し反射膜を形
成した。続いて、発光層上にスピンコーターを用いて２
５００ｒｐｍ、３０ｓｅｃの条件でレジストを塗布し、
９０℃のクリーンオーブン中で３０分間プレベークし
た。ベーク後、素子パターン形成用のマスクを用いてＵ
Ｖ露光し、現像した。続いて、加速電圧５００Ｖ、圧力
２×１０ー4Ｔｏｒｒの条件のＡｒで２５分間イオンミリ
ングを行い素子パターン形成を行った。その後、アセト
ンを用いてレジストを除去した。次に、再度スピンコー
ターを用いて２５００ｒｐｍ、３０ｓｅｃの条件でレジ
ストを塗布し、９０℃のクリーンオーブン中で３０分間
プレベークした。ベーク後、フォトマスクを用いてＵＶ
露光し、現像した。続いて、加速電圧５００Ｖ、圧力２
×１０ー4Ｔｏｒｒの条件のＡｒ雰囲気中で１５分間イオ
ンミリングを行い不必要なｉ型ＧａＮ層、ｎ型ＧａＮ
層、ｉ型Ｇａ0.8 ＩｎO.2 Ｎ層を除去した。次に、再度
スピンコーターを用いて２５００ｒｐｍ、３０ｓｅｃの
条件でレジストを塗布し、９０℃のクリーンオーブン中
で３０分間プレベークした。ベーク後、フォトマスクを
用いてＵＶ露光し、現像した。ついで、加速電圧５００
Ｖ、圧力２×１０ー4Ｔｏｒｒの条件のＡｒ雰囲気中で１
３分間イオンミリングを行い不必要なｉ型ＧａＮ層、ｎ
型ＧａＮ層を除去した。さらに再度スピンコーターを用
いて２５００ｒｐｍ、３０ｓｅｃの条件でレジストを塗
布し、９０℃のクリーンオーブン中で３０分間プレベー
クした。ベーク後、フォトマスクを用いてＵＶ露光し、
現像した。続いて、イオンミリングを用い不必要なｉ型
ＧａＮ層を除去した。その後、アセトンでレジストを除
去した。ついで、管状炉にセットして１０ｃｃ／ｍｉｎ
のアンモニアガス流中で５００℃、３０分間の熱処理を
行った。さらに、スピンコーターを用いて２５００ｒｐ
ｍ、３０ｓｅｃの条件でレジストを塗布し、９０℃のク
リーンオーブン中で３０分間プレベークした。ベーク
後、ｎ型ＧａＮ層およびｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ層の電
極形成用のマスクを用いてＵＶ露光し、現像した。続い
て、真空蒸着機に装着し２×１０ー6Ｔｏｒｒの真空中で
Ａｌ金属を０．２μｍの厚さで真空蒸着した。その後、
アセトンでリフトオフして電極パターンを形成した。つ
いで、ｉ型ＧａＮ層およびｉ型Ｇａ 0.8 Ｉｎ0.2 Ｎ層の
電極形成用のマスクを用いてＵＶ露光し、現像した。続
いて、真空蒸着機に装着し２×１０ー6Ｔｏｒｒの真空中
でＡｕ金属を０．２μｍの厚さで真空蒸着した。その
後、アセトンでリフトオフして電極パターンを形成し
た。この作製した発光素子をＡｒ流中で３００℃で１時
間加熱処理を行い、素子チップの構造を完成させた。作
製した素子チップの側面図および上面図を図９（ａ）、
（ｂ）に示す。
真空蒸着法を用いて２×１０ー6Ｔｏｒｒの真空中でＡｌ
を３０００オングストロームの厚さで蒸着し反射膜を形
成した。続いて、発光層上にスピンコーターを用いて２
５００ｒｐｍ、３０ｓｅｃの条件でレジストを塗布し、
９０℃のクリーンオーブン中で３０分間プレベークし
た。ベーク後、素子パターン形成用のマスクを用いてＵ
Ｖ露光し、現像した。続いて、加速電圧５００Ｖ、圧力
２×１０ー4Ｔｏｒｒの条件のＡｒで２５分間イオンミリ
ングを行い素子パターン形成を行った。その後、アセト
ンを用いてレジストを除去した。次に、再度スピンコー
ターを用いて２５００ｒｐｍ、３０ｓｅｃの条件でレジ
ストを塗布し、９０℃のクリーンオーブン中で３０分間
プレベークした。ベーク後、フォトマスクを用いてＵＶ
露光し、現像した。続いて、加速電圧５００Ｖ、圧力２
×１０ー4Ｔｏｒｒの条件のＡｒ雰囲気中で１５分間イオ
ンミリングを行い不必要なｉ型ＧａＮ層、ｎ型ＧａＮ
層、ｉ型Ｇａ0.8 ＩｎO.2 Ｎ層を除去した。次に、再度
スピンコーターを用いて２５００ｒｐｍ、３０ｓｅｃの
条件でレジストを塗布し、９０℃のクリーンオーブン中
で３０分間プレベークした。ベーク後、フォトマスクを
用いてＵＶ露光し、現像した。ついで、加速電圧５００
Ｖ、圧力２×１０ー4Ｔｏｒｒの条件のＡｒ雰囲気中で１
３分間イオンミリングを行い不必要なｉ型ＧａＮ層、ｎ
型ＧａＮ層を除去した。さらに再度スピンコーターを用
いて２５００ｒｐｍ、３０ｓｅｃの条件でレジストを塗
布し、９０℃のクリーンオーブン中で３０分間プレベー
クした。ベーク後、フォトマスクを用いてＵＶ露光し、
現像した。続いて、イオンミリングを用い不必要なｉ型
ＧａＮ層を除去した。その後、アセトンでレジストを除
去した。ついで、管状炉にセットして１０ｃｃ／ｍｉｎ
のアンモニアガス流中で５００℃、３０分間の熱処理を
行った。さらに、スピンコーターを用いて２５００ｒｐ
ｍ、３０ｓｅｃの条件でレジストを塗布し、９０℃のク
リーンオーブン中で３０分間プレベークした。ベーク
後、ｎ型ＧａＮ層およびｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ層の電
極形成用のマスクを用いてＵＶ露光し、現像した。続い
て、真空蒸着機に装着し２×１０ー6Ｔｏｒｒの真空中で
Ａｌ金属を０．２μｍの厚さで真空蒸着した。その後、
アセトンでリフトオフして電極パターンを形成した。つ
いで、ｉ型ＧａＮ層およびｉ型Ｇａ 0.8 Ｉｎ0.2 Ｎ層の
電極形成用のマスクを用いてＵＶ露光し、現像した。続
いて、真空蒸着機に装着し２×１０ー6Ｔｏｒｒの真空中
でＡｕ金属を０．２μｍの厚さで真空蒸着した。その
後、アセトンでリフトオフして電極パターンを形成し
た。この作製した発光素子をＡｒ流中で３００℃で１時
間加熱処理を行い、素子チップの構造を完成させた。作
製した素子チップの側面図および上面図を図９（ａ）、
（ｂ）に示す。
【００３７】各チップのカッティングはダイシングソー
を用いて行った。１素子チップは１ｍｍ×１ｍｍとし
た。このうちの１チップを取り出し反射膜側をＰｂーＳ
ｎハンダでリード部材にダイボンディングした。その後
ｎ型ＧａＮ層およびｎ型Ｇａ0. 8 Ｉｎ0.2 Ｎ層の電極を
ワイヤーボンディング装置を用いて３０μｍφＡｕ線で
接続した。さらにｉ型ＧａＮ層電極とリード部材、ｉ型
Ｇａ0.8 Ｉｎ0.2 Ｎ層電極とリード部材とをワイヤーボ
ンディング装置を用いて３０μｍφＡｕ線で接続した。
上記の方法で作製した発光素子を透明エポキシ樹脂で封
止して、図１０に示すようなＬＥＤを作製した。
を用いて行った。１素子チップは１ｍｍ×１ｍｍとし
た。このうちの１チップを取り出し反射膜側をＰｂーＳ
ｎハンダでリード部材にダイボンディングした。その後
ｎ型ＧａＮ層およびｎ型Ｇａ0. 8 Ｉｎ0.2 Ｎ層の電極を
ワイヤーボンディング装置を用いて３０μｍφＡｕ線で
接続した。さらにｉ型ＧａＮ層電極とリード部材、ｉ型
Ｇａ0.8 Ｉｎ0.2 Ｎ層電極とリード部材とをワイヤーボ
ンディング装置を用いて３０μｍφＡｕ線で接続した。
上記の方法で作製した発光素子を透明エポキシ樹脂で封
止して、図１０に示すようなＬＥＤを作製した。
【００３８】同様の方法で１００個のＬＥＤを作製した
ところ、９５個のＬＥＤで発光が確認された。このＬＥ
Ｄの発光強度を測定したところリード部材６６とリード
部材６７では１０Ｖ，１８ｍＡで４０ｍｃｄの青色の発
光が、リード部材６６とリード部材６８では、８Ｖ、２
０ｍＡで６０ｍｃｄの緑色の発光が観測された。
ところ、９５個のＬＥＤで発光が確認された。このＬＥ
Ｄの発光強度を測定したところリード部材６６とリード
部材６７では１０Ｖ，１８ｍＡで４０ｍｃｄの青色の発
光が、リード部材６６とリード部材６８では、８Ｖ、２
０ｍＡで６０ｍｃｄの緑色の発光が観測された。
【００３９】
【発明の効果】本発明は絶縁性基板上に発光層を形成し
たプレーナ型の素子チップ構造において、同一平面内に
形成された全ての電極を該電極数と同じ数に分割したリ
ード部材にワイヤーボンディング法によりワイヤ−でお
のおの接続することで、安定した性能のＬＥＤを供給す
ることが可能になる。
たプレーナ型の素子チップ構造において、同一平面内に
形成された全ての電極を該電極数と同じ数に分割したリ
ード部材にワイヤーボンディング法によりワイヤ−でお
のおの接続することで、安定した性能のＬＥＤを供給す
ることが可能になる。
【図１】 薄膜作製に用いたＭＢＥ装置の概略図であ
る。
る。
【図２】 （ａ）〜（ｈ） ＬＥＤの作製工程を示した
断面図である。
断面図である。
【図３】 本発明による方法で作製したＬＥＤの断面図
である。
である。
【図４】 ネット状電極を形成した発光素子の上面図で
ある。
ある。
【図５】 クシ状電極を形成した発光素子の上面図であ
る。
る。
【図６】 ミアンダ状電極を形成した発光素子の上面図
である。
である。
【図７】 （ａ） 実施例１で作製した素子チップの断
面図である。 （ｂ） 実施例１で作製した素子チップの上面図であ
る。
面図である。 （ｂ） 実施例１で作製した素子チップの上面図であ
る。
【図８】 実施例１で作製したＬＥＤの断面図である。
【図９】 （ａ） 実施例２で作製した素子チップの断
面図である。 （ｂ） 実施例２で作製した素子チップの上面図であ
る。
面図である。 （ｂ） 実施例２で作製した素子チップの上面図であ
る。
【図１０】 実施例２で作製したＬＥＤの断面図であ
る。
る。
【図１１】 発光層の形成されていない側の基板面に金
属層が形成された構造からなる発光素子の断面図であ
る。
属層が形成された構造からなる発光素子の断面図であ
る。
【図１２】 従来の方法で作製されたＬＥＤの断面図で
ある。
ある。
【図１３】 従来の方法で作製されたフリップチップ方
式のＬＥＤの断面図である。
式のＬＥＤの断面図である。
１ 真空容器 ２ 蒸発用ルツボ ３ 蒸発用ルツボ ４ 蒸発用ルツボ ５ 基板加熱ホルダー ６ 基板 ７ ガスセル ８ ガス導入管 ９ 流量調節バルブ １０ クライオパネル １１ コールドトラップ １２ 油拡散ポンプ １３ 油回転ポンプ １４ ｐ型あるいはｉ型半導体層 １５ ｎ型半導体層 １６ 絶縁性基板 １７ 金属反射膜 １８ レジスト １９ ｎ型半導体層電極 ２０ ｐ型あるいはｉ型半導体層電極 ２１ リード部材（１） ２２ リード部材（２） ２３ 金属ワイヤー ２４ 素子チップ ２５ ＬＥＤ ２６ 電極 ２７ ｉ型ＧａＮ層電極 ２８ ｎ型ＧａＮ層電極 ２９ ｉ型ＧａＮ層 ３０ ｎ型ＧａＮ層 ３１ サファイア基板 ３２ Ａｌ反射膜 ３３ リード部材（３） ３４ リード部材（４） ３５ Ａｕワイヤー ３６ ＧａＮ発光素子チップ ３７ ＧａＮＭＩＳ型ＬＥＤ ３８ ｉ型Ｇａ0.8 Ｉｎ0.2 Ｎ層電極 ３９ ｎ型ＧａＮ層およびｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ層電
極 ４０ ｉ型Ｇａ0.8 Ｉｎ0.2 Ｎ層 ４１ ｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ層 ４２ リード部材（５） ４３ リード部材（６） ４４ リード部材（７） ４５ ＧａＮ、Ｇａ0.8 Ｉｎ0.2 Ｎ発光素子チップ ４６ ２色発光ＬＥＤ ４７ リード部材（８） ４８ リード部材（９） ４９ リードフレーム ５０ ミラー面 ５１ リード部材（１０） ５２ リード部材（１１）
極 ４０ ｉ型Ｇａ0.8 Ｉｎ0.2 Ｎ層 ４１ ｎ型Ｇａ0.8 Ｉｎ0.2 Ｎ層 ４２ リード部材（５） ４３ リード部材（６） ４４ リード部材（７） ４５ ＧａＮ、Ｇａ0.8 Ｉｎ0.2 Ｎ発光素子チップ ４６ ２色発光ＬＥＤ ４７ リード部材（８） ４８ リード部材（９） ４９ リードフレーム ５０ ミラー面 ５１ リード部材（１０） ５２ リード部材（１１）
Claims (1)
- 【請求項１】 絶縁性基板上にｎ型半導体層、ｐ型およ
びｉ型半導体層から選ばれた２種以上の組み合わせから
なる発光層を少なくとも一つ有し、かつ半導体層の所定
の部位に発光層に電圧を印加するための電極を有するプ
レーナ構造の素子チップにおいて、電極とリード部材と
の接続配線が全てワイヤ−である構造を特徴とする発光
ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22262792A JPH0669546A (ja) | 1992-08-21 | 1992-08-21 | 発光ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22262792A JPH0669546A (ja) | 1992-08-21 | 1992-08-21 | 発光ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669546A true JPH0669546A (ja) | 1994-03-11 |
Family
ID=16785420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22262792A Withdrawn JPH0669546A (ja) | 1992-08-21 | 1992-08-21 | 発光ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669546A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945963A (ja) * | 1995-07-31 | 1997-02-14 | Eiko Eng:Kk | ＧａＮ系半導体装置 |
| JPH09298313A (ja) * | 1996-04-30 | 1997-11-18 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| JPH1041254A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | オーミック電極およびその形成方法 |
| JPH10190066A (ja) * | 1996-12-27 | 1998-07-21 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたｌｅｄ表示装置 |
| JPH10247747A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
| JP2000036619A (ja) * | 1998-05-13 | 2000-02-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US6222204B1 (en) | 1994-07-19 | 2001-04-24 | Sharp Kabushiki Kaisha | Electrode structure and method for fabricating the same |
| JP2001119075A (ja) * | 1996-12-27 | 2001-04-27 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたｌｅｄ表示装置 |
| JP2002026392A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体発光素子とその製造方法、及び半導体発光装置 |
| JP2002249769A (ja) * | 1996-09-20 | 2002-09-06 | Siemens Ag | 波長変換注型材料及びその製造方法並びに発光素子 |
| US6576930B2 (en) | 1996-06-26 | 2003-06-10 | Osram Opto Semiconductors Gmbh | Light-radiating semiconductor component with a luminescence conversion element |
| US6613247B1 (en) | 1996-09-20 | 2003-09-02 | Osram Opto Semiconductors Gmbh | Wavelength-converting casting composition and white light-emitting semiconductor component |
| JP2004152800A (ja) * | 2002-10-28 | 2004-05-27 | Matsushita Electric Works Ltd | 半導体発光素子 |
| JP2005079578A (ja) * | 2003-08-28 | 2005-03-24 | Agilent Technol Inc | 熱伝導率を向上させた発光デバイス・アセンブリ、それを含むシステム及び熱伝導率を向上する方法 |
| JP2005244259A (ja) * | 2005-05-23 | 2005-09-08 | Nichia Chem Ind Ltd | 発光ダイオード |
| US7109529B2 (en) | 1998-05-13 | 2006-09-19 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| WO2007007634A1 (ja) * | 2005-07-08 | 2007-01-18 | Nec Corporation | 電極構造、半導体素子、およびそれらの製造方法 |
| JP2007081400A (ja) * | 2005-09-09 | 2007-03-29 | Samsung Electro Mech Co Ltd | 窒化物系半導体発光素子 |
| JP2007201046A (ja) * | 2006-01-25 | 2007-08-09 | Kyocera Corp | 化合物半導体及び発光素子 |
| US7786493B2 (en) | 2006-01-06 | 2010-08-31 | Sony Corporation | Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device |
| JP2014209656A (ja) * | 1996-07-29 | 2014-11-06 | 日亜化学工業株式会社 | 発光装置と表示装置 |
-
1992
- 1992-08-21 JP JP22262792A patent/JPH0669546A/ja not_active Withdrawn
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429111B2 (en) | 1994-07-19 | 2002-08-06 | Sharp Kabushiki Kaisha | Methods for fabricating an electrode structure |
| US6222204B1 (en) | 1994-07-19 | 2001-04-24 | Sharp Kabushiki Kaisha | Electrode structure and method for fabricating the same |
| JPH0945963A (ja) * | 1995-07-31 | 1997-02-14 | Eiko Eng:Kk | ＧａＮ系半導体装置 |
| JPH09298313A (ja) * | 1996-04-30 | 1997-11-18 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| US6812500B2 (en) | 1996-06-26 | 2004-11-02 | Osram Opto Semiconductors Gmbh & Co. Ohg. | Light-radiating semiconductor component with a luminescence conversion element |
| US6576930B2 (en) | 1996-06-26 | 2003-06-10 | Osram Opto Semiconductors Gmbh | Light-radiating semiconductor component with a luminescence conversion element |
| JPH1041254A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | オーミック電極およびその形成方法 |
| JP2014209656A (ja) * | 1996-07-29 | 2014-11-06 | 日亜化学工業株式会社 | 発光装置と表示装置 |
| US6592780B2 (en) | 1996-09-20 | 2003-07-15 | Osram Opto Semiconductors Gmbh | Wavelength-converting casting composition and white light-emitting semiconductor component |
| JP2002249769A (ja) * | 1996-09-20 | 2002-09-06 | Siemens Ag | 波長変換注型材料及びその製造方法並びに発光素子 |
| US6613247B1 (en) | 1996-09-20 | 2003-09-02 | Osram Opto Semiconductors Gmbh | Wavelength-converting casting composition and white light-emitting semiconductor component |
| JP2001119075A (ja) * | 1996-12-27 | 2001-04-27 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたｌｅｄ表示装置 |
| JPH10190066A (ja) * | 1996-12-27 | 1998-07-21 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたｌｅｄ表示装置 |
| JPH10247747A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
| JP2000036619A (ja) * | 1998-05-13 | 2000-02-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US7109529B2 (en) | 1998-05-13 | 2006-09-19 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| US7355212B2 (en) | 2000-06-30 | 2008-04-08 | Kabushiki Kaisha Toshiba | Light emitting element |
| JP2002026392A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体発光素子とその製造方法、及び半導体発光装置 |
| JP2004152800A (ja) * | 2002-10-28 | 2004-05-27 | Matsushita Electric Works Ltd | 半導体発光素子 |
| JP2005079578A (ja) * | 2003-08-28 | 2005-03-24 | Agilent Technol Inc | 熱伝導率を向上させた発光デバイス・アセンブリ、それを含むシステム及び熱伝導率を向上する方法 |
| JP2013110435A (ja) * | 2003-08-28 | 2013-06-06 | Intellectual Discovery Co Ltd | 熱伝導率を向上させた発光デバイス・アセンブリ、それを含むシステム及び熱伝導率を向上する方法 |
| JP2005244259A (ja) * | 2005-05-23 | 2005-09-08 | Nichia Chem Ind Ltd | 発光ダイオード |
| JP5067158B2 (ja) * | 2005-07-08 | 2012-11-07 | 日本電気株式会社 | 電極構造、半導体素子、およびそれらの製造方法 |
| WO2007007634A1 (ja) * | 2005-07-08 | 2007-01-18 | Nec Corporation | 電極構造、半導体素子、およびそれらの製造方法 |
| JP2007081400A (ja) * | 2005-09-09 | 2007-03-29 | Samsung Electro Mech Co Ltd | 窒化物系半導体発光素子 |
| US7786493B2 (en) | 2006-01-06 | 2010-08-31 | Sony Corporation | Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device |
| JP2007201046A (ja) * | 2006-01-25 | 2007-08-09 | Kyocera Corp | 化合物半導体及び発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI496321B (zh) | Semiconductor light emitting element and manufacturing method of semiconductor light emitting element | |
| US20110018022A1 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
| US12527128B2 (en) | Light emitting diodes containing deactivated regions and methods of making the same | |
| JPH098403A (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| WO2005078812A1 (ja) | Ｇａ2Ｏ3系単結晶の導電率制御方法 | |
| JPH06314822A (ja) | 窒化ガリウム系化合物半導体発光素子及びその電極形成方法 | |
| US7790481B2 (en) | Compound semiconductor light-emitting device and production method thereof | |
| JPH0677537A (ja) | 発光ダイオード | |
| JPH05335622A (ja) | 半導体発光装置 | |
| US12439757B2 (en) | Subpixel light emitting diodes for direct view display and methods of making the same | |
| EP1821347A2 (en) | Light emitting device having vertical structure and method for manufacturing the same | |
| US12074251B2 (en) | Semiconductor device containing stress relaxation layer and method of making thereof | |
| JP2001144322A (ja) | 半導体素子の製造方法および半導体発光素子の製造方法 | |
| JP2000196192A (ja) | 微粒子構造体および発光素子ならびに微粒子構造体の製造方法 | |
| JP2002314131A (ja) | 透光性電極及びその製造方法並びにそれを用いたｉｉｉ族窒化物半導体発光素子 | |
| JPH08306643A (ja) | ３−５族化合物半導体用電極および発光素子 | |
| JPH0638265U (ja) | 窒化ガリウム系発光素子の電極 | |
| JP4313478B2 (ja) | ＡｌＧａＩｎＰ発光ダイオード | |
| CN1142599C (zh) | 发光二极管及其制造方法 | |
| JPH10308533A (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法ならびに発光装置 | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| JP3214367B2 (ja) | 半導体発光素子の製造方法 | |
| WO2007029859A1 (en) | Electrode for semiconductor light emitting device | |
| JPH05190900A (ja) | 半導体発光装置の製造方法 | |
| JP2002313749A (ja) | 発光素子用ｎ型電極及びその製造方法並びにそれを用いたＩＩＩ族窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |