JPH0669807A - マンチェスタバイフェイズ信号のエンコーダ及びデコーダ - Google Patents
マンチェスタバイフェイズ信号のエンコーダ及びデコーダInfo
- Publication number
- JPH0669807A JPH0669807A JP4222769A JP22276992A JPH0669807A JP H0669807 A JPH0669807 A JP H0669807A JP 4222769 A JP4222769 A JP 4222769A JP 22276992 A JP22276992 A JP 22276992A JP H0669807 A JPH0669807 A JP H0669807A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- gap
- gate
- manchester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 デコーダの構成を簡単にする。
【構成】 幅狭パルス列ＲＰＳを入力して、ギャップ検
出回路２５で１μS 以上２μS 以下の間の無信号区間を
検出し、その検出出力でフリップフロップ２６がリセッ
ト状態とされ、そのＱ出力でゲート２７が開、ゲート２
８が閉とされている。パルス列ＲＰＳが入力され、ギャ
ップＴＧ，またはＳＧの次の最初のパルスと２番目のパ
ルスとがゲート２７を通過し、フリップフロップ３１で
これら両パルスが１パルスとしてＰＰＳＳＰまたはＳＹ
ＮＣが再生されて、ゲート３２を通じて出力される。そ
の再生パルスの立下りでフリップフロップ２６にＨレベ
ルが読み込まれ、ゲート２７が閉、ゲート２８が開とな
り、以後のＲＰＳはパルス発生回路で２５０nS幅のパル
スに変換されて、ゲート３２より出力される。
出回路２５で１μS 以上２μS 以下の間の無信号区間を
検出し、その検出出力でフリップフロップ２６がリセッ
ト状態とされ、そのＱ出力でゲート２７が開、ゲート２
８が閉とされている。パルス列ＲＰＳが入力され、ギャ
ップＴＧ，またはＳＧの次の最初のパルスと２番目のパ
ルスとがゲート２７を通過し、フリップフロップ３１で
これら両パルスが１パルスとしてＰＰＳＳＰまたはＳＹ
ＮＣが再生されて、ゲート３２を通じて出力される。そ
の再生パルスの立下りでフリップフロップ２６にＨレベ
ルが読み込まれ、ゲート２７が閉、ゲート２８が開とな
り、以後のＲＰＳはパルス発生回路で２５０nS幅のパル
スに変換されて、ゲート３２より出力される。
Description
【０００１】
【産業上の利用分野】この発明はマンチェスタバイフェ
イズのデジタル電気信号を光信号に変換して伝送するた
めに用いられ、送信側のエンコーダと受信側のデコーダ
に関する。
イズのデジタル電気信号を光信号に変換して伝送するた
めに用いられ、送信側のエンコーダと受信側のデコーダ
に関する。
【０００２】
【従来の技術】航空機に搭載された各種電子機器間のデ
ジタルデータの通信のために導入されたＬＡＮ（ローカ
ルエリアネットワーク）としてＤＡＴＡＣ（Digital Au
tomousTerminal Access Communication)方式が知られて
いる（例えば、雑誌「ＮＥＣ技法」Vol. 39, No. 12, 1
986, 160〜167 頁）。このＤＡＴＡＣ方式ではデータを
マンチェスタバイフェイズのデジタル信号で伝送してい
る。このマンチェスタバイフェイズのデジタル信号はＴ
ＸＯ信号とＴＸＮ信号との二列のパルス列として送信す
るものであり、従ってバスの伝送路としてもＴＸＯ信号
を伝送するものとＴＸＮ信号を伝送するものとの２本を
必要とした。
ジタルデータの通信のために導入されたＬＡＮ（ローカ
ルエリアネットワーク）としてＤＡＴＡＣ（Digital Au
tomousTerminal Access Communication)方式が知られて
いる（例えば、雑誌「ＮＥＣ技法」Vol. 39, No. 12, 1
986, 160〜167 頁）。このＤＡＴＡＣ方式ではデータを
マンチェスタバイフェイズのデジタル信号で伝送してい
る。このマンチェスタバイフェイズのデジタル信号はＴ
ＸＯ信号とＴＸＮ信号との二列のパルス列として送信す
るものであり、従ってバスの伝送路としてもＴＸＯ信号
を伝送するものとＴＸＮ信号を伝送するものとの２本を
必要とした。
【０００３】このＤＡＴＡＣ方式におけるバスとして光
バスを用いることが考えられるが、光バスは端末との光
結合器の関係から、１本のバスで両方向への伝送ができ
ない。従ってＴＸＯ信号を両方向に光伝送するために２
本の光伝送路を必要とし、更にＴＸＮ信号を伝送するた
めに２本の光伝送路を必要とし、光伝送路が４本とな
り、その規模が大きくなる。
バスを用いることが考えられるが、光バスは端末との光
結合器の関係から、１本のバスで両方向への伝送ができ
ない。従ってＴＸＯ信号を両方向に光伝送するために２
本の光伝送路を必要とし、更にＴＸＮ信号を伝送するた
めに２本の光伝送路を必要とし、光伝送路が４本とな
り、その規模が大きくなる。
【０００４】各端末で十分なレベルで受信できるように
するためには、大きな光パワーの光信号として光バスへ
供給する必要があるが、従来の電気信号のパルスをその
まゝ用いた場合は大きな光パワーの信号を出力すること
ができない。このような点から特願平３−２９２５７２
号で次の方式を提案した。即ち端末においてマンチェス
タバイフェイズの第１及び第２デジタル信号ＴＸＯ及び
ＴＸＮのうち第１デジタル信号ＴＸＯの先頭に設けられ
た第１前置同期パルスの立上り及び立下りとそれぞれ同
期した幅狭の２つのパルスと、その第１前置同期パルス
に続く各パルスの立上りと同期した幅狭のパルス及び、
その各パルスの継続中における一定時間ごとの幅狭パル
スとを作り、これら幅狭パルスを光信号に変換して一列
の光パルス列として光バスへ送信する。光バスから受信
した光パルスを電気信号に変換し、その電気信号の先頭
の２つのパルスと、それ以後のパルスとに分離し、前者
２つのパルスと同期して第１前置同期パルスを作り、後
者の各パルスをパルス幅が上記一定期間のパルスに変換
して、前記第１前置同期パルスと結合することにより、
上記デジタル信号ＴＸＯを再生し、その再生されたデジ
タル信号ＴＸＯを極性反転することにより、上記デジタ
ル信号ＴＸＮを再生する。
するためには、大きな光パワーの光信号として光バスへ
供給する必要があるが、従来の電気信号のパルスをその
まゝ用いた場合は大きな光パワーの信号を出力すること
ができない。このような点から特願平３−２９２５７２
号で次の方式を提案した。即ち端末においてマンチェス
タバイフェイズの第１及び第２デジタル信号ＴＸＯ及び
ＴＸＮのうち第１デジタル信号ＴＸＯの先頭に設けられ
た第１前置同期パルスの立上り及び立下りとそれぞれ同
期した幅狭の２つのパルスと、その第１前置同期パルス
に続く各パルスの立上りと同期した幅狭のパルス及び、
その各パルスの継続中における一定時間ごとの幅狭パル
スとを作り、これら幅狭パルスを光信号に変換して一列
の光パルス列として光バスへ送信する。光バスから受信
した光パルスを電気信号に変換し、その電気信号の先頭
の２つのパルスと、それ以後のパルスとに分離し、前者
２つのパルスと同期して第１前置同期パルスを作り、後
者の各パルスをパルス幅が上記一定期間のパルスに変換
して、前記第１前置同期パルスと結合することにより、
上記デジタル信号ＴＸＯを再生し、その再生されたデジ
タル信号ＴＸＯを極性反転することにより、上記デジタ
ル信号ＴＸＮを再生する。
【０００５】つまり第１デジタル信号ＴＸＯにおいて
は、１つのメッセージＭＳがワードストリングＷＳの複
数個から構成され、メッセージＭＳの先頭に第１前置同
期パルスＰＰＳＳＰが配され、また各ワードストリング
ＷＳの先頭に同期信号ＳＹＮＣが配されている、また隣
接ワードストリングＷＳの間は４ビット（２μS ）の無
信号（低レベルの連続）のストリングギャップＳＧが設
けられ、メッセージＭＳと次のメッセージＭＳとの間に
は８ビット（４μS ）以上の無信号（低レベルの連続）
のターミナルギャップＴＧが設けられている。
は、１つのメッセージＭＳがワードストリングＷＳの複
数個から構成され、メッセージＭＳの先頭に第１前置同
期パルスＰＰＳＳＰが配され、また各ワードストリング
ＷＳの先頭に同期信号ＳＹＮＣが配されている、また隣
接ワードストリングＷＳの間は４ビット（２μS ）の無
信号（低レベルの連続）のストリングギャップＳＧが設
けられ、メッセージＭＳと次のメッセージＭＳとの間に
は８ビット（４μS ）以上の無信号（低レベルの連続）
のターミナルギャップＴＧが設けられている。
【０００６】
【発明が解決しようとする課題】前述したように先に提
案した方式では、メッセージＭＳの先頭がわかるよう
に、第１前置同期パルスＰＰＳＳＰのみをその立上り
（前縁）と一致したパルスと立下りと一致したパルスと
に変換して伝送していた。このため、受信側で受信パル
ス列からマンチェスタバイフェイズのデジタル信号に復
号する際に、ターミナルギャップＴＧを検出する検出回
路と、ストリングギャップＳＧを検出する検出回路とを
必要とし、構成が複雑になっていた。
案した方式では、メッセージＭＳの先頭がわかるよう
に、第１前置同期パルスＰＰＳＳＰのみをその立上り
（前縁）と一致したパルスと立下りと一致したパルスと
に変換して伝送していた。このため、受信側で受信パル
ス列からマンチェスタバイフェイズのデジタル信号に復
号する際に、ターミナルギャップＴＧを検出する検出回
路と、ストリングギャップＳＧを検出する検出回路とを
必要とし、構成が複雑になっていた。
【０００７】
【課題を解決するための手段】請求項１の発明によれ
ば、マンチェスタバイフェイズ信号の一方の信号ＴＸＯ
が所定期間以上低レベルを継続していることによりギャ
ップ検出手段でストリングギャップＳＧ及びターミナル
ギャップＴＧが検出され、その検出出力に応答してその
直後の第１前置同期パルスＰＰＳＳＰまたは同期信号Ｓ
ＹＮＣが同期抽出手段で抽出され、その抽出された第１
前置同期パルスＰＰＳＳＰ及び同期信号ＳＹＮＣの立上
り、立下りで立上り検出手段、立下り検出手段によりそ
れぞれ第１，第２パルスが発生される。またギャップ検
出手段の検出出力に応答してその直後の上記第１前置同
期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣが同期除去
手段により上記信号ＴＸＯから除去され、その第１前置
同期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣが除去さ
れた信号ＴＸＯの各論理パルスの各立上り時点と、それ
に続く高レベルの間、マンチェスタバイフェイズ信号の
0.５ビット長ごとに第３パルスがパルス発生手段で発生
され、上記第１，第２および第３パルスがパルス列生成
手段により、一列に結合され、その各パルスに応答して
0.５ビット長よりも短い幅狭パルス列に変換される。
ば、マンチェスタバイフェイズ信号の一方の信号ＴＸＯ
が所定期間以上低レベルを継続していることによりギャ
ップ検出手段でストリングギャップＳＧ及びターミナル
ギャップＴＧが検出され、その検出出力に応答してその
直後の第１前置同期パルスＰＰＳＳＰまたは同期信号Ｓ
ＹＮＣが同期抽出手段で抽出され、その抽出された第１
前置同期パルスＰＰＳＳＰ及び同期信号ＳＹＮＣの立上
り、立下りで立上り検出手段、立下り検出手段によりそ
れぞれ第１，第２パルスが発生される。またギャップ検
出手段の検出出力に応答してその直後の上記第１前置同
期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣが同期除去
手段により上記信号ＴＸＯから除去され、その第１前置
同期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣが除去さ
れた信号ＴＸＯの各論理パルスの各立上り時点と、それ
に続く高レベルの間、マンチェスタバイフェイズ信号の
0.５ビット長ごとに第３パルスがパルス発生手段で発生
され、上記第１，第２および第３パルスがパルス列生成
手段により、一列に結合され、その各パルスに応答して
0.５ビット長よりも短い幅狭パルス列に変換される。
【０００８】請求項２の発明によれば、入力パルス列信
号が所定期間以上低レベルを継続していることによりギ
ャップ検出手段でストリングギャップ及びターミナルギ
ャップが検出される。上記入力パルス列信号は第１，第
２ゲート手段にも供給され、その第１ゲート手段からの
最初のパルスで立上り、２番目のパルスで立下る第１前
置同期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣが同期
発生手段で作られる。上記ギャップ検出手段の検出出力
と応答してその直後の上記入力パルス列信号中の最初の
パルス及び２番目のパルスを第１ゲート手段から通過さ
せ、同期発生手段より第１前置同期パルスまたは同期信
号を発生すると、その後縁で第１ゲート手段を閉じると
共に第２ゲート手段を開にすることがゲート制御手段で
行われる。第２ゲート手段を通過した各パルスはパルス
発生手段によりマンチェスタバイフェイズ信号の0.５ビ
ット長のパルスに変換され、そのパルス列と同期発生手
段からの第１前置同期パルス及び同期信号とが結合手段
により１本のパルス列に結合されて、マンチェスタバイ
フェイズ信号の一方の信号ＲＸＩが出力され、その信号
ＲＸＩが反転手段で論理反転されてマンチェスタバイフ
ェイズ信号の他方の信号ＲＸＮが出力される。
号が所定期間以上低レベルを継続していることによりギ
ャップ検出手段でストリングギャップ及びターミナルギ
ャップが検出される。上記入力パルス列信号は第１，第
２ゲート手段にも供給され、その第１ゲート手段からの
最初のパルスで立上り、２番目のパルスで立下る第１前
置同期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣが同期
発生手段で作られる。上記ギャップ検出手段の検出出力
と応答してその直後の上記入力パルス列信号中の最初の
パルス及び２番目のパルスを第１ゲート手段から通過さ
せ、同期発生手段より第１前置同期パルスまたは同期信
号を発生すると、その後縁で第１ゲート手段を閉じると
共に第２ゲート手段を開にすることがゲート制御手段で
行われる。第２ゲート手段を通過した各パルスはパルス
発生手段によりマンチェスタバイフェイズ信号の0.５ビ
ット長のパルスに変換され、そのパルス列と同期発生手
段からの第１前置同期パルス及び同期信号とが結合手段
により１本のパルス列に結合されて、マンチェスタバイ
フェイズ信号の一方の信号ＲＸＩが出力され、その信号
ＲＸＩが反転手段で論理反転されてマンチェスタバイフ
ェイズ信号の他方の信号ＲＸＮが出力される。
【０００９】請求項３の発明によれば、マンチェスタバ
イフェイズ信号の一方の信号ＴＸＯが所定期間以上低レ
ベルを継続していることによりギャップ検出手段でスト
リングギャップＳＧ及びターミナルギャップＴＧが検出
され、その検出出力に応答して、同期手段から直後の第
１前置同期パルスまたは同期信号が抽出され、またギャ
ップＳＧ検出手段の検出出力に応答して同期除去手段に
より上記第１前置同期パルスＰＰＳＳＰ及び同期信号Ｓ
ＹＮＣが上記信号ＴＸＯから除去され、その除去された
信号ＴＸＯの各論理パルスの立上り時点と、それに続く
高レベルのあいだ0.５ビット長ごとに0.５ビット長より
短い幅狭パルスがパルス発生手段により発生される。そ
の発生された幅狭パルスと上記抽出した第１前置同期パ
ルス及び同期信号が結合手段で一列に結合されて出力さ
れる。
イフェイズ信号の一方の信号ＴＸＯが所定期間以上低レ
ベルを継続していることによりギャップ検出手段でスト
リングギャップＳＧ及びターミナルギャップＴＧが検出
され、その検出出力に応答して、同期手段から直後の第
１前置同期パルスまたは同期信号が抽出され、またギャ
ップＳＧ検出手段の検出出力に応答して同期除去手段に
より上記第１前置同期パルスＰＰＳＳＰ及び同期信号Ｓ
ＹＮＣが上記信号ＴＸＯから除去され、その除去された
信号ＴＸＯの各論理パルスの立上り時点と、それに続く
高レベルのあいだ0.５ビット長ごとに0.５ビット長より
短い幅狭パルスがパルス発生手段により発生される。そ
の発生された幅狭パルスと上記抽出した第１前置同期パ
ルス及び同期信号が結合手段で一列に結合されて出力さ
れる。
【００１０】請求項４の発明によれば、入力パルス信号
列が第１，第２ゲート手段に供給され、その入力パルス
信号列が所定期間以上低レベルを継続していることによ
りストリングギャップ及びターミナルギャップがストリ
ングギャップ検出手段により検出され、その検出出力に
応答して、その直後の１個のパルスが第１ゲート手段を
通過し、その後のパルス信号を第２ゲート手段を通過さ
せるように制御手段により第１，第２ゲート手段が制御
され、第２ゲート手段を通過した各パルスに応答してパ
ルス発生手段から、マンチェスタバイフェイズ信号の0.
５ビット長のパルスが発生され、そのパルス発生手段よ
りのパルスと第１ゲート手段からのパルスとが結合手段
により１本のパルス列に結合され、マンチェスタバイフ
ェイズ信号の一方の信号ＲＸＩとして出力され、またそ
の信号ＲＸＩが反転手段で論理反転されてマンチェスタ
バイフェイズ信号の他方の信号ＲＸＮとして出力され
る。
列が第１，第２ゲート手段に供給され、その入力パルス
信号列が所定期間以上低レベルを継続していることによ
りストリングギャップ及びターミナルギャップがストリ
ングギャップ検出手段により検出され、その検出出力に
応答して、その直後の１個のパルスが第１ゲート手段を
通過し、その後のパルス信号を第２ゲート手段を通過さ
せるように制御手段により第１，第２ゲート手段が制御
され、第２ゲート手段を通過した各パルスに応答してパ
ルス発生手段から、マンチェスタバイフェイズ信号の0.
５ビット長のパルスが発生され、そのパルス発生手段よ
りのパルスと第１ゲート手段からのパルスとが結合手段
により１本のパルス列に結合され、マンチェスタバイフ
ェイズ信号の一方の信号ＲＸＩとして出力され、またそ
の信号ＲＸＩが反転手段で論理反転されてマンチェスタ
バイフェイズ信号の他方の信号ＲＸＮとして出力され
る。
【００１１】
【実施例】図１に請求項１の発明によるエンコーダの実
施例を示し、その動作のタイムチャートを図２に示す。
マンチェスタバイフェイズ信号の一方の信号ＴＸＯは、
カウンタで構成されたギャップ検出回路１１のリセット
端子に与えられる。ギャップ検出回路１１は周期３1.２
５nS（３２ＭHz）のクロックＴＩＣＫを、３２個（１μ
S)以上、６４個（２μS ）以下の所定数を計数すると、
その出力ＳＧを高レベルとし、ストリングギャップＳＧ
またはターミナルギャップＴＧであることを示す。図２
ではこの出力ＳＧの高レベルによりフリップフロップ１
２がリセットされている状態から示してある。この状態
でフリップフロップ１２のＱ出力Ｄ１が低レベルで、そ
の出力によりゲート１３が閉とされ、ゲート１４が開と
されている。この状態で信号ＴＸＯの最初のパルス（Ｐ
ＰＳＳＰ）が入力すると、ゲート１４を通ってフリップ
フロップ１５及び１６のトリガ端子にそれぞれ与えられ
る。そのパルスＰＰＳＳＰの立上りでＨレベルがフリッ
プフロップ１５に書き込まれ、そのＱ出力によりただち
にフリップフロップ１５はリセットする。即ちフリップ
フロップ１５は第１前置同期パルスＰＰＳＳＰの立上り
を検出してその出力Ｄ５に短いパルスを出力する。同様
に第１前置同期パルスＰＰＳＳＰの立下りがフリップフ
ロップ１６により検出され出力Ｄ６に短いパルスが出力
される。一方このパルスＰＰＳＳＰの立下りでフリップ
フロップ１２がトリガされ、そのＱ出力が高レベルとな
り、ゲート１３を開き、ゲート１４を閉じる。従って以
降は信号ＴＸＯはゲート１４を通して４ビットジョンソ
ンカウンタ１７のリセット端子に反転して与えられる。
施例を示し、その動作のタイムチャートを図２に示す。
マンチェスタバイフェイズ信号の一方の信号ＴＸＯは、
カウンタで構成されたギャップ検出回路１１のリセット
端子に与えられる。ギャップ検出回路１１は周期３1.２
５nS（３２ＭHz）のクロックＴＩＣＫを、３２個（１μ
S)以上、６４個（２μS ）以下の所定数を計数すると、
その出力ＳＧを高レベルとし、ストリングギャップＳＧ
またはターミナルギャップＴＧであることを示す。図２
ではこの出力ＳＧの高レベルによりフリップフロップ１
２がリセットされている状態から示してある。この状態
でフリップフロップ１２のＱ出力Ｄ１が低レベルで、そ
の出力によりゲート１３が閉とされ、ゲート１４が開と
されている。この状態で信号ＴＸＯの最初のパルス（Ｐ
ＰＳＳＰ）が入力すると、ゲート１４を通ってフリップ
フロップ１５及び１６のトリガ端子にそれぞれ与えられ
る。そのパルスＰＰＳＳＰの立上りでＨレベルがフリッ
プフロップ１５に書き込まれ、そのＱ出力によりただち
にフリップフロップ１５はリセットする。即ちフリップ
フロップ１５は第１前置同期パルスＰＰＳＳＰの立上り
を検出してその出力Ｄ５に短いパルスを出力する。同様
に第１前置同期パルスＰＰＳＳＰの立下りがフリップフ
ロップ１６により検出され出力Ｄ６に短いパルスが出力
される。一方このパルスＰＰＳＳＰの立下りでフリップ
フロップ１２がトリガされ、そのＱ出力が高レベルとな
り、ゲート１３を開き、ゲート１４を閉じる。従って以
降は信号ＴＸＯはゲート１４を通して４ビットジョンソ
ンカウンタ１７のリセット端子に反転して与えられる。
【００１２】４ビットジョンソンカウンタ１７はクロッ
クＴＩＣＫを４個計数するごとに出力Ｑ１の論理レベル
を反転させ、出力Ｑ２，Ｑ３，Ｑ４は出力Ｑ１から順次
１クロックずつ位相が遅れて同様のレベルの反転を行
う。このカウンタ１７のＱ１出力とＱ２出力とが論理ゲ
ート１８に与えられることにより、ゲート１８の出力Ｄ
４にはカウンタ１７のリセット端子に与えられる信号Ｄ
２が高レベルの期間においてクロックＴＩＣＫが８クロ
ックごとにパルスが生じる。ゲート２５，フリップフロ
ップ１５，１６の各出力Ｄ４，Ｄ５，Ｄ６中のパルスは
ゲート１９を通してパルス発生回路２１に与えられる。
パルス発生回路２１は各入力パルスに応答してクロック
ＴＩＣＫを２個（６2.５nS）計数する期間高レベルのパ
ルスを発生する。これによって発生されたパルス列はエ
ンコーダの出力信号ＥＴＸとして出力される。
クＴＩＣＫを４個計数するごとに出力Ｑ１の論理レベル
を反転させ、出力Ｑ２，Ｑ３，Ｑ４は出力Ｑ１から順次
１クロックずつ位相が遅れて同様のレベルの反転を行
う。このカウンタ１７のＱ１出力とＱ２出力とが論理ゲ
ート１８に与えられることにより、ゲート１８の出力Ｄ
４にはカウンタ１７のリセット端子に与えられる信号Ｄ
２が高レベルの期間においてクロックＴＩＣＫが８クロ
ックごとにパルスが生じる。ゲート２５，フリップフロ
ップ１５，１６の各出力Ｄ４，Ｄ５，Ｄ６中のパルスは
ゲート１９を通してパルス発生回路２１に与えられる。
パルス発生回路２１は各入力パルスに応答してクロック
ＴＩＣＫを２個（６2.５nS）計数する期間高レベルのパ
ルスを発生する。これによって発生されたパルス列はエ
ンコーダの出力信号ＥＴＸとして出力される。
【００１３】信号ＴＸＯの１つのワードストリングＷＳ
が終り、次のワードストリングＷＳとの間にストリング
ギャップＳＧ（４ビット）が存在しているため１つのワ
ードストリングＷＳに対するエンコードが終り、次のワ
ードストリングＷＳが到来するまでに、ギャップ検出回
路１１でワードストリングＷＳが検出され、その出力Ｓ
Ｇが高レベル状態となり、フリップフロップ１２がリセ
ットされ、ゲート１３が閉状態、ゲート１４が開状態と
なる。つまり、図２の最初の状態となる。よって次のワ
ードストリングＷＳが入力されると、その最初のパルス
である同期信号ＳＹＮＣはゲート１４を通過し、その立
上り、立下りでそれぞれフリップフロップ１５，１６の
出力からパルスが発生し、また同期信号ＳＹＮＣの立下
りでフリップフロップ１２にＨレベルが書き込まれ、ゲ
ート１３が開、ゲート１４が閉となり、その後の信号Ｔ
ＸＯはゲート１３を通じてカウンタ１７のリセット端子
へ供給される。つまりメッセージＭＳの最初のワードス
トリングＷＳと同様に、ワードストリングの最初のパル
スの立上りと立下りと、その後の論理パルスの各立上り
と、そのパルスの高レベルが継続する間２５０nS経過ご
とにそれぞれ幅狭パルスが出力される。
が終り、次のワードストリングＷＳとの間にストリング
ギャップＳＧ（４ビット）が存在しているため１つのワ
ードストリングＷＳに対するエンコードが終り、次のワ
ードストリングＷＳが到来するまでに、ギャップ検出回
路１１でワードストリングＷＳが検出され、その出力Ｓ
Ｇが高レベル状態となり、フリップフロップ１２がリセ
ットされ、ゲート１３が閉状態、ゲート１４が開状態と
なる。つまり、図２の最初の状態となる。よって次のワ
ードストリングＷＳが入力されると、その最初のパルス
である同期信号ＳＹＮＣはゲート１４を通過し、その立
上り、立下りでそれぞれフリップフロップ１５，１６の
出力からパルスが発生し、また同期信号ＳＹＮＣの立下
りでフリップフロップ１２にＨレベルが書き込まれ、ゲ
ート１３が開、ゲート１４が閉となり、その後の信号Ｔ
ＸＯはゲート１３を通じてカウンタ１７のリセット端子
へ供給される。つまりメッセージＭＳの最初のワードス
トリングＷＳと同様に、ワードストリングの最初のパル
スの立上りと立下りと、その後の論理パルスの各立上り
と、そのパルスの高レベルが継続する間２５０nS経過ご
とにそれぞれ幅狭パルスが出力される。
【００１４】このようにこのエンコーダでは第１前置同
期パルスＰＰＳＳＰの立上りと立下り（後者は第１前置
同期パルスＰＰＳＳＰの立上りに対応する）と、第２番
目以後のワードストリングでは同期信号ＳＹＮＣの立上
りと立下りとで幅狭パルスを発生し、それ以降は信号Ｔ
ＸＯの各立上りと、その立上った高レベルが継続するあ
いだ２５０nS（クロックＴＩＣＫ８個）経過ごとに幅狭
パルスを出力する。
期パルスＰＰＳＳＰの立上りと立下り（後者は第１前置
同期パルスＰＰＳＳＰの立上りに対応する）と、第２番
目以後のワードストリングでは同期信号ＳＹＮＣの立上
りと立下りとで幅狭パルスを発生し、それ以降は信号Ｔ
ＸＯの各立上りと、その立上った高レベルが継続するあ
いだ２５０nS（クロックＴＩＣＫ８個）経過ごとに幅狭
パルスを出力する。
【００１５】次にこのようにしてエンコードされた幅狭
パルス列を元のマンチェスタバイフェイズ信号に戻すデ
コーダ、つまり請求項２の発明の実施例を図３と、その
動作をタイムチャートを示す図４とを参照して説明す
る。このデコーダの例では端子２４からのクロックＲＩ
ＣＫを常時計数するギャップ検出回路２５は復号結果で
ある信号ＲＸＩによりリセットされ、信号ＲＸＩが出力
されていない状態が１μS 以上２μS 以下の所定値継続
した場合に出力ＳＧを高レベルとする。図４ではターミ
ルギャップＴＧにおいて低レベル期間が１μS 以上経過
して出力ＳＧが高レベルにある状態から示してある。こ
の出力ＳＧの高レベルによりフリップフロップ２６はリ
セット状態にされてあり、その低レベルのＱ出力により
ゲート２７が開、ゲート２８が閉となっている。端子２
９からの受信パルス列ＲＰＳはゲート２７を通ったＤ１
で示すパルスの最初のものでフリップフロップ３１のＱ
出力が高レベルにされ、次のパルスで低レベルに反転さ
れることにより、フリップフロップ３１のＱ出力からＤ
２に示すように第１前置同期パルスＰＰＳＳＰが再生さ
れる。この第１前置同期パルスＰＰＳＳＰはゲート３２
を通して出力されると共にその立下りによりフリップフ
ロップ２６にＨレベルが読み込まれ、そのＱ出力である
信号Ｄ３が高レベルとなり、従ってゲート２７及び２８
がそれぞれ閉及び開に反転される。従って以降は受信パ
ルス列ＲＰＳはゲート２８を通して信号Ｄ４としてパル
ス発生回路３３に与えられる。パルス発生回路３３は幅
狭パルス（信号Ｄ４）が入力されるごとに２５０nS幅の
パルスを出力し、従って信号Ｄ５に示すように２５０nS
ごとに入力パルスが順次与えられた場合にはそのパルス
数に応じた幅のパルスが発生される。パルス発生回路３
３の出力信号Ｄ５はゲート３２を通して信号ＲＸＩとし
て出力されると共にゲート３２の出力はノアゲート３４
により論理反転されて信号ＲＸＮとして出力される。
パルス列を元のマンチェスタバイフェイズ信号に戻すデ
コーダ、つまり請求項２の発明の実施例を図３と、その
動作をタイムチャートを示す図４とを参照して説明す
る。このデコーダの例では端子２４からのクロックＲＩ
ＣＫを常時計数するギャップ検出回路２５は復号結果で
ある信号ＲＸＩによりリセットされ、信号ＲＸＩが出力
されていない状態が１μS 以上２μS 以下の所定値継続
した場合に出力ＳＧを高レベルとする。図４ではターミ
ルギャップＴＧにおいて低レベル期間が１μS 以上経過
して出力ＳＧが高レベルにある状態から示してある。こ
の出力ＳＧの高レベルによりフリップフロップ２６はリ
セット状態にされてあり、その低レベルのＱ出力により
ゲート２７が開、ゲート２８が閉となっている。端子２
９からの受信パルス列ＲＰＳはゲート２７を通ったＤ１
で示すパルスの最初のものでフリップフロップ３１のＱ
出力が高レベルにされ、次のパルスで低レベルに反転さ
れることにより、フリップフロップ３１のＱ出力からＤ
２に示すように第１前置同期パルスＰＰＳＳＰが再生さ
れる。この第１前置同期パルスＰＰＳＳＰはゲート３２
を通して出力されると共にその立下りによりフリップフ
ロップ２６にＨレベルが読み込まれ、そのＱ出力である
信号Ｄ３が高レベルとなり、従ってゲート２７及び２８
がそれぞれ閉及び開に反転される。従って以降は受信パ
ルス列ＲＰＳはゲート２８を通して信号Ｄ４としてパル
ス発生回路３３に与えられる。パルス発生回路３３は幅
狭パルス（信号Ｄ４）が入力されるごとに２５０nS幅の
パルスを出力し、従って信号Ｄ５に示すように２５０nS
ごとに入力パルスが順次与えられた場合にはそのパルス
数に応じた幅のパルスが発生される。パルス発生回路３
３の出力信号Ｄ５はゲート３２を通して信号ＲＸＩとし
て出力されると共にゲート３２の出力はノアゲート３４
により論理反転されて信号ＲＸＮとして出力される。
【００１６】このようにして１個のギャップ検出回路２
５を用いて第１前置同期パルスＰＰＳＳＰも、各ワード
ストリングＷＳの最初の同期信号ＳＹＮＣも再生でき、
またその後の論理パルスも再生される。図５Ａに請求項
３の発明によるエンコーダの実施例を示し、その動作タ
イムチャートを図５Ｂに示す。図５Ａにおいて図１と対
応する部分に同一符号を付けてある。つまり図５Ａでは
図１に対し、フリップフロップ１５，１６の立上りパル
ス発生手段、立下りパルス発生手段が省略されている。
従って図５Ｂに示すようにターミナルギャップＴＧやス
トリングギャップＳＧが存在してギャップ検出回路１１
の出力ＳＧが高レベルの状態で信号ＴＸＯが入力される
と、その最初のパルス、つまり第１前置同期パルスＰＰ
ＳＳＰまたは同期信号ＳＹＮＣだけがゲート１４を通
り、この実施例ではオアゲート３６を通じて出力され
る。その最初のパルスの立下りでフリップフロップ１２
にＨレベルが読み込まれ、その後はゲート１３が開き、
ゲート１４が閉じ、信号ＴＸＯの各論理パルスはゲート
１３を通じてカウンタ１７のリセット端子へ供給され、
よってその論理パルスの各立上り、及びその高レベルが
継続している間、２５０nSごとにパルスがパルス発生回
路２１へ供給され、その各パルスが２５０nS以下の幅の
パルスに変換され、オアゲート３６を通じて出力され
る。
５を用いて第１前置同期パルスＰＰＳＳＰも、各ワード
ストリングＷＳの最初の同期信号ＳＹＮＣも再生でき、
またその後の論理パルスも再生される。図５Ａに請求項
３の発明によるエンコーダの実施例を示し、その動作タ
イムチャートを図５Ｂに示す。図５Ａにおいて図１と対
応する部分に同一符号を付けてある。つまり図５Ａでは
図１に対し、フリップフロップ１５，１６の立上りパル
ス発生手段、立下りパルス発生手段が省略されている。
従って図５Ｂに示すようにターミナルギャップＴＧやス
トリングギャップＳＧが存在してギャップ検出回路１１
の出力ＳＧが高レベルの状態で信号ＴＸＯが入力される
と、その最初のパルス、つまり第１前置同期パルスＰＰ
ＳＳＰまたは同期信号ＳＹＮＣだけがゲート１４を通
り、この実施例ではオアゲート３６を通じて出力され
る。その最初のパルスの立下りでフリップフロップ１２
にＨレベルが読み込まれ、その後はゲート１３が開き、
ゲート１４が閉じ、信号ＴＸＯの各論理パルスはゲート
１３を通じてカウンタ１７のリセット端子へ供給され、
よってその論理パルスの各立上り、及びその高レベルが
継続している間、２５０nSごとにパルスがパルス発生回
路２１へ供給され、その各パルスが２５０nS以下の幅の
パルスに変換され、オアゲート３６を通じて出力され
る。
【００１７】このようにして図５Ａに示したエンコーダ
によりエンコードされた幅狭パルス列に対する復調を行
う、デコーダ、つまり請求項４の発明の実施例を図６Ａ
に示し、その動作タイムチャートを図６Ｂに示す。図６
Ａ，図６Ｂでそれぞれ図３，図４と対応する部分には同
一符号を付けてある。つまり、この場合は図３の実施例
中からフリップフロップ３１，つまり第１前置同期パル
スＰＰＳＳＰや同期信号ＳＹＮＣを再生するためのフリ
ップフロップ３１が省略されている。ターミナルギャッ
プＴＧまたはストリングギャップＳＧと対応する部分と
なると、ギャップ検出回路２５の出力ＳＧが高レベルと
なり、図３の場合と同様にゲート２７が開、ゲート２８
が閉となっている。従って、ターミナルギャップＴＧま
たはストリングギャップＳＧの直後のパルス、つまり第
１前置同期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣは
ゲート２７を通り、この例では更にオアゲート３２を通
って信号ＲＸＩとして出力され、またその最初のパルス
の立下りでフリップフロップ２６にＨレベルが読み込ま
れ、ゲート２７が閉、ゲート２８が開となり、図３の場
合と同様に前記最初のパルスに続く、幅狭パルスがパル
ス発生回路３３で２５０nSのパルスに広げられ、これが
オアゲート３２を通じて出力され、信号ＲＸＩが得ら
れ、またその反転信号がノアゲート３４から信号ＲＸＮ
として得られる。
によりエンコードされた幅狭パルス列に対する復調を行
う、デコーダ、つまり請求項４の発明の実施例を図６Ａ
に示し、その動作タイムチャートを図６Ｂに示す。図６
Ａ，図６Ｂでそれぞれ図３，図４と対応する部分には同
一符号を付けてある。つまり、この場合は図３の実施例
中からフリップフロップ３１，つまり第１前置同期パル
スＰＰＳＳＰや同期信号ＳＹＮＣを再生するためのフリ
ップフロップ３１が省略されている。ターミナルギャッ
プＴＧまたはストリングギャップＳＧと対応する部分と
なると、ギャップ検出回路２５の出力ＳＧが高レベルと
なり、図３の場合と同様にゲート２７が開、ゲート２８
が閉となっている。従って、ターミナルギャップＴＧま
たはストリングギャップＳＧの直後のパルス、つまり第
１前置同期パルスＰＰＳＳＰまたは同期信号ＳＹＮＣは
ゲート２７を通り、この例では更にオアゲート３２を通
って信号ＲＸＩとして出力され、またその最初のパルス
の立下りでフリップフロップ２６にＨレベルが読み込ま
れ、ゲート２７が閉、ゲート２８が開となり、図３の場
合と同様に前記最初のパルスに続く、幅狭パルスがパル
ス発生回路３３で２５０nSのパルスに広げられ、これが
オアゲート３２を通じて出力され、信号ＲＸＩが得ら
れ、またその反転信号がノアゲート３４から信号ＲＸＮ
として得られる。
【００１８】
【発明の効果】以上述べたようにしてこの発明のエンコ
ーダによればタイミング情報として第１前置同期パルス
ＰＰＳＳＰを有するデジタル電気信号ＴＸＯを１本の光
信号として送信され、この１本の光信号を、この発明の
デコーダによれば２本のマンチェスタバイフェイズ信号
ＲＸＩ，ＲＸＮに再生することができ、従って２本の信
号ＴＸＯ，ＴＸＮを別々に光信号として伝送する場合よ
りも、光バスの規模を２分の１にすることができる。
ーダによればタイミング情報として第１前置同期パルス
ＰＰＳＳＰを有するデジタル電気信号ＴＸＯを１本の光
信号として送信され、この１本の光信号を、この発明の
デコーダによれば２本のマンチェスタバイフェイズ信号
ＲＸＩ，ＲＸＮに再生することができ、従って２本の信
号ＴＸＯ，ＴＸＮを別々に光信号として伝送する場合よ
りも、光バスの規模を２分の１にすることができる。
【００１９】原信号ＴＸＯ，ＴＸＮに比べ幅狭のパルス
列で伝送し、受信側では各パルスをその立上りエッジに
おける単なるタイミング信号として処理しているため、
入力光信号のレベルが大きく受信回路３６内のリミッタ
増幅器が飽和することによりパルス幅が歪んでも、その
パルス幅が信号ＴＸＯのパルス幅よりも小さければ、正
しく信号を再生することができ、入力レベルに対するダ
イナミックレンジが広くなる。
列で伝送し、受信側では各パルスをその立上りエッジに
おける単なるタイミング信号として処理しているため、
入力光信号のレベルが大きく受信回路３６内のリミッタ
増幅器が飽和することによりパルス幅が歪んでも、その
パルス幅が信号ＴＸＯのパルス幅よりも小さければ、正
しく信号を再生することができ、入力レベルに対するダ
イナミックレンジが広くなる。
【００２０】更に請求項１または３のエンコーダによ
り、パルス列に変換することにより、請求項３または４
のエンコーダではギャップ検出回路が１つのみでよく、
前記出願の場合で、ターミナルギャップＴＧの検出と、
ストリングギャップＳＧ検出との各回路を設けた場合と
比較して構成が簡単になる。なお請求項３のエンコーダ
では第１前置同期パルスＰＰＳＳＰ及び各ストリングワ
ードの先願の同期信号ＳＹＮＣは幅狭パルスとすること
なく、そのまゝ伝送するが、他のパルスは幅狭としてい
るため、全体としてはＴＸＯをそのまゝ伝送する場合よ
り消費電力を小とすることができる。
り、パルス列に変換することにより、請求項３または４
のエンコーダではギャップ検出回路が１つのみでよく、
前記出願の場合で、ターミナルギャップＴＧの検出と、
ストリングギャップＳＧ検出との各回路を設けた場合と
比較して構成が簡単になる。なお請求項３のエンコーダ
では第１前置同期パルスＰＰＳＳＰ及び各ストリングワ
ードの先願の同期信号ＳＹＮＣは幅狭パルスとすること
なく、そのまゝ伝送するが、他のパルスは幅狭としてい
るため、全体としてはＴＸＯをそのまゝ伝送する場合よ
り消費電力を小とすることができる。
【図１】請求項１の発明の実施例を示すブロック図。
【図２】図１の実施例の動作例を示すタイムチャート。
【図３】請求項２の発明の実施例を示すブロック図。
【図４】図３の実施例の動作例を示すタイムチャート。
【図５】Ａは請求項３の発明の実施例を示すブロック
図、Ｂはその動作例を示すタイムチャートである。
図、Ｂはその動作例を示すタイムチャートである。
【図６】Ａは請求項４の発明の実施例を示すブロック
図、Ｂはその動作例を示すタイムチャートである。
図、Ｂはその動作例を示すタイムチャートである。
Claims (4)
- 【請求項１】 マンチェスタバイフェイズ信号の一方の
信号ＴＸＯが所定期間以上低レベルを継続していること
によりストリングギャップ、及びターミナルギャップを
検出するギャップ検出手段と、 そのギャップ検出手段の検出出力に応答して、その直後
の第１前置同期パルスまたは同期信号を抽出して出力す
る同期抽出手段と、 その抽出された上記第１前置同期パルス及び同期信号の
立上りを検出して第１パルスを発生する立上り検出手段
と、 上記抽出された上記第１前置同期パルス及び同期信号の
立下りを検出して第２パルスを発生する立下り検出手段
と、 上記ギャップ検出手段の検出の直後の上記第１前置同期
パルスまたは同期信号が除去された上記信号ＴＸＯを出
力する同期除去手段と、 上記第１前置同期パルスまたは同期信号が除去された上
記信号ＴＸＯの各論理パルスをその各立上り時点と、そ
れに続く高レベルのあいだ上記マンチェスタバイフェイ
ズ信号の0.５ビット長ごとに第３パルスを発生するパル
ス発生手段と、 上記第１，第２及び第３パルスを一列に結合し、上記パ
ルスにそれぞれ応答して上記マンチェスタバイフェイズ
信号の0.５ビット長より短い幅狭パルスの列に変換する
パルス列生成手段と、 を含むマンチェスタバイフェイズ信号のエンコーダ。 - 【請求項２】 入力パルス列信号が所定期間以上低レベ
ルを継続していることによりストリングギャップ及びタ
ーミナルギャップを検出するギャップ検出手段と、 上記パルス列信号がそれぞれ入力される第１，第２ゲー
ト手段と、 その第１ゲート手段からの最初のパルスで立上り、２番
目のパルスで立下る第１前置同期パルスまたは同期信号
を発生する同期発生手段と、 ギャップ検出手段のストリングギャップまたはターミナ
ルギャップ検出出力によりその直後の上記最初のパルス
と上記２番目のパルスを上記パルス列信号から上記第１
ゲート手段を通過させ、上記同期発生手段より第１前置
同期パルスまたは同期信号を発生するとその後縁に応答
して上記第１ゲート手段を閉じると共に上記第２ゲート
手段を開にするゲート制御手段と、 上記第２ゲート手段を通過した各パルスに応答してマン
チェスタバイフェイズ信号の0.５ビット長のパルスを発
生するパルス発生手段と、 上記同期発生手段からの上記第１前置同期パルスと上記
同期信号と、上記パルス発生手段からの上記パルスを一
本のパルス列に結合して復調されたマンチェスタバイフ
ェイズ信号の一方の信号ＲＸＩとして出力する結合手段
と、 上記復調された信号ＲＸＩを論理反転して復調されたマ
ンチェスタバイフェイズ信号の他方の信号ＲＸＮとして
出力する反転手段と、 を含むマンチェスタバイフェイズ信号のデコーダ。 - 【請求項３】 マンチェスタバイフェイズ信号の一方の
信号ＴＸＯが所定期間以上低レベルを継続していること
によりストリングギャップ及びターミナルギャップを検
出するギャップ検出手段と、 そのギャップ検出手段の検出出力に応答してその直後の
第１前置同期パルスまたは同期信号を抽出して出力する
同期抽出手段と、 上記ギャップ検出手段の検出出力に応答してその上記第
１前置同期パルス及び同期信号を除去した上記信号ＴＸ
Ｏを出力する同期除去手段と、 上記第１前置同期パルス及び同期信号が除去された上記
信号ＴＸＯの各論理パルスをその各立上り時点と、それ
に続く高レベルのあいだ上記マンチェスタバイフェイズ
信号の0.５ビット長ごとに0.５ビット長より短い幅狭パ
ルスを発生するパルス発生手段と、 そのパルス発生手段の発生パルスと上記抽出した第１前
置同期パルス及び同期信号を一列に結合して出力する結
合手段と、 を含むマンチェスタバイフェイズ信号のエンコーダ。 - 【請求項４】 入力パルス信号列がそれぞれ入力される
第１，第２ゲート手段と、 上記入力パルス信号列が所定期間以上低レベルを継続し
ていることによりストリングギャップ及びターミナルギ
ャップを検出するギャップ検出手段と、 そのギャップの検出出力に応答し、その直後の１個のパ
ルスのみ上記第１ゲート手段を通過させ、その後のパル
ス信号列を上記第２ゲート手段を通過させるように上記
第１，第２ゲート手段を制御する制御手段と、 上記第２ゲート手段を通過した各パルスに応答してマン
チェスタバイフェイズ信号の0.５ビット長のパルスを発
生するパルス発生手段と、 そのパルス発生手段からのパルスと上記第１ゲート手段
からのパルスを１本のパルス列に結合して復調されたマ
ンチェスタバイフェイズ信号の一方の信号ＲＸＩとして
出力する結合手段と、 その復調された信号ＲＸＩを論理反転して復調されたマ
ンチェスタバイフェイズ信号の他方の信号ＲＸＮとして
出力する反転手段と、 を含むマンチェスタバイフェイズ信号のデコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4222769A JPH07105725B2 (ja) | 1992-08-21 | 1992-08-21 | マンチェスタバイフェイズ信号のエンコーダ及びデコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4222769A JPH07105725B2 (ja) | 1992-08-21 | 1992-08-21 | マンチェスタバイフェイズ信号のエンコーダ及びデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669807A true JPH0669807A (ja) | 1994-03-11 |
| JPH07105725B2 JPH07105725B2 (ja) | 1995-11-13 |
Family
ID=16787607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4222769A Expired - Fee Related JPH07105725B2 (ja) | 1992-08-21 | 1992-08-21 | マンチェスタバイフェイズ信号のエンコーダ及びデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105725B2 (ja) |
-
1992
- 1992-08-21 JP JP4222769A patent/JPH07105725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105725B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055711Y2 (ja) | ||
| US4805197A (en) | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal | |
| US5220582A (en) | Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor | |
| US5274673A (en) | Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor | |
| US4763338A (en) | Synchronous signal decoder | |
| US4598169A (en) | System for detecting a marker signal inserted in an information signal | |
| JPH0669807A (ja) | マンチェスタバイフェイズ信号のエンコーダ及びデコーダ | |
| JPS60103787A (ja) | 映像信号再生装置 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPH0813020B2 (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ | |
| US4034404A (en) | Signal combining system for binary pulse signals | |
| JPH0669806A (ja) | マンチェスタバイフェイズ信号のエンコーダ | |
| JPH03110945A (ja) | バースト信号再生中継装置 | |
| JPH0223058B2 (ja) | ||
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPH03145834A (ja) | タイミング抽出回路 | |
| JPS5819055A (ja) | クロツク再生回路 | |
| JPS5917749A (ja) | デイジタル信号伝送方式 | |
| JPH0618365B2 (ja) | タイミング方式 | |
| JPS5941339B2 (ja) | タイミング伝送方式 | |
| JPH01226236A (ja) | 調歩データ伝送方式 | |
| JPS608655B2 (ja) | パルス位置変調方式 | |
| JPS5829022B2 (ja) | 信号変換装置 | |
| JPH0542070B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |