JPH0223058B2 - - Google Patents

Info

Publication number
JPH0223058B2
JPH0223058B2 JP57160370A JP16037082A JPH0223058B2 JP H0223058 B2 JPH0223058 B2 JP H0223058B2 JP 57160370 A JP57160370 A JP 57160370A JP 16037082 A JP16037082 A JP 16037082A JP H0223058 B2 JPH0223058 B2 JP H0223058B2
Authority
JP
Japan
Prior art keywords
clock
clock signal
pulse
phase
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57160370A
Other languages
English (en)
Other versions
JPS5949036A (ja
Inventor
Kazuhiko Nakane
Mikio Ide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP57160370A priority Critical patent/JPS5949036A/ja
Publication of JPS5949036A publication Critical patent/JPS5949036A/ja
Publication of JPH0223058B2 publication Critical patent/JPH0223058B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 この発明は複数の通信機相互間のデータ伝送を
1本の伝送線路を介して行なう半2重化通信方式
において、各通信機間のデータ伝送のタイミング
を同期するデイジタル位相制御同期装置に関す
る。
複数の通信機相互間のデータ伝送を実現するに
は、例えば半2重化通信方式の通信システムが構
成される。この半2重化通信方式によるデイジタ
ル通信系においては、伝送データの確実なサンプ
リングのために、送信機側のクロツク信号と受信
機側のクロツク信号とのタイミングが正確に同期
した状態でデータ伝送を行なうことが実要であ
る。クロツク信号専用の伝送線路を備えていない
半2重化通信方式では、送信機からデータと共に
伝送される送信用クロツク信号を受信機で抽出
し、この抽出された送信用クロツク信号を受信機
のクロツク信号と同期させることによつて各通信
機におけるクロツク信号のタイミングずれを修正
している。
第1図は従来の半2重化通信方式における1台
の通信機11部を取り出して示すもので、これと
同様の複数の通信機が伝送線路12に対して接続
されている。
通信機11は、端末としてデイジタル位相同期
回路13(DPLL:Digital Phase Locked
Loop)を有するもので、この回路13では発振
器14を備え、この発振器14からの発振パルス
信号をパルス除去器15、さらにパルス列加算器
16を介してカウンタ17で計数し、このカウン
タ17で特定パルス数、例えば32個計数した時に
クロツク信号を発生するようにしている。そし
て、このクロツク信号は、伝送線路12に接続さ
れるデイジタル送信器18およびデイジタル受信
器19に同期クロツク信号として供給する。
また、上記パルス列加算器16には、パルス付
加器20が接続されており、これからのパルスを
付加パルスとして供給する。この加算器16では
パルス除去器15からのパルス列に対してパルス
付加器20から発生された付加パルスを加算し
て、カウンタ17で計数するものである。
ここで伝送線路12を介して伝送される受信デ
イジタルデータの同期クロツク信号は、クロツク
抽出器21で抽出し位相比較器22でカウンタ1
7からのクロツク信号と位相比較し、前記パルス
除去器15で発振器14からのパルス信号を適宜
除去し、あるいはパルス付加器20で適宜パルス
を付加してカウンタ17から発生されるクロツク
と、受信信号の同期クロツクとの同期関係を一致
させるものである。
すなわち位相比較器22は、クロツク抽出器2
1からのクロツク信号とカウンタ17から例えば
32パルス単位で発生される送受信用クロツク信号
との位相差を比較するもので、カウンタ17から
のクロツク信号の位相の方が進んでいる場合はパ
ルス除去器は15に対してパルス除去指令を発信
し、またカウンタ17からのクロツク信号の位相
の方が遅れている場合はパルス付加器20に対し
てパルス付加指令を発信する。
ここで発振器14は位相差180゜の2系統のパル
ス信号を発生するもので、この2系統のパルス信
号はそれぞれパルス除去器15およびパルス付加
器20に供給される。上記パルス除去器15は、
発振器14からのパルス信号を通常の場合そのま
ま通過させ、上記パルス除去指令が発信された場
合にそのパルス信号を1パルス分除去させる。ま
たパルス付加器20は、発振器14からのパルス
信号を通常の場合通過させず、上記パルス付加指
令が発信された場合にそのパルス信号のうち1パ
ルスを通過させるものである。
上記のようなデイジタル通信系では伝送データ
の各ビツトサイクル毎にクロツク信号を抽出する
必要が無いので、伝送線路12の要求に応じた例
えばAMI(Alternate Mark lnversion)等の符
号化方式が採用されている。
しかし前述したようなデイジタル位相同期回路
13を用いて通信機11の端末を構成すると、こ
の通信機11が送信状態にある場合、クロツク抽
出器21は通信機11が受信状態にある時と同様
に伝送線路12つまりデイジタル送信器18から
送信用クロツクを抽出し、位相比較器22はこの
送信用クロツクとカウンタ17からの送受信用ク
ロツクとの位相比較を行なつてしまう。
このように位相比較される2つのクロツクは、
もともとカウンタ17から発生される同一のクロ
ツクであるが、上記送信用クロツクには、デイジ
タル送信器18およびクロツク抽出器21等の回
路素子を通過したことにより位相の遅れが存在す
る。
したがつて位相比較器22ではデイジタル送信
器18からの送信用クロツクとカウンタ17から
の送受信用クロツクとの位相が半永久的に一致せ
ず、デイジタル位相同期回路13は何度位相修正
を行なつても2つのクロツクを同期させることが
できない状態なつてしまう。ところでこのように
カウンタ17からの送受信用クロツクが常に連続
して1パルス分の位相修正が受ける状態で作られ
た送信用クロツクによつて信号が送られると、こ
の信号を受信した他の通信機(送信を行なつた端
末と全く同じ機種)では、常に1パルス分の位相
修正を行なわなければならず、これに新たに本来
比較修正が行なわなければならない位相ずれが重
なると、デイジタル位相同期回路13の調整能力
は限界を越えてしまい、受信状態にある通信機の
送信側通信機と受信側通信機のクロツク信号は同
期されなくなつてしまう。
この発明は上記のような問題点を解決するため
になされたもので、送信状態にある通信機の送信
用クロツクと、受信用クロツクとに位相ずれが生
じることなく、確実な同期が可能となるデイジタ
ル位相制御同期装置を提供することを目的とす
る。
すなわちこの発明に係るデイジタル位相制御同
期装置は、伝送線路に接続される端末機内に、送
信用クロツク発生器および受信用クロツク発生器
を設け、このクロツク発生器それぞれは異なるタ
イミングでクロツク信号を発生し、送信時に位相
同期制御が安定して行なえるようにしたものであ
る。
以下図面によりこの発明の一実施例を説明す
る。
第2図はその構成を示すもので、第1図で示し
た場合と同様に伝送線路12に複数台接続される
通信機11の中の1台を示している。そしてこの
通信機11の端末には発振器14、パルス除去器
15、パルス付加器20、パルス列加算器16お
よびカウンタ17からなるクロツク信号発生回路
を備えるもので、伝送線路12からクロツク抽出
器21でクロツク信号を抽出し、位相比較器22
でパルスの除去器15および付加器20を前記と
同様に制御するようにしてなる。
そして、カウンタ17はパルス列加算器16か
らの加算パルス列を例えば32パルス単位で繰り返
しカウントするもので、このカウンタ17からの
ビツト情報で構成される2進データを送信用クロ
ツク発生器30および受信用クロツク発生器31
に供給する。この送信用クロツク発生器30およ
び受信用クロツク発生器31は、カウンタ17か
らの2進データに基づいてカウントパターンを解
読し、それぞれ適切なタイミングのクロツクパル
スを発生する。具体的にはカウンタ17の特定さ
れる計数値のタイミングでクロツクパルスを発生
するもので、この送信用クロツクパルスをデイジ
タル送信器18に供給し、また受信用クロツクパ
ルスをデイジタル受信器19および位相比較器2
2に供給する。
すなわちこのように構成される装置において、
送信用クロツク発生器30と受信用クロツク発生
器31とのクロツク発生タイミングには、送信用
クロツクがデイジタル送信器18を介してクロツ
ク抽出器21を通過した場合に受けるはずの位相
のシフト分を設定するようにする。
つまり通信機11が送信状態にある場合に、位
相比較器22で比較される送信用クロツクと受信
用クロツクとの位相は常に一致するようになる。
また通信機11が受信状態にある場合は、受信用
クロツク発生器31からの受信用クロツク信号と
伝送線路12から抽出されるクロツクとは、前述
した第1図と同様の動作により位相修正され同期
される。
第3図はカウンタ17および送信用クロツク発
生器30の構成例を示すもので、カウンタ17に
はパルス列加算器16から加算パルス列が供給さ
れる。このカウンタ17としては、例えばa0(最
下位)〜a3(最上位)に及ぶ4ビツトの2進カウ
ンタを用いるもので、この2進カウンタからの4
ビツトのカウントデータはクロツク発生器30に
供給する。このクロツク発生器30は、g=
・a32・a3+a1・a23のパルス出力gを発
生するゲート論理回路32で構成される。すなわ
ちこのゲート論理回路32は、カウンタ17から
のカウントデータを論理ゲートのアレイとしてカ
ウントパターンを解読し、ゲート論理回路32の
設計に基づくタイミングでクロツクパルスを発生
するものである。
すなわちパルス列加算器16からカウンタ17
に供給されるパルス列が、例えばt=0から周期
Tでパルス幅1/4Tのパルス列に設定されたとす
ると、予め設計されたゲート論理回路32により
クロツク発生器30からはt=6Tから周期16T
でパルス幅8Tのクロツクパルスが発生されるよ
うになる。
つまりクロツク発生器30からのクロツクパル
スの周期とパルス幅とを、ゲート論理回路32の
設計値によつて任意に設定できるため、送信用ク
ロツク発生器30は所望のタイミングでクロツク
パルスを発生するようになる。尚、特に図示して
ないが、受信用クロツク発生器31も同様に構成
される。
したがつて上記のような装置によれば、通信機
11が送信状態にある場合に、送信用クロツクが
デイジタル送信器18およびクロツク抽出器21
によつて受かる位相のシフトを、予め送信用クロ
ツク発生器30と受信用クロツク発生器31との
クロツク発生の位相差として与えることにより、
送信時において、位相比較器22で比較されるク
ロツクの位相は一致するようになるため、不必要
な位相修正を行なうことなく常に安定した同期用
クロツクパルスを得ることができる。
上記実施例では第2図に示したように、位相比
較器22の一方の入力端に受信用クロツク発生器
31を接続してクロツク抽出器21からのクロツ
ク信号と位相の比較を行なつているが、第3図に
示される2進カウンタa0〜a3を直接位相比較器2
2に接続して位相比較を行なうようにしてもよ
い。
第4図はこの場合の位相比較器22の構成を示
すもので、カウンタ17からのカウントデータを
位相判定部33の2つの論理回路34a,34b
に供給する。一方の論理回路34aはカウンタ1
7からのカウントデータのビツトパターンがクロ
ツク周期の前半を示す場合にオンとなり、また他
方の論理回路34bは上記ビツトパターンがクロ
ツク周期の後半を示す場合にオンとなるもので、
この2つの論理回路34a,34bからの出力信
号をそれぞれ進相レジスタ35aおよび遅相レジ
スタ35bの端Dに入力する。また、同期がとれ
ている場合は、上記ビツトパターンがクロツク周
期の丁度半分のところを示す。このときは何も行
なわない。
この2つのレジスタ35a,35bは、クロツ
ク抽出器21からクロツク信号が供給された瞬間
に、上記ビツトパターンがクロツク周期の前半に
ある場合は進相レジスタ35aの端子Dに入力さ
れた信号をラツチして端子Qから出力し、またビ
ツトパターンがクロツク周期の後半にある場合は
遅相レジスタ35bの端子Dに入力された信号を
ラツチして端子Qから出力するもので、この2つ
のレジスタ35a,35bからの出力信号をパル
ス除去指令発生部36aおよびパルス付加指令発
生部36bに供給する。
上記パルス除去指令発生部36aは進相レジス
タ35aからの信号が供給されるとパルス除去器
15に対してパルス除去指令を発信し、またパル
ス付加指令発生部36bは遅相レジスタ35bか
らの信号が供給されるとパルス付加器20に対し
てパルス付加指令を発信するもので、このそれぞ
れの指令の発信と同時に各対応したレジスタ35
a,35bのクリア端子CLRには、クロツク抽
出器21からの次のクロツク信号に備えてリセツ
ト信号が供給されるようになつている。
以上のようにこの発明によれば、伝送線路に接
続される端末機内に、送信用クロツク発生器およ
び受信用クロツク発生器を設け、このクロツク発
生器はそれぞれは異なるタイミングでクロツク信
号を発生し、送信時に位相同期制御が安定して行
なえるようにしたので、送信状態における通信機
の不必要なクロツク信号の位相修正を防止するこ
とができ、常に安定したタイミングのクロツク信
号が得られるようになる。
したがつて長時間において送信状態にあつた通
信機が、逆に受信状態に反転したとしても、常に
安定した受信用クロツク信号が得られているため
送信側と受信側とのクロツク信号の位相を即時確
実に同期させることができる。これによつて各通
信機相互間のデータ伝送を高速化することが可能
となり、半2重化通信方式における信頼性は充分
に向上するものである。
【図面の簡単な説明】
第1図は従来のデイジタル位相同期回路を説明
する構成図、第2図はこの発明の一実施例に係る
デイジタル位相制御同期装置を説明する構成図、
第3図は上記実施例におけるカウンタおよびクロ
ツク発生器の回路例を説明する図、第4図はこの
発明の他の実施例を説明するもので、その位相比
較器を取り出して示す構成図である。 12…伝送線路、14…発振器、15…パルス
除去器、16…パルス列加算器、17…カウン
タ、18…デイジタル送信器、19…デイジタル
受信器、20…パルス付加器、21…クロツク抽
出器、22…位相比較器、30…送信用クロツク
発生器、31…受信用クロツク発生器。

Claims (1)

  1. 【特許請求の範囲】 1 複数の通信機相互間のデータ伝送を1本の伝
    送線路を介して行なう半2重化通信方式で、各通
    信機間のデータ伝送のタイミングを同期させるデ
    イジタル位相制御同期装置において、 発振器と、 この発振器からの発振パルス列を計数するカウ
    ンタと、 このカウンタによるパルスカウント数に応じて
    受信用クロツク信号を発生させる受信用クロツク
    発生器と、 伝送線路からの同期クロツク信号を抽出するク
    ロツク抽出器と、 このクロツク抽出器により抽出された同期クロ
    ツク信号と前期受信用クロツク発生器により発生
    された受信用クロツク信号との位相差を比較する
    位相比較器と、 この位相比較器により上記同期クロツク信号よ
    りも受信用クロツク信号が位相進みと比較された
    場合には前期カウンタに計数されるパルス数を付
    加するパルス付加器と、 上記位相比較器により上記同期クロツク信号よ
    りも受信用クロツク信号が位相遅れと比較された
    場合には前期カウンタに計数されるパルス数を除
    去するパルス除去器と、 前期カウンタによるパルスカウント数に応じて
    前期受信用クロツク信号に位相差を持たせた送信
    用クロツク信号を発生させる送信用クロツク発生
    器と、 この送信用クロツク発生器により発生された送
    信用クロツク信号を伝送線路に伝送させる送信器
    とを具備し、 上記送信用クロツク発生器において送信用クロ
    ツク信号に持たせる位相差はその送信用クロツク
    信号の発生時点から上記クロツク抽出器による同
    期クロツク信号の抽出時点までに受ける位相シフ
    トに対応して設定したことを特徴とするデイジタ
    ル位相制御同期装置。
JP57160370A 1982-09-14 1982-09-14 デイジタル位相制御同期装置 Granted JPS5949036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57160370A JPS5949036A (ja) 1982-09-14 1982-09-14 デイジタル位相制御同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160370A JPS5949036A (ja) 1982-09-14 1982-09-14 デイジタル位相制御同期装置

Publications (2)

Publication Number Publication Date
JPS5949036A JPS5949036A (ja) 1984-03-21
JPH0223058B2 true JPH0223058B2 (ja) 1990-05-22

Family

ID=15713502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160370A Granted JPS5949036A (ja) 1982-09-14 1982-09-14 デイジタル位相制御同期装置

Country Status (1)

Country Link
JP (1) JPS5949036A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59230596A (ja) * 1983-06-14 1984-12-25 松下電器産業株式会社 ミシン駆動装置
SE445652B (sv) * 1984-03-30 1986-07-07 Husqvarna Ab Elektronisk symaskin forsedd med organ for metning av arbetsmaterialets tjocklek och/eller elasticitet
JPH062193B2 (ja) * 1984-08-03 1994-01-12 蛇の目ミシン工業株式会社 電子ミシンにおける裁縫条件制限装置

Also Published As

Publication number Publication date
JPS5949036A (ja) 1984-03-21

Similar Documents

Publication Publication Date Title
JPH055710Y2 (ja)
JP2747077B2 (ja) フレーム同期回路
US3755748A (en) Digital phase shifter/synchronizer and method of shifting
EP3748512B1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
JPH0150150B2 (ja)
GB1047639A (en) Improvements in or relating to time division transmission systems
US3819853A (en) System for synchronous data transmission through a digital transmission channel
US4862482A (en) Receiver for Manchester encoded data
US20080320324A1 (en) Data recovery (CDR) architecture using interpolator and timing loop module
EP0066620B1 (en) Circuit for clock recovery
JPH0223058B2 (ja)
US4153814A (en) Transition coding method for synchronous binary information and encoder and decoder employing the method
US5163072A (en) Optical communications transmitter and receiver
JPH06507769A (ja) クロック同期方法および回路
US20020080899A1 (en) Arrangement for capturing data
US4855735A (en) Recovery of data clock signals
US5025459A (en) Optical communications transmitter and receiver
US4327442A (en) Clock recovery device
CA1285340C (en) Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffingmethod
JPS60211558A (ja) デ−タ転送方式
JPS6058616B2 (ja) 通信装置
US3529291A (en) Synchronized sequence detector
JPS5819056A (ja) クロツク再生回路
SU1474658A1 (ru) Устройство ввода асинхронного цифрового потока
GB1261749A (en) Testing digital signal links