JPH0670285A

JPH0670285A - Ｍｕｓｅデコーダ

Info

Publication number: JPH0670285A
Application number: JP4219936A
Authority: JP
Inventors: Shigeru Sato; 茂佐藤
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1992-08-19
Filing date: 1992-08-19
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】ＭＵＳＥデコーダの回路をメモリ部分が着脱
方式に適する構成とし、メモリ部分をユニット化し、価
格と性能に応じて選択することを可能とする。【構成】 MUSEの画像信号入力とメモリ12で１フレーム
遅延させた信号とをフレーム間内挿するフレーム間内挿
回路11と、メモリ12の入力とから静止画領域処理部28で
静止画領域の信号を復調し、メモリ12と、フレーム間内
挿回路11の入力とから１フレーム差動検部30で１フレー
ム差の動き検出信号を検出し、フレーム間内挿回路11
と、フレーム間内挿回路11を介して入力される信号を１
フレーム遅延させるメモリ20と、メモリ20で１フィール
ド遅延させた信号と、メモリ20を介して入力される信号
を１フィールド遅延させるメモリ21の入力とから、２フ
レーム差動検部31で２フレーム差の動き検出信号を検出
して出力し、１フレーム差及び２フレーム差の検出信号
を混合して動き量検出信号を出力するようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＵＳＥデコーダに関
する。近年、ＭＵＳＥ方式を用いたハイビジョン放送が
開始されているが、ハイビジョン放送を受信するための
ＭＵＳＥデコーダを家庭用に普及させるには、ＭＵＳＥ
デコーダの価格を安く、買いやすい価格にする必要があ
る。ＭＵＳＥデコーダには、約２０Ｍビット程度（４Ｍ
ビットの画像専用メモリを５個）のメモリ容量が必要と
なり、ＭＵＳＥデコーダの価格を上昇させる一因となっ
ている。

【０００２】

【従来の技術】図２は、ＭＵＳＥデコーダの構成を示す
構成図であり、ディジタル信号に変換されディエンファ
シス等の入力処理されたＭＵＳＥの画像信号入力に対し
て、動画領域処理回路４及び静止画領域処理回路６で画
素の内挿処理を行って、動画領域の画像信号と静止画領
域の画像信号を復元して混合器７に入力し、動き領域検
出回路５で動き量検出信号を検出して混合器７に入力
し、同混合器７で前記動き量検出信号に応じて、復元さ
れた前記動画領域の画像信号と静止画領域の画像信号を
混合して出力し、同出力に基づきＭＵＳＥ信号をデコー
ドして出力するようにしている。従来のＭＵＳＥデコー
ダにおいては、一般的に静止画領域処理回路６でフレー
ム間内挿処理するために、４Ｍビットの画像専用メモリ
を２個使用し、フィールド間内挿処理するために、４Ｍ
ビットの画像専用メモリを１個使用し、動き領域検出回
路５で連続する４フレームの画像信号で動き領域を検出
するため、４Ｍビットの画像専用メモリを２個使用する
ようにしていた。

【０００３】

【発明が解決しようとする課題】従って、画像専用メモ
リを多数使用しているため、ＭＵＳＥデコーダの価格が
高くなるといった問題点があった。本発明は、ＭＵＳＥ
デコーダの回路をメモリ部分が着脱方式に適する構成と
し、メモリ部分をユニット化し、メモリ容量の小さいも
のから大きいもの迄を備えて、価格と性能に応じて選択
して使用することが可能なＭＵＳＥデコーダを提供する
ことを目的とする。

【０００４】

【課題を解決するための手段】図１は、本発明の一実施
例を示す、ＭＵＳＥデコーダの要部電気回路ブロック図
であり、図２に示すＭＵＳＥデコーダにおいて、ＭＵＳ
Ｅの画像信号入力と同画像信号入力をフレームメモリ１
２で１フレーム遅延させた信号とをフレーム間内挿して
出力するフレーム間内挿回路１１と、同フレーム間内挿
回路１１で内挿した画像信号を１フレーム遅延させて出
力する前記フレームメモリ１２と、フレーム間内挿回路
１１からの入力とフレームメモリ１２からの入力を各々
通過帯域制限し周波数変換した後、相互にフィールド間
内挿して静止画領域の画像信号を復元して出力する静止
画領域処理部２８とを設け、同出力を静止画領域の画像
信号として図２に示す混合器７に入力して信号処理を行
うようにしている。

【０００５】また、前記フレームメモリ１２からの入力
と、前記フレーム間内挿回路１１とからの入力に対し
て、各々１フレーム差の動き検出信号を検出した後、相
互にフィールド間内挿して出力する１フレーム差動検部
３０と、前記フレーム間内挿回路１１を介して入力され
るＭＵＳＥの画像信号を１フレーム遅延させて出力する
フレームメモリ２０と、同フレームメモリ２０を介して
入力されるＭＵＳＥの画像信号を１フィールド遅延させ
て出力するフィールドメモリ２１と、前記フレーム間内
挿回路１１からの入力と前記フレームメモリ２０からの
入力をフレーム間内挿し、前記フレームメモリ２０で１
フィールド遅延させた入力と前記フィールドメモリ２１
からの入力をフレーム間内挿し、フレーム間内挿した前
記両信号を相互にフィールド間内挿して２フレーム差の
動き検出信号を検出して出力する２フレーム差動検部３
１と、前記１フレーム差動検部３０と前記２フレーム差
動検部３１からの入力を混合して動き量検出信号を出力
する混合器２５とを設けて、同出力を動き量検出信号と
して図２に示す混合器７に入力して信号処理を行うよう
にしたものである。

【０００６】

【作用】本発明は上記した構成により、フレームメモリ
１２及び２０と、フィールドメモリ２１とをＭＵＳＥデ
コーダの信号処理回路の前段にまとめて配置するように
しており、メモリ部分をユニット化し着脱方式とするこ
とが可能となる。

【０００７】

【実施例】図１は、本発明の一実施例を示す、ＭＵＳＥ
デコーダの要部電気回路ブロック図である。１０は入力
端子であり、図２の入力処理回路３から、ディジタル信
号に変換され入力処理がされたＭＵＳＥの画像信号が入
力されている。１１はフレーム間内挿回路であり、入力
端子１０を介して入力されたＭＵＳＥの画像信号をフレ
ームメモリ１２に入力し、同フレームメモリ１２で入力
されたＭＵＳＥの画像信号を１フレーム遅延させてフレ
ーム間内挿回路１１に入力している。フレーム間内挿回
路１１では入力されたＭＵＳＥの画像信号とフレームメ
モリ１２で１フレーム遅延させた画像信号とをフレーム
間内挿し、静止画領域処理部２８に入力し、フレームメ
モリ１２ではフレーム間内挿回路１１で内挿された画像
信号を１フレーム遅延させて、静止画領域処理部２８に
入力している。

【０００８】静止画領域処理部２８は、周波数変換部１
３及び１４と、フィールド間内挿回路１５とで構成され
ており、フレーム間内挿回路１１からの出力を周波数変
換部１４に入力し、同周波数変換部１４で折り返しをと
るため通過帯域制限し周波数変換して出力しフィールド
間内挿回路１５に入力し、フレームメモリ１２からの出
力を周波数変換部１３に入力し、同周波数変換部１３で
折り返しをとるため通過帯域制限し周波数変換して出力
しフィールド間内挿回路１５に入力し、同フィールド間
内挿回路１５で周波数変換部１３及び周波数変換部１４
からの出力を各々フィールド間内挿し、静止画領域の画
像信号を復元して出力し、出力端子１６を介して図２に
示す混合器７に入力するようにしている。

【０００９】図３（Ａ）〜（Ｄ）は、本発明の画素デー
タ処理を説明するパターン図であり、（Ａ）図は、入力
端子１０を介して入力されるＭＵＳＥの画像信号のサン
プリングパターン図である。ＭＵＳＥ信号は、１こまの
画像を２フレームの画像信号とし、各フレームは２フィ
ールドの画像信号で構成して伝送するようにしている。
例えば、第１フレームの第１フィールドで奇数番号の走
査線の白丸の画素データを伝送するとすれば、第１フレ
ームの第２フィールドで、偶数番号の走査線の白四角の
画素データを伝送し、第２フレームの第３フィールドで
は、第１フィールドの白丸の画素データの中間位置にな
るようにして、黒丸の画素データを伝送し、第２フレー
ムの第４フィールドでは、第２フィールドの白四角の画
素データの中間位置になるようにして、黒四角の画素デ
ータを伝送するようにしている。また、図２に示す、Ａ
／Ｄ変換器２でのサンプリング周波数は、約１６ＭＨｚ
を使用するようにしている。

【００１０】現在、入力端子１０を介して第１フレーム
の第１フィールドの奇数番号の走査線の白丸の画素デー
タがフレーム間内挿回路１１に入力されたとする。フレ
ーム間内挿回路１１では約３２ＭＨｚのサンプリング周
波数を使用し、フレームメモリ１２に記憶させた画素デ
ータを読み出してフレーム間内挿し、（Ｂ）図に示すよ
うに、白丸の画素データに黒丸の画素データを内挿して
出力するようにしている。フレームメモリ１２では、
（Ｃ）図に示すように、フレーム間内挿回路１１で内挿
され入力される画像信号を１フレーム遅延させて、例え
ば、第２フィールドの白四角の画素データに１フレーム
前の第４フィールドの黒四角の画素データを内挿した画
像信号を出力する。周波数変換部１３及び周波数変換部
１４では約３２ＭＨｚのサンプリング周波数を変換し
て、約２４ＭＨｚのサンプリング周波数とし、フィール
ド間内挿回路１５では、約４８ＭＨｚのサンプリング周
波数を使用して、（Ｂ）図及び（Ｃ）図に示す画像信号
に対して、各々フィールド間内挿して、伝送されてこな
い×印の部分の画素データを内挿し、（Ｄ）図に示すよ
うな、走査線１１２５本のノンインタレースの静止画領
域の画像信号を出力するようにしている。

【００１１】３０は、１フレーム動検部であり、１フレ
ーム動検１７及び１８と、フィールド間内挿回路１９と
で構成し、１フレーム差の動き検出信号を検出するよう
にしている。図４（Ａ）、（Ｂ）及び（Ｃ）は、本発明
の画素データ処理を説明するパターン図であり、１フレ
ーム動検部３０の信号処理を示す説明図であり、同図を
参照して、以下に説明する。フレーム間内挿回路１１か
ら（Ａ）図に示す画像信号を出力し１フレーム動検１８
に入力し、同１フレーム動検１８では例えば、現在のフ
レームの画像データとを加算して２で割った値か
ら、１フレーム前の画素データを引き算して′とし
て、′の画素の動き量を検出している。同様に、フレ
ームメモリ１２から（Ｂ）図に示す画像信号を出力し１
フレーム動検１７に入力し、同１フレーム動検１７では
例えば、現在のフレームの画像データとを加算して
２で割った値から、１フレーム前の画素データを引き
算して′として、′の画素の動き量を検出してい
る。フィールド間内挿回路１９では、約３２ＭＨｚのサ
ンプリング周波数を使用して、１フレーム動検１８及び
１７からの出力を各々フィールド間内挿して出力し、
（Ｃ）図に示すような、走査線１１２５本のノンインタ
レースの静止画領域の全ての画素に対して、１フレーム
差の動き検出信号を検出し混合器２５に入力している。

【００１２】３１は、２フレーム動検部であり、フレー
ム間内挿回路２２及び２３と、フィールド間内挿回路２
４とで構成し、２フレーム差の動き検出信号を検出する
ようにしている。図５（Ａ）〜（Ｇ）は、本発明の画素
データ処理を説明するパターン図であり、２フレーム動
検部３１の信号処理を示す説明図であり、同図を参照し
て、以下に説明する。フレーム間内挿回路１１で、フレ
ームメモリ１２から入力される画像信号により、（Ａ）
図に示すように、例えば、現在のフレームの第１フィー
ルドの白丸の画素データと、同画素データに対する２
フレーム前の第１フィールドの白丸の画素データ′と
を差分して″画素データの動き量を検出してフレーム
間内挿回路２２に入力している。

【００１３】フレームメモリ２０では、フレーム間内挿
回路１１から入力される画像信号により、中間から、
（Ｂ）図に示すように、例えば、現在のフレームの第２
フィールドの白四角の画素データと、同画素データに
対する２フレーム前の第２フィールドの白四角の画素デ
ータ′とを差分して″画素データの動き量を検出し
てフレーム間内挿回路２３に入力すると共に、（Ｃ）図
に示すように、例えば、現在のフレームに対し１フレー
ム前の第３フィールドの黒丸の画素データと、同画素
データに対する２フレーム前の第３フィールドの黒丸の
画素データ′とを差分して、″画素データの動き量
を検出してフレーム間内挿回路２２に入力している。

【００１４】フィールドメモリ２１では、フレームメモ
リ２０から入力される画像信号により、（Ｄ）図に示す
ように、例えば、現在のフレームの第４フィールドの黒
四角の画素データと、同画素データに対する２フレー
ム前の第４フィールドの黒四角の画素データ′とを差
分して″画素データの動き量を検出してフレーム間内
挿回路２３に入力している。フレーム間内挿回路２２で
は、約３２ＭＨｚのサンプリング周波数を使用して、
（Ａ）図に示す画像信号と、（Ｃ）図に示す画像信号を
フレーム間内挿して（Ｅ）図に示す画像信号として出力
しフィールド間内挿回路２４に入力し、フレーム間内挿
回路２３では、約３２ＭＨｚのサンプリング周波数を使
用して、（Ｂ）図に示す画像信号と、（Ｄ）図に示す画
像信号をフレーム間内挿して（Ｆ）図に示す画像信号と
して出力しフィールド間内挿回路２４に入力している。
フィールド間内挿回路２４で前記両入力をフィールド間
内挿し、（Ｇ）図に示すように、各画素の２フレーム差
の動き検出信号を検出して出力し混合器２５に入力して
いる。

【００１５】混合器２５では、１フレーム動検部３０か
らの１フレーム差により検出した動き検出信号と、２フ
レーム動検部３１からの２フレーム差により検出した動
き検出信号とを混合して、例えば画素毎に最大値を求め
る等の演算処理を行って動き量検出信号として出力し周
波数変換部２６に入力し、同周波数変換部２６でサンプ
リング周波数を約３２ＭＨｚから約４８ＭＨｚに変換し
て出力端子２７を介して、図２に示す混合器７に入力し
て、同混合器で図２の動画領域処理回路４からの入力
と、静止画領域処理部２８からの入力とを周波数変換部
２６から入力される動き量検出信号に基づいて混合して
出力し、ＭＵＳＥの画像信号をデコードするようにして
いる。従って、フレームメモリ１２及び２０と、フィー
ルドメモリ２１とをＭＵＳＥデコーダの信号処理回路の
前段にまとめて配置できるように回路構成してあり、メ
モリ部分をメモリユニット２９としてまとめてユニット
化し、着脱方式とすることが可能となる。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
メモリ部分をＭＵＳＥデコーダの信号処理回路の前段に
まとめて配置するようにして、メモリ部分をユニット化
し着脱方式に適する構成としており、メモリユニットの
メモリ容量の小さいものから大きいもの迄を備えること
により、価格と性能に応じて選択して使用することが可
能なＭＵＳＥデコーダを提供することができ、ＭＵＳＥ
デコーダの普及に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の一実施例を示す、ＭＵＳＥデコーダの
要部電気回路ブロック図である。

【図２】ＭＵＳＥデコーダの構成を示す、構成図であ
る。

【図３】（Ａ）〜（Ｄ）は、本発明の画素データ処理を
説明するパターン図である。

【図４】（Ａ）、（Ｂ）及び（Ｃ）は、本発明の画素デ
ータ処理を説明するパターン図である。

【図５】（Ａ）〜（Ｇ）は、本発明の画素データ処理を
説明するパターン図である。

【符号の説明】

１入力端子２Ａ／Ｄ変換器３入力処理回路４動画領域処理回路５動き領域検出回路６静止画領域処理回路７混合器８出力処理回路９出力端子１０入力端子１１フレーム間内挿回路１２フレームメモリ１３周波数変換部１４周波数変換部１５フィールド間内挿回路１６出力端子１７１フレーム動検１８１フレーム動検１９フィールド間内挿回路２０フレームメモリ２１フィールドメモリ２２フレーム間内挿回路２３フレーム間内挿回路２４フィールド間内挿回路２５混合器２６周波数変換部２７出力端子２８静止画領域処理部２９メモリユニット３０１フレーム動検部３１２フレーム動検部

Claims

【特許請求の範囲】

【請求項１】ディジタル信号に変換されディエンファ
シス等の入力処理されたＭＵＳＥの画像信号入力に対し
て、動画領域処理回路及び静止画領域処理回路で画素の
内挿処理を行って、動画領域の画像信号と静止画領域の
画像信号を復元して第１混合器に入力し、動き領域検出
回路で動き量検出信号を検出して、前記第１混合器に入
力し、同第１混合器で前記動き量検出信号に応じて、復
元された前記動画領域の画像信号と静止画領域の画像信
号を混合して出力し、同出力に基づきＭＵＳＥ信号をデ
コードしているＭＵＳＥデコーダにおいて、前記ＭＵＳ
Ｅの画像信号入力と同画像信号入力を第１フレームメモ
リで１フレーム遅延させた信号とをフレーム間内挿して
出力する第１フレーム間内挿回路と、同第１フレーム間
内挿回路で内挿した画像信号を１フレーム遅延させて出
力する前記第１フレームメモリと、前記第１フレーム間
内挿回路からの入力と前記第１フレームメモリからの入
力を各々通過帯域制限し周波数変換した後、相互にフィ
ールド間内挿して静止画領域の画像信号を復元して出力
する静止画領域処理部とを設け、同出力を静止画領域の
画像信号として前記第１混合器に入力して信号処理を行
うことを特徴とするＭＵＳＥデコーダ。
【請求項２】前記第１フレームメモリからの入力と、
前記第１フレーム間内挿回路とからの入力に対して、各
々１フレーム差の動き検出信号を検出した後、相互にフ
ィールド間内挿して出力する１フレーム差動検部と、前
記第１フレーム間内挿回路を介して入力されるＭＵＳＥ
の画像信号を１フレーム遅延させて出力する第２フレー
ムメモリと、同第２フレームメモリを介して入力される
ＭＵＳＥの画像信号を１フィールド遅延させて出力する
フィールドメモリと、前記第１フレーム間内挿回路から
の入力と前記第２フレームメモリからの入力をフレーム
間内挿し、前記第２フレームメモリで１フィールド遅延
させた入力と前記フィールドメモリからの入力をフレー
ム間内挿し、フレーム間内挿した前記両信号を相互にフ
ィールド間内挿して２フレーム差の動き検出信号を検出
して出力する２フレーム差動検部と、前記１フレーム差
動検部と前記２フレーム差動検部からの入力を混合して
動き量検出信号を出力する第２混合器とを設けて、同出
力を動き量検出信号として前記第１混合器に入力して信
号処理を行うことを特徴とする請求項１記載のＭＵＳＥ
デコーダ。
【請求項３】前記第１フレームメモリ、前記第２フレ
ームメモリ及び前記フィールドメモリをユニット化して
着脱式としたことを特徴とする請求項１又は２記載のＭ
ＵＳＥデコーダ。