JPH0670461A - インバータ電源回路 - Google Patents
インバータ電源回路Info
- Publication number
- JPH0670461A JPH0670461A JP4215163A JP21516392A JPH0670461A JP H0670461 A JPH0670461 A JP H0670461A JP 4215163 A JP4215163 A JP 4215163A JP 21516392 A JP21516392 A JP 21516392A JP H0670461 A JPH0670461 A JP H0670461A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- effect transistor
- power supply
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 電源投入時に過大な電圧がスイッチング素子
に印加されることを防止する。 【構成】 電界効果トランジスタ２のソースと電源端子
３ｂ間に、抵抗Ｒ３を接続した。そして、電界効果トラ
ンジスタ２に流れる電流ＩDが増大すると、電界効果ト
ランジスタ２のソース電圧ＶSが上昇するので、ゲート
・ソース間電圧（ＶG−ＶS）が減少してスレショルド電
圧より低下し、電界効果トランジスタ２がオフにされ
る。
に印加されることを防止する。 【構成】 電界効果トランジスタ２のソースと電源端子
３ｂ間に、抵抗Ｒ３を接続した。そして、電界効果トラ
ンジスタ２に流れる電流ＩDが増大すると、電界効果ト
ランジスタ２のソース電圧ＶSが上昇するので、ゲート
・ソース間電圧（ＶG−ＶS）が減少してスレショルド電
圧より低下し、電界効果トランジスタ２がオフにされ
る。
Description
【０００１】
【産業上の利用分野】本発明は、入力電源から定電流を
生成して蓄電池や負荷に供給するインバータ電源回路に
係り、特に電源投入時における突入電流に対するスイッ
チング素子の保護に関するものである。
生成して蓄電池や負荷に供給するインバータ電源回路に
係り、特に電源投入時における突入電流に対するスイッ
チング素子の保護に関するものである。
【０００２】
【従来の技術】従来、電源回路として自励発振方式のコ
ンバータで構成されたインバータ電源回路が提案されて
いる（1991年5月17日発行の電子情報通信学会技術研究
報告VOL．91，NO．37）。
ンバータで構成されたインバータ電源回路が提案されて
いる（1991年5月17日発行の電子情報通信学会技術研究
報告VOL．91，NO．37）。
【０００３】図５は従来のインバータ電源回路を示す回
路図である。このインバータ電源回路は、自励発振のた
めにトランス１の１次巻線Ｌ１及びコンデンサＣ１から
なる共振回路、スイッチング用の電界効果トランジスタ
２及び１次巻線Ｌ１と結合する帰還巻線Ｌ３等を備えて
なり、２次巻線Ｌ２に出力を送出するようになってい
る。
路図である。このインバータ電源回路は、自励発振のた
めにトランス１の１次巻線Ｌ１及びコンデンサＣ１から
なる共振回路、スイッチング用の電界効果トランジスタ
２及び１次巻線Ｌ１と結合する帰還巻線Ｌ３等を備えて
なり、２次巻線Ｌ２に出力を送出するようになってい
る。
【０００４】バイアス電圧発生用のコンデンサＣ２は、
抵抗Ｒ１を介して電源３に接続されている。抵抗Ｒ１と
コンデンサＣ２との接続点は、帰還巻線Ｌ３を介して電
界効果トランジスタ２のゲートに接続されており、コン
デンサＣ２の充電により得られるバイアス電圧が電界効
果トランジスタ２のスレショルド電圧に達すると、電界
効果トランジスタ２をオンさせるようになっている。
抵抗Ｒ１を介して電源３に接続されている。抵抗Ｒ１と
コンデンサＣ２との接続点は、帰還巻線Ｌ３を介して電
界効果トランジスタ２のゲートに接続されており、コン
デンサＣ２の充電により得られるバイアス電圧が電界効
果トランジスタ２のスレショルド電圧に達すると、電界
効果トランジスタ２をオンさせるようになっている。
【０００５】また、抵抗Ｒ１とコンデンサＣ２との接続
点は、抵抗Ｒ２及びダイオードＤ１の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ２
のドレインに接続されており、電界効果トランジスタ２
のオン期間中に、コンデンサＣ２のバイアス電圧が電界
効果トランジスタ２のドレイン電圧より高くなると、上
記バイアス制御回路、電界効果トランジスタ２を通っ
て、コンデンサＣ２の電荷が放電されるようになってい
る。
点は、抵抗Ｒ２及びダイオードＤ１の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ２
のドレインに接続されており、電界効果トランジスタ２
のオン期間中に、コンデンサＣ２のバイアス電圧が電界
効果トランジスタ２のドレイン電圧より高くなると、上
記バイアス制御回路、電界効果トランジスタ２を通っ
て、コンデンサＣ２の電荷が放電されるようになってい
る。
【０００６】一方、トランス１の２次巻線Ｌ２に接続さ
れたダイオードＤ２により、２次巻線Ｌ２に誘起された
電力が整流されて、負荷４に直流電源が供給されるよう
になっている。
れたダイオードＤ２により、２次巻線Ｌ２に誘起された
電力が整流されて、負荷４に直流電源が供給されるよう
になっている。
【０００７】次に、定常時における動作について図４を
用いて説明する。図４はインバータ電源回路の定常時に
おける各点の電圧を示す波形図で、（ａ）は入力電圧が
低いとき、（ｂ）は入力電圧が高くなったときを示して
いる。ここで、コンデンサＣ２のバイアス電圧をＶB、
電界効果トランジスタ２のドレイン電圧をＶD、ゲート
電圧をＶGとする。
用いて説明する。図４はインバータ電源回路の定常時に
おける各点の電圧を示す波形図で、（ａ）は入力電圧が
低いとき、（ｂ）は入力電圧が高くなったときを示して
いる。ここで、コンデンサＣ２のバイアス電圧をＶB、
電界効果トランジスタ２のドレイン電圧をＶD、ゲート
電圧をＶGとする。
【０００８】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇
し、バイアス電圧ＶBによりゲート・ソース間電圧ＶGS
が電界効果トランジスタ２のスレショルド電圧に達する
と、電界効果トランジスタ２はオンして帰還巻線Ｌ３に
より帰還がかかって発振する。
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇
し、バイアス電圧ＶBによりゲート・ソース間電圧ＶGS
が電界効果トランジスタ２のスレショルド電圧に達する
と、電界効果トランジスタ２はオンして帰還巻線Ｌ３に
より帰還がかかって発振する。
【０００９】ここで、バイアス電圧ＶBよりドレイン電
圧ＶDが低くなると、コンデンサＣ２の電荷は、上記バ
イアス制御回路から電界効果トランジスタ２を通して放
電されて、バイアス電圧ＶBが低下する。
圧ＶDが低くなると、コンデンサＣ２の電荷は、上記バ
イアス制御回路から電界効果トランジスタ２を通して放
電されて、バイアス電圧ＶBが低下する。
【００１０】このため、ゲート・ソース間電圧ＶGSが電
界効果トランジスタ２のスレショルド電圧以下になり、
電界効果トランジスタ２のオン時間は短縮される。そう
すると、コンデンサＣ２の放電時間が減少してその電圧
が増加する。
界効果トランジスタ２のスレショルド電圧以下になり、
電界効果トランジスタ２のオン時間は短縮される。そう
すると、コンデンサＣ２の放電時間が減少してその電圧
が増加する。
【００１１】このように、バイアス電圧ＶBが安定化す
る方向に負帰還がかかり、図４（ａ）に示すように、共
振回路による安定した自励発振動作を行う。
る方向に負帰還がかかり、図４（ａ）に示すように、共
振回路による安定した自励発振動作を行う。
【００１２】一方、電源３の電圧が変動して高くなる
と、電界効果トランジスタ２のオン時間が長くなるので
コンデンサＣ２の放電時間が長くなり、バイアス電圧Ｖ
Bは低下して、図４（ｂ）に示すように、オン時間が短
縮される。
と、電界効果トランジスタ２のオン時間が長くなるので
コンデンサＣ２の放電時間が長くなり、バイアス電圧Ｖ
Bは低下して、図４（ｂ）に示すように、オン時間が短
縮される。
【００１３】次に、電源投入時における動作について図
６を用いて説明する。図６は従来のインバータ電源回路
の電源投入時における各点の電圧または電流を示す波形
図で、（ａ）はバイアス電圧ＶB、（ｂ）はゲート電圧
ＶG、（ｃ）はドレイン電圧ＶD、（ｄ）は電界効果トラ
ンジスタ２を流れる励磁電流ＩDを示している。
６を用いて説明する。図６は従来のインバータ電源回路
の電源投入時における各点の電圧または電流を示す波形
図で、（ａ）はバイアス電圧ＶB、（ｂ）はゲート電圧
ＶG、（ｃ）はドレイン電圧ＶD、（ｄ）は電界効果トラ
ンジスタ２を流れる励磁電流ＩDを示している。
【００１４】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧Ｖ GSが電界効果トランジスタ２のスレショルド電圧
に達すると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧Ｖ GSが電界効果トランジスタ２のスレショルド電圧
に達すると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。
【００１５】この後、共振回路によりドレイン電圧ＶD
が上昇し、これに伴ってゲート電圧ＶGは下降し始め
る。
が上昇し、これに伴ってゲート電圧ＶGは下降し始め
る。
【００１６】そして、ゲート電圧ＶGが電界効果トラン
ジスタ２のスレショルド電圧以下に低下すると、電界効
果トランジスタ２はオフにされる。
ジスタ２のスレショルド電圧以下に低下すると、電界効
果トランジスタ２はオフにされる。
【００１７】これ以降は、上述したように、徐々にバイ
アス電圧ＶBを安定化する方向に負帰還がかかり、バイ
アス電圧ＶBが低レベルで電界効果トランジスタ２がオ
ンするようになっていく。
アス電圧ＶBを安定化する方向に負帰還がかかり、バイ
アス電圧ＶBが低レベルで電界効果トランジスタ２がオ
ンするようになっていく。
【００１８】
【発明が解決しようとする課題】ところが、電源投入時
は図６に示すように、電界効果トランジスタ２のオン時
間が長くなって、その間に流れる励磁電流ＩDも大きく
なるので、１次巻線Ｌ１に蓄積されるエネルギーによっ
て、電界効果トランジスタ２の次のオフ期間には高レベ
ルのフライバック電圧が発生することとなり、この結
果、高耐圧の電界効果トランジスタ２が必要になってく
る。
は図６に示すように、電界効果トランジスタ２のオン時
間が長くなって、その間に流れる励磁電流ＩDも大きく
なるので、１次巻線Ｌ１に蓄積されるエネルギーによっ
て、電界効果トランジスタ２の次のオフ期間には高レベ
ルのフライバック電圧が発生することとなり、この結
果、高耐圧の電界効果トランジスタ２が必要になってく
る。
【００１９】また、この電源投入時の電界効果トランジ
スタ２のオン時間は、１次巻線Ｌ１と帰還巻線Ｌ３との
巻数比や結合度によって大きく変化するために、上記フ
ライバック電圧の値も大きく変化する。
スタ２のオン時間は、１次巻線Ｌ１と帰還巻線Ｌ３との
巻数比や結合度によって大きく変化するために、上記フ
ライバック電圧の値も大きく変化する。
【００２０】本発明は、上記課題に鑑みてなされたもの
で、電源投入時に過大な電圧がスイッチング素子に印加
されることのないインバータ電源回路を提供することを
目的とする。
で、電源投入時に過大な電圧がスイッチング素子に印加
されることのないインバータ電源回路を提供することを
目的とする。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
記スイッチング素子とアース間に、上記スイッチング素
子に流れる電流の増大に応じて、上記アースに対する上
記スイッチング素子のスレショルド電圧レベルを上昇さ
せる抵抗を介設している（請求項１）。
に、本発明は、スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
記スイッチング素子とアース間に、上記スイッチング素
子に流れる電流の増大に応じて、上記アースに対する上
記スイッチング素子のスレショルド電圧レベルを上昇さ
せる抵抗を介設している（請求項１）。
【００２２】また、スイッチング素子と帰還巻線を有
し、上記スイッチング素子に直列接続されたトランスの
１次巻線とコンデンサとで構成される共振回路を自励発
振させる自励発振回路と、上記帰還巻線を介して上記ス
イッチング素子のスイッチング制御端に接続されるバイ
アス電圧発生回路とを有するインバータ電源回路におい
て、上記スイッチング素子に流れる電流が所定レベル以
上になると上記スイッチング素子をオフさせるスイッチ
手段を備えた構成である（請求項２）。
し、上記スイッチング素子に直列接続されたトランスの
１次巻線とコンデンサとで構成される共振回路を自励発
振させる自励発振回路と、上記帰還巻線を介して上記ス
イッチング素子のスイッチング制御端に接続されるバイ
アス電圧発生回路とを有するインバータ電源回路におい
て、上記スイッチング素子に流れる電流が所定レベル以
上になると上記スイッチング素子をオフさせるスイッチ
手段を備えた構成である（請求項２）。
【００２３】
【作用】本発明によれば、スイッチング素子に流れる電
流が増大すると、抵抗に発生する電圧が上昇する。これ
によって、アースに対するスイッチング素子のスレショ
ルド電圧レベルが上昇し、スイッチング制御端に印加さ
れる電圧レベルが相対的に低下して、スイッチング素子
がその分速くオフされるので、スイッチング素子に過大
な電流が流れることがない。
流が増大すると、抵抗に発生する電圧が上昇する。これ
によって、アースに対するスイッチング素子のスレショ
ルド電圧レベルが上昇し、スイッチング制御端に印加さ
れる電圧レベルが相対的に低下して、スイッチング素子
がその分速くオフされるので、スイッチング素子に過大
な電流が流れることがない。
【００２４】また、請求項２記載の発明によれば、スイ
ッチング素子に流れる電流が所定レベル以上になると、
スイッチ手段によりスイッチング素子がその分速くオフ
されるので、スイッチング素子に過大な電流が流れるこ
とがない。
ッチング素子に流れる電流が所定レベル以上になると、
スイッチ手段によりスイッチング素子がその分速くオフ
されるので、スイッチング素子に過大な電流が流れるこ
とがない。
【００２５】
【実施例】以下、本発明に係るインバータ電源回路の第
１実施例について、図１，図２を用いて説明する。図１
はインバータ電源回路の第１実施例を示す回路図であ
る。
１実施例について、図１，図２を用いて説明する。図１
はインバータ電源回路の第１実施例を示す回路図であ
る。
【００２６】電源３は、例えば商用電源からの交流入力
を整流してこの電源回路に直流電源を供給するもので、
電源端子３ａ，３ｂ間に接続されるようになっている。
このインバータ電源回路は、自励発振のためにトランス
１の１次巻線Ｌ１及びコンデンサＣ１からなる共振回
路、スイッチング用の電界効果トランジスタ２及び１次
巻線Ｌ１と結合する帰還巻線Ｌ３等を備えてなり、２次
巻線Ｌ２に出力を送出するようになっている。
を整流してこの電源回路に直流電源を供給するもので、
電源端子３ａ，３ｂ間に接続されるようになっている。
このインバータ電源回路は、自励発振のためにトランス
１の１次巻線Ｌ１及びコンデンサＣ１からなる共振回
路、スイッチング用の電界効果トランジスタ２及び１次
巻線Ｌ１と結合する帰還巻線Ｌ３等を備えてなり、２次
巻線Ｌ２に出力を送出するようになっている。
【００２７】電源端子３ａ，３ｂ間には、１次巻線Ｌ
１、スイッチング用の電界効果トランジスタ２及び電源
端子３ｂ（アース）に対する電界効果トランジスタ２の
スレショルド電圧レベルを上昇させるための電圧を発生
させる抵抗Ｒ３が直列に接続されている。そして、電界
効果トランジスタ２のオン、オフにより１次巻線Ｌ１に
流入する電流がスイッチングされ、これにより２次巻線
Ｌ２及び帰還巻線Ｌ３に電圧が誘起されるようになって
いる。
１、スイッチング用の電界効果トランジスタ２及び電源
端子３ｂ（アース）に対する電界効果トランジスタ２の
スレショルド電圧レベルを上昇させるための電圧を発生
させる抵抗Ｒ３が直列に接続されている。そして、電界
効果トランジスタ２のオン、オフにより１次巻線Ｌ１に
流入する電流がスイッチングされ、これにより２次巻線
Ｌ２及び帰還巻線Ｌ３に電圧が誘起されるようになって
いる。
【００２８】また、電源端子３ａ，３ｂ間には、起動用
の抵抗Ｒ１とバイアス電圧発生用のコンデンサＣ２とが
直列に接続され、抵抗Ｒ１を介して電源３によりコンデ
ンサＣ２が充電されるようになっている。抵抗Ｒ１とコ
ンデンサＣ２との接続点は、帰還巻線Ｌ３を介して電界
効果トランジスタ２のゲートに接続されており、コンデ
ンサＣ２の充電電圧によるバイアス電圧が電界効果トラ
ンジスタ２のスレショルド電圧に達すると、電界効果ト
ランジスタ２をオンさせるようになっている。
の抵抗Ｒ１とバイアス電圧発生用のコンデンサＣ２とが
直列に接続され、抵抗Ｒ１を介して電源３によりコンデ
ンサＣ２が充電されるようになっている。抵抗Ｒ１とコ
ンデンサＣ２との接続点は、帰還巻線Ｌ３を介して電界
効果トランジスタ２のゲートに接続されており、コンデ
ンサＣ２の充電電圧によるバイアス電圧が電界効果トラ
ンジスタ２のスレショルド電圧に達すると、電界効果ト
ランジスタ２をオンさせるようになっている。
【００２９】また、抵抗Ｒ１とコンデンサＣ２との接続
点は、抵抗Ｒ２及びダイオードＤ１の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ２
のドレインに接続されている。そして、電界効果トラン
ジスタ２のオン期間中に、コンデンサＣ２のバイアス電
圧が電界効果トランジスタ２のドレイン電圧より高くな
ると、上記バイアス制御回路、電界効果トランジスタ２
を通って、コンデンサＣ２の電荷が放電されるようにな
っている。
点は、抵抗Ｒ２及びダイオードＤ１の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ２
のドレインに接続されている。そして、電界効果トラン
ジスタ２のオン期間中に、コンデンサＣ２のバイアス電
圧が電界効果トランジスタ２のドレイン電圧より高くな
ると、上記バイアス制御回路、電界効果トランジスタ２
を通って、コンデンサＣ２の電荷が放電されるようにな
っている。
【００３０】一方、トランス１の２次巻線Ｌ２には、ダ
イオードＤ２を介して負荷４が接続されており、２次巻
線Ｌ２に誘起された電力をダイオードＤ２により整流し
て、負荷４に直流電源を供給するようになっている。
イオードＤ２を介して負荷４が接続されており、２次巻
線Ｌ２に誘起された電力をダイオードＤ２により整流し
て、負荷４に直流電源を供給するようになっている。
【００３１】次に、上記のように構成された回路の電源
投入時における動作について説明する。図２は第１実施
例の電源投入時における各点の電圧または電流を示す波
形図で、（ａ）はコンデンサＣ２のバイアス電圧ＶB、
（ｂ）はゲート電圧ＶG及びソース電圧ＶS、（ｃ）は電
界効果トランジスタ２のドレイン電圧ＶD、（ｄ）は電
界効果トランジスタ２を流れる励磁電流ＩDを示してい
る。
投入時における動作について説明する。図２は第１実施
例の電源投入時における各点の電圧または電流を示す波
形図で、（ａ）はコンデンサＣ２のバイアス電圧ＶB、
（ｂ）はゲート電圧ＶG及びソース電圧ＶS、（ｃ）は電
界効果トランジスタ２のドレイン電圧ＶD、（ｄ）は電
界効果トランジスタ２を流れる励磁電流ＩDを示してい
る。
【００３２】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧ＶGSが電界効果トランジスタ２のスレショルド電圧
を越えると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧ＶGSが電界効果トランジスタ２のスレショルド電圧
を越えると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。
【００３３】このとき、抵抗Ｒ３を流れる励磁電流ＩD
が増大してソース電圧ＶS（＝ＩD×Ｒ３）が上昇するの
で（図２（ｂ）のＶS）、ゲート・ソース間電圧ＶGSが
低下する。
が増大してソース電圧ＶS（＝ＩD×Ｒ３）が上昇するの
で（図２（ｂ）のＶS）、ゲート・ソース間電圧ＶGSが
低下する。
【００３４】そして、ソース電圧ＶSが所定レベル以上
まで上昇して、ゲート・ソース間電圧ＶGSが電界効果ト
ランジスタ２のスレショルド電圧以下に低下すると、電
界効果トランジスタ２はオフにされる。
まで上昇して、ゲート・ソース間電圧ＶGSが電界効果ト
ランジスタ２のスレショルド電圧以下に低下すると、電
界効果トランジスタ２はオフにされる。
【００３５】これ以降は、共振回路による定常の発振状
態に移行し、図４に示したような動作を行う。
態に移行し、図４に示したような動作を行う。
【００３６】すなわち、バイアス電圧ＶBが安定化する
方向に負帰還がかかり、図４（ａ）に示したように、共
振回路による安定した自励発振動作を行う。
方向に負帰還がかかり、図４（ａ）に示したように、共
振回路による安定した自励発振動作を行う。
【００３７】一方、電源３の電圧が変動して高くなる
と、バイアス電圧ＶBは低下して、図４（ｂ）に示した
ように、オン時間が短縮される。
と、バイアス電圧ＶBは低下して、図４（ｂ）に示した
ように、オン時間が短縮される。
【００３８】このように、アースに対する電界効果トラ
ンジスタ２のスレショルド電圧レベルを上昇させること
により、従来の回路に比して、電源投入時における電界
効果トランジスタ２のオン時間を大幅に短縮できるの
で、励磁電流ＩDによる蓄積エネルギーを適量に抑制
し、電界効果トランジスタ２のオフ後に発生するフライ
バック電圧を低減することができる。
ンジスタ２のスレショルド電圧レベルを上昇させること
により、従来の回路に比して、電源投入時における電界
効果トランジスタ２のオン時間を大幅に短縮できるの
で、励磁電流ＩDによる蓄積エネルギーを適量に抑制
し、電界効果トランジスタ２のオフ後に発生するフライ
バック電圧を低減することができる。
【００３９】なお、定常動作時における励磁電流Ｉ
Dは、図２（ｄ）に示すように、レベルが小さいので、
抵抗Ｒ３による効率の低下は小さい。
Dは、図２（ｄ）に示すように、レベルが小さいので、
抵抗Ｒ３による効率の低下は小さい。
【００４０】次に、本発明に係るインバータ電源回路の
第２実施例について、図３を用いて説明する。図３はイ
ンバータ電源回路の第２実施例を示す回路図である。な
お、第１実施例と同一物については同一符号を付し説明
を省略する。
第２実施例について、図３を用いて説明する。図３はイ
ンバータ電源回路の第２実施例を示す回路図である。な
お、第１実施例と同一物については同一符号を付し説明
を省略する。
【００４１】この実施例では、第１実施例の抵抗Ｒ３に
代えて、抵抗Ｒ３１，Ｒ３２の直列回路が接続されると
ともに、ベースが抵抗Ｒ３１，Ｒ３２の接続点に、コレ
クタが電界効果トランジスタ２のゲートに、エミッタが
電源端子３ｂに接続されたトランジスタＱ１を設けてい
る。
代えて、抵抗Ｒ３１，Ｒ３２の直列回路が接続されると
ともに、ベースが抵抗Ｒ３１，Ｒ３２の接続点に、コレ
クタが電界効果トランジスタ２のゲートに、エミッタが
電源端子３ｂに接続されたトランジスタＱ１を設けてい
る。
【００４２】次に、この回路の電源投入時における動作
について説明する。なお、第２実施例は、第１実施例と
同様の電圧または電流波形を示すので、図２を用いる。
について説明する。なお、第２実施例は、第１実施例と
同様の電圧または電流波形を示すので、図２を用いる。
【００４３】電源３が接続されると、抵抗Ｒ１を通して
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧ＶGSが電界効果トランジスタ２のスレショルド電圧
を越えると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。
コンデンサＣ２が充電され、バイアス電圧ＶBが上昇す
る。そして、バイアス電圧ＶBによりゲート・ソース間
電圧ＶGSが電界効果トランジスタ２のスレショルド電圧
を越えると、電界効果トランジスタ２はオンして励磁電
流ＩDが流れるとともに、ドレイン電圧ＶDが低下し、１
次巻線Ｌ１の両端に電位差が生じる。これに伴って、帰
還巻線Ｌ３の両端に電圧が誘起されるので、ゲート電圧
ＶGは、さらに上昇する。
【００４４】一方、励磁電流ＩDにより抵抗Ｒ３１，Ｒ
３２間の電圧が上昇してトランジスタＱ１にベース電流
が供給されると、トランジスタＱ１がオンし、これによ
り、電界効果トランジスタ２のゲート電圧ＶGが低下し
て、電界効果トランジスタ２がオフにされる。
３２間の電圧が上昇してトランジスタＱ１にベース電流
が供給されると、トランジスタＱ１がオンし、これによ
り、電界効果トランジスタ２のゲート電圧ＶGが低下し
て、電界効果トランジスタ２がオフにされる。
【００４５】このように、第１実施例と同様に、電源投
入時における電界効果トランジスタ２のオン時間を大幅
に短縮できるので、励磁電流ＩDによる蓄積エネルギー
を適量に抑制し、電界効果トランジスタ２のオフ後に発
生するフライバック電圧を低減することができる。
入時における電界効果トランジスタ２のオン時間を大幅
に短縮できるので、励磁電流ＩDによる蓄積エネルギー
を適量に抑制し、電界効果トランジスタ２のオフ後に発
生するフライバック電圧を低減することができる。
【００４６】また、トランジスタＱ１を使用して、抵抗
Ｒ３１，Ｒ３２間にトランジスタＱ１のオンに要する小
レベルの電圧を発生させればすむようにしたので、抵抗
Ｒ３１，Ｒ３２の抵抗値を小さくすることができ、これ
により、抵抗Ｒ３１，Ｒ３２による効率の低下をさらに
小さくすることができる。
Ｒ３１，Ｒ３２間にトランジスタＱ１のオンに要する小
レベルの電圧を発生させればすむようにしたので、抵抗
Ｒ３１，Ｒ３２の抵抗値を小さくすることができ、これ
により、抵抗Ｒ３１，Ｒ３２による効率の低下をさらに
小さくすることができる。
【００４７】
【発明の効果】以上説明したように、本発明は、スイッ
チング素子に流れる電流が増大するとその発生電圧によ
り素速くスイッチング素子がオフされるようにした抵抗
を設けたので、電源投入時に、スイッチング素子に過大
な電圧が印加されることがなく、これにより、高耐圧用
のスイッチング素子を用いなくてもすむ。
チング素子に流れる電流が増大するとその発生電圧によ
り素速くスイッチング素子がオフされるようにした抵抗
を設けたので、電源投入時に、スイッチング素子に過大
な電圧が印加されることがなく、これにより、高耐圧用
のスイッチング素子を用いなくてもすむ。
【００４８】また、スイッチング素子に流れる電流が所
定レベル以上になるとスイッチング素子をオフさせるス
イッチ手段を備えたので、電源投入時にオン期間を短縮
しえて、スイッチング素子に過大な電圧が印加されるこ
とを効率的に防止できる。
定レベル以上になるとスイッチング素子をオフさせるス
イッチ手段を備えたので、電源投入時にオン期間を短縮
しえて、スイッチング素子に過大な電圧が印加されるこ
とを効率的に防止できる。
【図１】本発明に係るインバータ電源回路の第１実施例
を示す回路図である。
を示す回路図である。
【図２】本発明に係るインバータ電源回路の電源投入時
における各点の電圧または電流を示す波形図で、（ａ）
はコンデンサＣ２のバイアス電圧ＶB、（ｂ）はゲート
電圧ＶG及びソース電圧ＶS、（ｃ）は電界効果トランジ
スタ２のドレイン電圧ＶD、（ｄ）は電界効果トランジ
スタ２を流れる励磁電流ＩDを示している。
における各点の電圧または電流を示す波形図で、（ａ）
はコンデンサＣ２のバイアス電圧ＶB、（ｂ）はゲート
電圧ＶG及びソース電圧ＶS、（ｃ）は電界効果トランジ
スタ２のドレイン電圧ＶD、（ｄ）は電界効果トランジ
スタ２を流れる励磁電流ＩDを示している。
【図３】本発明に係るインバータ電源回路の第２実施例
を示す回路図である。
を示す回路図である。
【図４】インバータ電源回路の定常時における各点の電
圧を示す波形図で、（ａ）は入力電圧が低いとき、
（ｂ）は入力電圧が高くなったときを示している。
圧を示す波形図で、（ａ）は入力電圧が低いとき、
（ｂ）は入力電圧が高くなったときを示している。
【図５】従来のインバータ電源回路を示す回路図であ
る。
る。
【図６】従来のインバータ電源回路の電源投入時におけ
る各点の電圧または電流を示す波形図で、（ａ）はバイ
アス電圧ＶB、（ｂ）はゲート電圧ＶG、（ｃ）はドレイ
ン電圧ＶD、（ｄ）は電界効果トランジスタ２を流れる
励磁電流ＩDを示している。
る各点の電圧または電流を示す波形図で、（ａ）はバイ
アス電圧ＶB、（ｂ）はゲート電圧ＶG、（ｃ）はドレイ
ン電圧ＶD、（ｄ）は電界効果トランジスタ２を流れる
励磁電流ＩDを示している。
１ トランス ２ 電界効果トランジスタ（スイッチング素子） ３ 電源 ３ａ，３ｂ 電源端子 ４ 負荷 Ｃ１，Ｃ２ コンデンサ Ｄ１，Ｄ２ ダイオード Ｌ１ １次巻線 Ｌ２ ２次巻線 Ｌ３ 帰還巻線 Ｒ１〜Ｒ３，Ｒ３１，Ｒ３２ 抵抗 Ｑ１ トランジスタ（スイッチ手段）
Claims (2)
- 【請求項１】 スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
記スイッチング素子とアース間に、上記スイッチング素
子に流れる電流の増大に応じて、上記アースに対する上
記スイッチング素子のスレショルド電圧レベルを上昇さ
せる抵抗を介設したことを特徴とするインバータ電源回
路。 - 【請求項２】 スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの１次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
記スイッチング素子に流れる電流が所定レベル以上にな
ると上記スイッチング素子をオフさせるスイッチ手段を
備えたことを特徴とするインバータ電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21516392A JP3242456B2 (ja) | 1992-08-12 | 1992-08-12 | インバータ電源回路 |
| US08/063,327 US5333104A (en) | 1992-05-22 | 1993-05-19 | Inverter power source |
| DE4316945A DE4316945C2 (de) | 1992-05-22 | 1993-05-21 | Spannungsversorgung mit selbstschwingendem Wechselrichter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21516392A JP3242456B2 (ja) | 1992-08-12 | 1992-08-12 | インバータ電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670461A true JPH0670461A (ja) | 1994-03-11 |
| JP3242456B2 JP3242456B2 (ja) | 2001-12-25 |
Family
ID=16667701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21516392A Expired - Lifetime JP3242456B2 (ja) | 1992-05-22 | 1992-08-12 | インバータ電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242456B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016259A (en) * | 1996-12-24 | 2000-01-18 | Matsushita Electric Works, Ltd. | Power supply circuit |
-
1992
- 1992-08-12 JP JP21516392A patent/JP3242456B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016259A (en) * | 1996-12-24 | 2000-01-18 | Matsushita Electric Works, Ltd. | Power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3242456B2 (ja) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8582320B2 (en) | Self-excited switching power supply circuit | |
| JP3492882B2 (ja) | スイッチング電源装置 | |
| US6912140B2 (en) | Switching power supply | |
| US6909618B2 (en) | Switching power supply | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| JP3242456B2 (ja) | インバータ電源回路 | |
| JP3267730B2 (ja) | 自動電圧切換式電源回路 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JP2000032747A (ja) | スイッチング電源装置 | |
| US5838553A (en) | Voltage stabilized self-oscillating power supply | |
| JP3433429B2 (ja) | スイッチングレギュレータ | |
| JPS6216794Y2 (ja) | ||
| JP3274502B2 (ja) | インバータ電源回路 | |
| JPS635434Y2 (ja) | ||
| JPS642543Y2 (ja) | ||
| JPH0545111Y2 (ja) | ||
| JP3506216B2 (ja) | スイッチング電源装置 | |
| JPH077941A (ja) | スイッチング電源装置 | |
| JPH0353866B2 (ja) | ||
| JPH0731076A (ja) | スイッチング方式の充電装置 | |
| JPH06197529A (ja) | スイッチング電源装置 | |
| JPS6215024B2 (ja) | ||
| JP2001045754A (ja) | 直流電源装置 | |
| JPH06121536A (ja) | スイッチングレギュレータ | |
| JPH077940A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |