JPH0670487A - Power supply switching-over circuit - Google Patents

Power supply switching-over circuit

Info

Publication number
JPH0670487A
JPH0670487A JP4214932A JP21493292A JPH0670487A JP H0670487 A JPH0670487 A JP H0670487A JP 4214932 A JP4214932 A JP 4214932A JP 21493292 A JP21493292 A JP 21493292A JP H0670487 A JPH0670487 A JP H0670487A
Authority
JP
Japan
Prior art keywords
power supply
voltage
transistor
fet
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214932A
Other languages
Japanese (ja)
Inventor
Satoru Inagi
覚 稲木
Hisashi Uchida
久 内田
Shigeo Ishii
茂雄 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP4214932A priority Critical patent/JPH0670487A/en
Publication of JPH0670487A publication Critical patent/JPH0670487A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)

Abstract

PURPOSE:To provide a power supply switching-over circuit whereby a useless power consumption can be reduced. CONSTITUTION:An external power supply 1 and a load circuit 2 are connected by a MOS type FET Q1, and a battery 3 and the load circuit 2 are connected by a MOS type FET Q2. Further, by a differential switching circuit 41 using a FET Q5 and transistors Q6-Q9, the voltage difference between the external power supply 1 and the battery 3 is sensed. Hereupon, according to the sensed result, either the FET Q1 or the FET Q2, which is on the side of the higher voltage one of the voltage sources comprising the external power supply 1 and the battery 3, is brought into ON-state. Therefore, a current is applied to the load circuit 2 from either the external power supply 1 or the battery 3 via either the FET Q1 or the FET Q2 respectively. Thereby, a useless power consumption can be reduced, and the time in which the battery 3 can drive a portable apparatus, etc., can be increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、バッテリーと外部電源
等の切替えを自動的に行う電源切替回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply switching circuit for automatically switching between a battery and an external power supply.

【0002】[0002]

【従来の技術】従来、携帯用機器等においては、内蔵バ
ッテリーと外部電源とを自動的に切り替えて使用するこ
とにより内蔵バッテリーの消耗を低減する方法が取られ
ている。このように電源を自動的に切り替える電源切替
回路としては、図2に示すものが使用されている。図2
において、D1,D2はダイオードで、ダイオードD1
のアノードは図示せぬコネクタ等を介して外部電源1の
正極端子に接続され、カソードは負荷2に接続される。
さらに、ダイオードD2のアノードはバッテリー3の正
極端子に接続され、カソードは負荷2に接続される。ま
た、外部電源1及びバッテリー3の負極端子は負荷の負
極端子と共に接地されている。
2. Description of the Related Art Conventionally, in a portable device or the like, a method has been adopted in which consumption of the built-in battery is reduced by automatically switching between the built-in battery and an external power source for use. As the power source switching circuit for automatically switching the power source in this way, the one shown in FIG. 2 is used. Figure 2
, D1 and D2 are diodes, and diode D1
The anode is connected to the positive terminal of the external power supply 1 via a connector or the like (not shown), and the cathode is connected to the load 2.
Furthermore, the anode of the diode D2 is connected to the positive terminal of the battery 3, and the cathode is connected to the load 2. The negative terminals of the external power source 1 and the battery 3 are grounded together with the negative terminal of the load.

【0003】前述の構成により、外部電源1、バッテリ
ー3の何れかが接続されていれば負荷2に通電されて負
荷が駆動される。また、外部電源1とバッテリー3の両
方が接続されているときは、これらのうちの電圧の高い
方から負荷に通電される。
With the above configuration, if either the external power source 1 or the battery 3 is connected, the load 2 is energized to drive the load. When both the external power source 1 and the battery 3 are connected, the load is energized from the one with the higher voltage.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、前述し
た従来の電源切替回路では、外部電源1及びバッテリー
3の電源電圧の比較をダイオードD1,D2によって行
っているので、ダイオードD1,D2の順電圧降下が大
きく、無駄な消費電力が多くなるという問題点があっ
た。
However, in the above-mentioned conventional power supply switching circuit, since the power supply voltages of the external power supply 1 and the battery 3 are compared by the diodes D1 and D2, the forward voltage drop of the diodes D1 and D2 is caused. However, there is a problem that power consumption is large and power consumption is large.

【0005】即ち、ダイオードD1,D2としてファー
ストリカバリーダイオードを用いたときは、順電圧降下
が1.0Vとなり、負荷への供給電流路2Aとすると、
その消費電力は2Wとなる。また、順電圧降下が0.5
Vと小さいショットキーバリアダイオードを用いても、
1Wの電力が無駄に消費されていた。
That is, when the fast recovery diodes are used as the diodes D1 and D2, the forward voltage drop becomes 1.0 V, and the current path 2A to the load is as follows:
Its power consumption is 2W. In addition, the forward voltage drop is 0.5
Even if a Schottky barrier diode with a small V is used,
1 W of power was wasted.

【0006】本発明の目的は上記の問題点に鑑み、無駄
な消費電力を低減できる電源切替回路を提供することに
ある。
In view of the above problems, an object of the present invention is to provide a power supply switching circuit capable of reducing wasteful power consumption.

【0007】[0007]

【課題を解決するための手段】本発明は上記の目的を達
成するために、第1及び第2の直流電源のうちの電圧の
高い方の直流電源から負荷に電流を流す電源切替回路に
おいて、前記第1の直流電源と前記負荷との間に介在
し、これらにドレイン及びソースが接続された第1の電
界効果トランジスタと、前記第2の直流電源と前記負荷
との間に介在し、これらにドレイン及びソースが接続さ
れた第2の電界効果トランジスタと、前記第1の直流電
源の電圧を制御電圧とする第1のトランジスタスイッチ
ング回路と前記第2の直流電源の電圧を制御電圧とする
第2のトランジスタスイッチング回路とを有し、前記第
1及び第2の直流電源の電圧差に対応して前記第1及び
第2のトランジスタスイッチング回路のオン・オフ状態
を反転する差動スイッチング回路と、前記第1及び第2
のトランジスタスイッチング回路のオン・オフ状態に基
づいて、前記第1及び第2の電界効果トランジスタのゲ
ート電圧を制御する電圧制御回路とを設けた電源切替回
路を提案する。
In order to achieve the above object, the present invention provides a power supply switching circuit for supplying a current from a DC power supply having a higher voltage of a first DC power supply and a second DC power supply to a load. A first field effect transistor which is interposed between the first direct current power supply and the load, and has a drain and a source connected to the first direct current power supply and the second direct current power supply and the load, and A second field-effect transistor having a drain and a source connected to each other, a first transistor switching circuit having a voltage of the first DC power supply as a control voltage, and a voltage of the second DC power supply having a control voltage as a control voltage. And a second transistor switching circuit, the differential switch inverting the ON / OFF state of the first and second transistor switching circuits in response to the voltage difference between the first and second DC power supplies. And quenching circuit, the first and second
Proposes a power supply switching circuit provided with a voltage control circuit for controlling the gate voltages of the first and second field effect transistors based on the ON / OFF state of the transistor switching circuit.

【0008】[0008]

【作用】本発明によれば、第1の直流電源と負荷との間
に第1の電界効果トランジスタが接続され、第2の直流
電源と前記負荷との間に第2の電界効果トランジスタが
接続される。また、差動スイッチング回路の第1のトラ
ンジスタスイッチング回路に前記第1の直流電源の電圧
が制御電圧として印加され、第2のトランジスタスイッ
チング回路に第2の直流電源の電圧が制御電圧として印
加される。これにより前記第1及び第2のトランジスタ
スイッチング回路のオン・オフ状態は前記第1及び第2
の直流電源の電圧差に対応して反転される。例えば、前
記第1の直流電源の電圧が前記第2の直流電源の電圧よ
りも高いときは、前記第1のトランジスタスイッチング
回路がオフ状態に、また前記第2のトランジスタスイッ
チング回路がオン状態にそれぞれ設定され、電圧制御回
路を介して第1の電界効果トランジスタのゲート・ソー
ス間逆バイアス電圧が低下され、該第1の電界効果トラ
ンジスタはオン状態とされる。またこのとき、前記電圧
制御回路により第2の電界効果トランジスタのゲート・
ソース間逆バイアス電圧が増加され、該第2の電界効果
トランジスタはオフ状態とされる。これにより、前記第
1の電界効果トランジスタを介して前記第1の直流電源
から負荷に通電される。また、前記第2の直流電源の電
圧が前記第1の直流電源の電圧よりも高いときは、前記
第1のトランジスタスイッチング回路がオン状態に、ま
た前記第2のトランジスタスイッチング回路がオフ状態
にそれぞれ設定される。このとき、前記電圧制御回路を
介して前記第2の電界効果トランジスタのゲート・ソー
ス間逆バイアス電圧が低下され、該第2の電界効果トラ
ンジスタはオン状態とされると共に、前記第1の電界効
果トランジスタのゲート・ソース間逆バイアス電圧が増
加され、該第1の電界効果トランジスタはオフ状態とさ
れる。これにより、前記第2の電界効果トランジスタを
介して前記第2の直流電源から負荷に通電される。
According to the present invention, the first field effect transistor is connected between the first DC power supply and the load, and the second field effect transistor is connected between the second DC power supply and the load. To be done. Further, the voltage of the first DC power supply is applied as a control voltage to the first transistor switching circuit of the differential switching circuit, and the voltage of the second DC power supply is applied as a control voltage to the second transistor switching circuit. . As a result, the ON / OFF states of the first and second transistor switching circuits are set to the first and second
Inverted according to the voltage difference of the DC power source. For example, when the voltage of the first DC power supply is higher than the voltage of the second DC power supply, the first transistor switching circuit is turned off and the second transistor switching circuit is turned on. The reverse bias voltage between the gate and the source of the first field effect transistor that has been set is lowered via the voltage control circuit, and the first field effect transistor is turned on. At this time, the voltage control circuit causes the gate of the second field effect transistor
The reverse bias voltage between the sources is increased and the second field effect transistor is turned off. As a result, the load is energized from the first DC power supply via the first field effect transistor. Further, when the voltage of the second DC power supply is higher than the voltage of the first DC power supply, the first transistor switching circuit is turned on and the second transistor switching circuit is turned off. Is set. At this time, the gate-source reverse bias voltage of the second field effect transistor is lowered via the voltage control circuit, the second field effect transistor is turned on, and the first field effect transistor is turned on. The reverse bias voltage between the gate and the source of the transistor is increased, and the first field effect transistor is turned off. As a result, the load is energized from the second DC power supply through the second field effect transistor.

【0009】[0009]

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図1は本発明の一実施例を示す回路図である。
図において、前述した従来例と同一構成部分は同一符号
をもって表す。即ち、1はACアダプタ等の外部電源、
2は負荷回路、3はバッテリー、4は電源切替回路であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention.
In the figure, the same components as those in the conventional example described above are represented by the same reference numerals. That is, 1 is an external power source such as an AC adapter,
Reference numeral 2 is a load circuit, 3 is a battery, and 4 is a power supply switching circuit.

【0010】外部電源1及びバッテリー3のそれぞれの
正極は、電源切替回路4の入力端子IN1,IN2に接
続され、負極は接地端子Gに接続されている。また、負
荷回路2の電源入力端子は電源切替回路4の出力端子O
UTに接続されている。
The positive electrodes of the external power source 1 and the battery 3 are connected to the input terminals IN1 and IN2 of the power source switching circuit 4, and the negative electrodes are connected to the ground terminal G. The power input terminal of the load circuit 2 is the output terminal O of the power switching circuit 4.
It is connected to the UT.

【0011】電源切替回路4は、差動スイッチング回路
41、MOS型Nチャネルの電界効果トランジスタ(以
下、FETと称する)Q1,Q2,Q3,Q4、及び抵
抗器Ra,Rbから構成されている。
The power supply switching circuit 4 comprises a differential switching circuit 41, MOS type N-channel field effect transistors (hereinafter referred to as FETs) Q1, Q2, Q3, Q4, and resistors Ra, Rb.

【0012】FETQ1のドレインは第1の入力端子I
N1を介して外部電源1の正極端子に接続され、ソース
は出力端子OUTを介して負荷回路2の正極入力端子に
接続されると共に、FETQ3のドレインに接続されて
いる。FETQ1のゲートは、FETQ3のゲートに接
続されると共に、抵抗器Raを介してFETQ3のソー
スに接続されている。また、FETQ2のドレインは第
2の入力端子IN2を介してバッテリー3の正極端子に
接続され、ソースは出力端子OUT及びFETQ4のド
レインに接続されている。FETQ2のゲートは、FE
TQ4のゲートに接続されると共に、抵抗器Rbを介し
てFETQ4のソースに接続されている。
The drain of the FET Q1 is the first input terminal I
It is connected to the positive electrode terminal of the external power supply 1 via N1, the source is connected to the positive electrode input terminal of the load circuit 2 via the output terminal OUT, and is connected to the drain of the FET Q3. The gate of the FET Q1 is connected to the gate of the FET Q3 and also to the source of the FET Q3 via the resistor Ra. The drain of the FET Q2 is connected to the positive terminal of the battery 3 via the second input terminal IN2, and the source is connected to the output terminal OUT and the drain of the FET Q4. The gate of FET Q2 is FE
It is connected to the gate of TQ4 and also to the source of FET Q4 via a resistor Rb.

【0013】差動スイッチング回路41は、図において
左右対称に構成されている。即ち、Pチャネルの電界効
果トランジスタ(以下、FETと称する)Q5、PNP
型のトランジスタQ6,Q7、NPN型のトランジスタ
Q8,Q9及び抵抗器R1〜R7から構成され、抵抗器
R1,R2と抵抗器R3,R4、抵抗器R5と抵抗器R
6は同一抵抗値のものが使用されている。
The differential switching circuit 41 is constructed symmetrically in the figure. That is, a P-channel field effect transistor (hereinafter referred to as FET) Q5, PNP
Type transistors Q6 and Q7, NPN type transistors Q8 and Q9, and resistors R1 to R7, and resistors R1 and R2 and resistors R3 and R4, and resistors R5 and R.
6 has the same resistance value.

【0014】FETQ5のドレインは出力端子OUTに
接続され、FETQ5のソースは抵抗器R7を介してそ
のゲート及びトランジスタQ6,Q7のそれぞれのエミ
ッタに接続されている。
The drain of the FET Q5 is connected to the output terminal OUT, and the source of the FET Q5 is connected to its gate and the emitters of the transistors Q6 and Q7 via the resistor R7.

【0015】トランジスタQ6のベースは、抵抗器R1
を介して接地されると共に、抵抗器R2を介して第1の
入力端子IN1に接続されている。また、トランジスタ
Q6のコレクタはトランジスタQ8のベースに接続され
ると共に、抵抗器R5を介して接地されている。トラン
ジスタQ8のコレクタはFETQ2のゲートに接続さ
れ、エミッタは接地されている。
The base of transistor Q6 is resistor R1.
Is grounded through and is also connected to the first input terminal IN1 through a resistor R2. The collector of the transistor Q6 is connected to the base of the transistor Q8 and is also grounded via the resistor R5. The collector of the transistor Q8 is connected to the gate of the FET Q2, and the emitter is grounded.

【0016】トランジスタQ7のベースは、抵抗器R3
を介して接地されると共に、抵抗器R4を介して第2の
入力端子IN2に接続されている。また、トランジスタ
Q7のコレクタはトランジスタQ9のベースに接続され
ると共に、抵抗器R6を介して接地されている。トラン
ジスタQ9のコレクタはFETQ1のゲートに接続さ
れ、エミッタは接地されている。
The base of the transistor Q7 is a resistor R3.
Is grounded through and is also connected to the second input terminal IN2 through a resistor R4. The collector of the transistor Q7 is connected to the base of the transistor Q9 and is also grounded via the resistor R6. The collector of the transistor Q9 is connected to the gate of the FET Q1 and the emitter is grounded.

【0017】前述の構成よりなる本実施例によれば、例
えば、バッテリー3の電圧Vbが外部電源1の電圧Va
よりも高いとき、或いはバッテリー3が接続され、外部
電源1が接続ていないときは、トランジスタQ7のベー
スに印加される電圧は、トランジスタQ6のベースに印
加される電圧より高くなる。また、一般にMOS型のF
ETQ1,Q2にはドレイン・ソース間に寄生ダイオー
ドが形成されている。さらに、トランジスタQ6,Q7
のそれぞれのエミッタ電圧は同一であるので、トランジ
スタQ7のベース・エミッタ間電圧は、トランジスタQ
6のベース・エミッタ間電圧よりも大きくなり、バッテ
リー3からFETQ2の寄生ダイオード及びFETQ5
を介して流れる電流はトランジスタQ6のエミッタ・コ
レクタを介して抵抗器R5及びトランジスタQ8のベー
スに流れ、トランジスタQ8のベース・エミッタ間電圧
が上昇してトランジスタQ8はオン状態となる。これに
より、FETQ4のゲートが接地された状態となり、F
ETQ4のドレインからFETQ4のソース及び抵抗器
Rbを介してグランドに電流が流れ、FETQ2のゲー
ト・ソース間に逆バイアス電圧が印加されてFETQ2
はオン状態となり、バッテリー3からFETQ2を介し
て負荷回路2に通電される。
According to this embodiment having the above-mentioned structure, for example, the voltage Vb of the battery 3 is the voltage Va of the external power source 1.
Higher, or when the battery 3 is connected and the external power supply 1 is not connected, the voltage applied to the base of the transistor Q7 is higher than the voltage applied to the base of the transistor Q6. Also, in general, MOS type F
In ETQ1 and Q2, a parasitic diode is formed between the drain and the source. Furthermore, transistors Q6 and Q7
Since their respective emitter voltages are the same, the base-emitter voltage of the transistor Q7 is
6 is larger than the base-emitter voltage, and the battery 3 to the FET Q2 parasitic diode and FET Q5
A current flowing through the transistor Q6 flows to the resistor R5 and the base of the transistor Q8 via the emitter / collector of the transistor Q6, the base-emitter voltage of the transistor Q8 rises, and the transistor Q8 is turned on. As a result, the gate of the FET Q4 is grounded, and F
A current flows from the drain of the ETQ4 to the ground via the source of the FET Q4 and the resistor Rb, and a reverse bias voltage is applied between the gate and the source of the FET Q2 to cause the FET Q2.
Is turned on, and the load circuit 2 is energized from the battery 3 via the FET Q2.

【0018】一方、トランジスタQ7へは電流が流れな
いので、トランジスタQ9のベース・エミッタ間電圧は
ほぼ0Vとなり、トランジスタQ9はオフ状態となる。
これにより、FETQ3のゲート・ソース間には逆バイ
アス電圧が印加されないため、FETQ1のゲート電圧
とソース電圧は等しくなる。これによりFETQ1の空
乏層領域が広がり、FETQ1はオフ状態となり、外部
電源1(第1の入力端子IN1)と出力端子OUTとの
間は遮断される。
On the other hand, since no current flows to the transistor Q7, the base-emitter voltage of the transistor Q9 becomes almost 0 V, and the transistor Q9 is turned off.
As a result, the reverse bias voltage is not applied between the gate and the source of the FET Q3, so that the gate voltage and the source voltage of the FET Q1 become equal. As a result, the depletion layer region of the FET Q1 expands, the FET Q1 is turned off, and the external power supply 1 (first input terminal IN1) and the output terminal OUT are disconnected.

【0019】また、外部電源1の電圧Vaがバッテリー
3の電圧Vbよりも高いとき、或いは外部電源1が接続
され、バッテリー3が接続されていないときは、前述と
は対称的な状態になる。
When the voltage Va of the external power supply 1 is higher than the voltage Vb of the battery 3, or when the external power supply 1 is connected and the battery 3 is not connected, a state symmetrical to the above is obtained.

【0020】即ち、トランジスタQ6のベースに印加さ
れる電圧は、トランジスタQ7のベースに印加される電
圧より高くなり、トランジスタQ6,Q7のそれぞれの
エミッタ電圧は同一であるので、トランジスタQ6のベ
ース・エミッタ間電圧は、トランジスタQ7のベース・
エミッタ間電圧よりも大きくなり、外部電源1からFE
TQ1の寄生ダイオード及びFETQ5を介して流れる
電流はトランジスタQ7のエミッタ・コレクタを介して
抵抗器R6及びトランジスタQ9のベースに流れ、トラ
ンジスタQ9のベース・エミッタ間電圧が上昇してトラ
ンジスタQ9はオン状態となる。これにより、FETQ
3のゲートが接地された状態となり、FETQ3のドレ
インからソース及び抵抗器Raを介してグランドに電流
が流れ、FETQ2のゲート・ソース間に逆バイアス電
圧が印加され、FETQ2がオン状態となり、外部電源
1からFETQ1を介して負荷回路2に通電される。
That is, the voltage applied to the base of the transistor Q6 is higher than the voltage applied to the base of the transistor Q7, and the emitter voltages of the transistors Q6 and Q7 are the same. The voltage between the base of transistor Q7
It becomes larger than the voltage between the emitters and FE from the external power supply 1
The current flowing through the parasitic diode of TQ1 and the FET Q5 flows to the bases of the resistor R6 and the transistor Q9 via the emitter / collector of the transistor Q7, the base-emitter voltage of the transistor Q9 rises, and the transistor Q9 is turned on. Become. As a result, FETQ
The gate of the FET 3 is grounded, a current flows from the drain of the FET Q3 to the ground through the source and the resistor Ra, a reverse bias voltage is applied between the gate and the source of the FET Q2, the FET Q2 is turned on, and the external power supply is turned on. The load circuit 2 is energized from 1 through the FET Q1.

【0021】また、トランジスタQ6へは電流が流れな
いので、トランジスタQ8のベース・エミッタ間電圧は
ほぼ0Vとなり、トランジスタQ8はオフ状態となる。
これにより、FETQ4のゲート・ソース間には逆バイ
アス電圧が印加されないため、FETQ2のゲート電圧
とソース電圧は等しくなる。これによりFETQ2の空
乏層領域が広がり、FETQ2はオフ状態となり、バッ
テリー3(第2の入力端子IN2)と出力端子OUTと
の間は遮断される。
Further, since no current flows to the transistor Q6, the base-emitter voltage of the transistor Q8 becomes almost 0 V, and the transistor Q8 is turned off.
As a result, the reverse bias voltage is not applied between the gate and the source of the FET Q4, so that the gate voltage and the source voltage of the FET Q2 become equal. As a result, the depletion layer region of the FET Q2 expands, the FET Q2 is turned off, and the battery 3 (second input terminal IN2) and the output terminal OUT are disconnected.

【0022】前述した構成において、電源切替回路4で
消費される電力は、ほぼ抵抗器R1〜R7,Ra,Rb
による消費電力のみと考えられ、各抵抗器R1〜R7,
Ra,Rbに流れる電流が必要最小限となるように各抵
抗値を設定することにより、従来に比べて無駄な消費電
力を低減することができる。実験による実測値では、前
述した電源切替回路4における消費電力は0.36Wと
なった。
In the above-mentioned configuration, the power consumed by the power supply switching circuit 4 is almost equal to the resistors R1 to R7, Ra and Rb.
It is considered that only the power consumption by the resistors R1 to R7,
By setting the respective resistance values so that the currents flowing through Ra and Rb become the necessary minimum, it is possible to reduce unnecessary power consumption as compared with the conventional case. According to the actual measurement value by the experiment, the power consumption in the power supply switching circuit 4 described above was 0.36W.

【0023】従って、従来例に比べて無駄な消費電力を
低減でき、携帯用機器等におけるバッテリー3による駆
動可能時間を増すことができ、バッテリー駆動による携
帯用機器の性能を向上させることができる。
Therefore, useless power consumption can be reduced as compared with the conventional example, the drivable time by the battery 3 in a portable device or the like can be increased, and the performance of the battery-driven portable device can be improved.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、ト
ランジスタを用いた差動スイッチング回路によって、第
1及び第2の直流電源の電圧差を検出し、該検出結果に
基づいて電圧制御回路により、負荷と前記第1及び第2
の直流電源のそれぞれの間に設けた第1及び第2の電界
効果トランジスタのオンオフ状態を制御しているので、
従来に比べて回路中における無駄な消費電力を低減する
ことができ、携帯用機器等におけるバッテリーによる駆
動可能時間を増すことができ、性能を向上させることが
できる。
As described above, according to the present invention, the differential switching circuit using transistors detects the voltage difference between the first and second DC power supplies, and the voltage control circuit is based on the detection result. The load and the first and second
Since the ON and OFF states of the first and second field effect transistors provided between the DC power supplies are controlled,
It is possible to reduce wasteful power consumption in the circuit as compared with the related art, it is possible to increase the drivable time by a battery in a portable device or the like, and it is possible to improve performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】従来例を示す回路図FIG. 2 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1…外部電源、2…負荷回路、3…バッテリー、4…電
源切替回路、41…差動スイッチング回路、Q1〜Q4
…Nチャネルの電界効果トランジスタ、Q5…Pチャネ
ルの電界効果トランジスタ、Q6,Q7…PNP型のト
ランジスタ、Q8,Q9…NPN型のトランジスタ、R
1〜R7,Ra,Rb…抵抗器、IN1,IN2…入力
端子、OUT…出力端子、G…接地端子。
DESCRIPTION OF SYMBOLS 1 ... External power supply, 2 ... Load circuit, 3 ... Battery, 4 ... Power supply switching circuit, 41 ... Differential switching circuit, Q1-Q4
... N-channel field effect transistor, Q5 ... P-channel field effect transistor, Q6, Q7 ... PNP type transistor, Q8, Q9 ... NPN type transistor, R
1 to R7, Ra, Rb ... Resistors, IN1, IN2 ... Input terminals, OUT ... Output terminals, G ... Ground terminals.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1及び第2の直流電源のうちの電圧の
高い方の直流電源から負荷に電流を流す電源切替回路に
おいて、 前記第1の直流電源と前記負荷との間に介在し、これら
にドレイン及びソースが接続された第1の電界効果トラ
ンジスタと、 前記第2の直流電源と前記負荷との間に介在し、これら
にドレイン及びソースが接続された第2の電界効果トラ
ンジスタと、 前記第1の直流電源の電圧を制御電圧とする第1のトラ
ンジスタスイッチング回路と前記第2の直流電源の電圧
を制御電圧とする第2のトランジスタスイッチング回路
とを有し、前記第1及び第2の直流電源の電圧差に対応
して前記第1及び第2のトランジスタスイッチング回路
のオン・オフ状態を反転する差動スイッチング回路と、 前記第1及び第2のトランジスタスイッチング回路のオ
ン・オフ状態に基づいて、前記第1及び第2の電界効果
トランジスタのゲート電圧を制御する電圧制御回路とを
設けた、 ことを特徴とする電源切替回路。
1. A power supply switching circuit that causes a current to flow from a higher voltage DC power supply of the first and second DC power supplies to a load, the power supply switching circuit being interposed between the first DC power supply and the load, A first field-effect transistor having a drain and a source connected to them; and a second field-effect transistor interposed between the second DC power supply and the load and having a drain and a source connected to them. A first transistor switching circuit that uses the voltage of the first DC power supply as a control voltage and a second transistor switching circuit that uses the voltage of the second DC power supply as a control voltage; Differential switching circuit that inverts the on / off state of the first and second transistor switching circuits in response to the voltage difference of the DC power source, and the first and second transistor switches. Based on the on-off state of the etching circuit, the first and provided with a voltage control circuit for controlling the gate voltage of the second field effect transistor, the power supply switching circuit, characterized in that.
JP4214932A 1992-08-12 1992-08-12 Power supply switching-over circuit Pending JPH0670487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214932A JPH0670487A (en) 1992-08-12 1992-08-12 Power supply switching-over circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214932A JPH0670487A (en) 1992-08-12 1992-08-12 Power supply switching-over circuit

Publications (1)

Publication Number Publication Date
JPH0670487A true JPH0670487A (en) 1994-03-11

Family

ID=16663964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214932A Pending JPH0670487A (en) 1992-08-12 1992-08-12 Power supply switching-over circuit

Country Status (1)

Country Link
JP (1) JPH0670487A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266801A (en) * 2006-03-28 2007-10-11 New Japan Radio Co Ltd Switch circuit
JP2010015416A (en) * 2008-07-04 2010-01-21 Sanyo Electric Co Ltd Power supply circuit and built-in battery type equipment
JP2013102423A (en) * 2011-10-20 2013-05-23 Yamaha Corp Power switching device
CN108988470A (en) * 2017-06-05 2018-12-11 深圳市道通智能航空技术有限公司 Battery redundant circuit, unmanned vehicle and its battery powered control method
CN110034605A (en) * 2019-05-09 2019-07-19 江铃控股有限公司 A kind of automatic switch-over circuit of different electrical power system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266801A (en) * 2006-03-28 2007-10-11 New Japan Radio Co Ltd Switch circuit
JP2010015416A (en) * 2008-07-04 2010-01-21 Sanyo Electric Co Ltd Power supply circuit and built-in battery type equipment
JP2013102423A (en) * 2011-10-20 2013-05-23 Yamaha Corp Power switching device
CN108988470A (en) * 2017-06-05 2018-12-11 深圳市道通智能航空技术有限公司 Battery redundant circuit, unmanned vehicle and its battery powered control method
CN110034605A (en) * 2019-05-09 2019-07-19 江铃控股有限公司 A kind of automatic switch-over circuit of different electrical power system

Similar Documents

Publication Publication Date Title
US7088015B2 (en) Smooth voltage regulation transition circuit having fast recovery
US3973215A (en) Current mirror amplifier
JPH06113454A (en) Power supply circuit
JPH0220116A (en) Overheat detector of semiconductor device
JP2004259902A (en) Semiconductor integrated circuit device
JPH07321621A (en) Semiconductor integrated circuit
JP2805198B2 (en) Power supply circuit and semiconductor integrated circuit device for the power supply circuit
US4401950A (en) Low-voltage, complementary symmetry class B amplifier arrangement
JP3540872B2 (en) Starting circuit
US4758773A (en) Switching device
JP3314696B2 (en) Power supply voltage detection circuit
JP2776034B2 (en) Constant current circuit
JPH04372523A (en) Power changeover circuit
JPH06284599A (en) Power supply switching circuit
JPH06326580A (en) Drive circuit
JP3336184B2 (en) Changeover switch that can be integrated
JPS6172089U (en)
JPH0946911A (en) Charge control circuit and electronic device
JP2531826Y2 (en) Power save circuit
JPH11122916A (en) Limiting circuit for synchronous rectifying circuit
JP2596151B2 (en) Voltage comparator
JPS5936766B2 (en) Memory power supply switching circuit
JPH06319234A (en) Power supply changeover circuit
JPH11110057A (en) Voltage and current generation device
JPH1169623A (en) Power supply circuit for gaasfet

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990223