JPH0670969B2 - シリコン薄膜ピエゾ抵抗素子の製造法 - Google Patents
シリコン薄膜ピエゾ抵抗素子の製造法Info
- Publication number
- JPH0670969B2 JPH0670969B2 JP59192336A JP19233684A JPH0670969B2 JP H0670969 B2 JPH0670969 B2 JP H0670969B2 JP 59192336 A JP59192336 A JP 59192336A JP 19233684 A JP19233684 A JP 19233684A JP H0670969 B2 JPH0670969 B2 JP H0670969B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- substrate
- piezoresistive element
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/10—Adjustable resistors adjustable by mechanical pressure or force
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin-film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Sensors (AREA)
- Adjustable Resistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ピエゾ抵抗素子に関し、詳細には、プラ
ズマCVD（Chemical Vapour Deposition）法を応用して
基板上に結晶性シリコン薄膜を形成することから成る半
導体ピエゾ抵抗素子の製造法に関する。
ズマCVD（Chemical Vapour Deposition）法を応用して
基板上に結晶性シリコン薄膜を形成することから成る半
導体ピエゾ抵抗素子の製造法に関する。
従来から、半導体ピエゾ抵抗素子を製造する方法には種
々のものがある。例えば、単結晶を矩形状に切断して得
る方法および真空蒸着などのPVD（Physical Vapour Dep
osition）法により薄膜を形成して得る方法などがあ
る。これらの方法により得られるピエゾ抵抗素子は、起
歪部（例えば、金属板、ベローズ、金属ダイヤフラムな
ど）に感圧部として貼着、接着または蒸着され、その起
歪部の歪みの変化に基づくその素子の比抵抗変化（ピエ
ゾ抵抗効果）を利用するものであり、圧力センサーなど
に応用される。
々のものがある。例えば、単結晶を矩形状に切断して得
る方法および真空蒸着などのPVD（Physical Vapour Dep
osition）法により薄膜を形成して得る方法などがあ
る。これらの方法により得られるピエゾ抵抗素子は、起
歪部（例えば、金属板、ベローズ、金属ダイヤフラムな
ど）に感圧部として貼着、接着または蒸着され、その起
歪部の歪みの変化に基づくその素子の比抵抗変化（ピエ
ゾ抵抗効果）を利用するものであり、圧力センサーなど
に応用される。
さらに、単結晶基板内に基板と異種タイプの拡散層を形
成して半導体ピエゾ抵抗素子を製造する方法がある。こ
の方法により得られた単結晶基板では、ピエゾ抵抗素子
が形成される半導体基板そのものが起歪部として働き、
半導体基板内の拡散層がピエゾ抵抗素子となる。
成して半導体ピエゾ抵抗素子を製造する方法がある。こ
の方法により得られた単結晶基板では、ピエゾ抵抗素子
が形成される半導体基板そのものが起歪部として働き、
半導体基板内の拡散層がピエゾ抵抗素子となる。
単結晶切断および真空蒸着の前二者の方法によるピエゾ
抵抗素子は、抵抗およびゲージ率についての温度係数が
小さくかつ使用温度範囲が広いという利点を持つが、こ
れらの方法によって能動機能を持つICにすることができ
ない。これに対し、後者の拡散法ではピエゾ抵抗素子の
量産・IC化が可能である。しかしながら、この方法によ
る素子には、基板とピエゾ抵抗素子とがｐ−ｎ接合分離
（逆バイパス）されているものの、温度依存性のある飽
和電流がその接合に流れるために素子の使用温度範囲に
限界がある。更にこの拡散法により形成されたピエゾ抵
抗素子では、この抵抗及びゲージ率の温度係数が夫々20
00ppm/℃、−1000ppm/℃であり、共に大きい。したがっ
て、外付又は同時に形成されたトランジスタ等の能動素
子あるいは感温抵抗により温度補償を行なう必要があ
り、製作工程の繁雑化、素子点数の増加による信頼性の
低下や応答性の劣化を引き起こす。
抵抗素子は、抵抗およびゲージ率についての温度係数が
小さくかつ使用温度範囲が広いという利点を持つが、こ
れらの方法によって能動機能を持つICにすることができ
ない。これに対し、後者の拡散法ではピエゾ抵抗素子の
量産・IC化が可能である。しかしながら、この方法によ
る素子には、基板とピエゾ抵抗素子とがｐ−ｎ接合分離
（逆バイパス）されているものの、温度依存性のある飽
和電流がその接合に流れるために素子の使用温度範囲に
限界がある。更にこの拡散法により形成されたピエゾ抵
抗素子では、この抵抗及びゲージ率の温度係数が夫々20
00ppm/℃、−1000ppm/℃であり、共に大きい。したがっ
て、外付又は同時に形成されたトランジスタ等の能動素
子あるいは感温抵抗により温度補償を行なう必要があ
り、製作工程の繁雑化、素子点数の増加による信頼性の
低下や応答性の劣化を引き起こす。
本発明の目的は、上述の欠点を解消して、広い使用温度
範囲などの優れた特性を備えるピエゾ抵抗素子をIC化す
ることのできる製造法を提供することである。
範囲などの優れた特性を備えるピエゾ抵抗素子をIC化す
ることのできる製造法を提供することである。
ICおよびLSIなどの製造における薄膜形成技術の一つと
してプラズマCVD法がある。このプラズマCVD法は、例え
ば反応ガスに高周波電界を印加し、その電気的エネルギ
ーを利用してガスを活性化し、このプラズマ中で気体状
物質が反応して比較的低温で基板表面に薄膜を析出させ
る方法である（参照、菅野卓雄編著「半導体プラズマプ
ロセス技術」、（昭55.7.10）、産業図書、p50〜60）。
してプラズマCVD法がある。このプラズマCVD法は、例え
ば反応ガスに高周波電界を印加し、その電気的エネルギ
ーを利用してガスを活性化し、このプラズマ中で気体状
物質が反応して比較的低温で基板表面に薄膜を析出させ
る方法である（参照、菅野卓雄編著「半導体プラズマプ
ロセス技術」、（昭55.7.10）、産業図書、p50〜60）。
このプラズマCVD法を利用して、水素化ケイ素から約300
℃の低温で非晶質シリコン薄膜を得る方法があった。こ
の方法により形成されたシリコン薄膜は太陽電池用素材
として実用化されているが、非晶質であり、耐熱性に乏
しく信頼性に欠けるためにピエゾ抵抗素子用としては不
向きである。
℃の低温で非晶質シリコン薄膜を得る方法があった。こ
の方法により形成されたシリコン薄膜は太陽電池用素材
として実用化されているが、非晶質であり、耐熱性に乏
しく信頼性に欠けるためにピエゾ抵抗素子用としては不
向きである。
しかしながら、その水素化ケイ素ガスに水素化ホウ素を
導入し、また、反応条件などを変えることにより、意外
にも、優れた特性を有する結晶性シリコン薄膜ピエゾ抵
抗素子が得られることを見い出し本発明を完成する到っ
た。
導入し、また、反応条件などを変えることにより、意外
にも、優れた特性を有する結晶性シリコン薄膜ピエゾ抵
抗素子が得られることを見い出し本発明を完成する到っ
た。
すなわち、本発明のシリコン薄膜ピエゾ抵抗素子の製造
方は、水素化ホウ素を含む水素化ケイ素ガスより生成さ
れたプラズマ雰囲気下に基板を置き、該基板上にピエゾ
抵抗材料として結晶性シリコン薄膜を析出させることを
特徴とするものである。
方は、水素化ホウ素を含む水素化ケイ素ガスより生成さ
れたプラズマ雰囲気下に基板を置き、該基板上にピエゾ
抵抗材料として結晶性シリコン薄膜を析出させることを
特徴とするものである。
本発明の好ましい態様において、析出時の基板温度を少
なくとも450℃とすることができる。
なくとも450℃とすることができる。
さらに、本発明の一態様において、基板を電気的絶縁基
板とすることができる。
板とすることができる。
本発明の一態様において、プラズマの調製に用いる水素
化ケイ素と水素化ホウ素とのモル比を100:0.01〜100:2
とすることができる。
化ケイ素と水素化ホウ素とのモル比を100:0.01〜100:2
とすることができる。
本発明の一態様において、結晶性シリコン薄膜は、その
結晶面（220）が基板面に対し実質的に垂直に配向した
ものとすることができる。
結晶面（220）が基板面に対し実質的に垂直に配向した
ものとすることができる。
本発明の範囲を限定する意図ではないが、本発明に従っ
て水素化ケイ素ガスに含められたホウ素は、シリコン薄
膜の結晶性を向上させる触媒として働き、抵抗素子の伝
導率および温度特性を適切なものにする不純物として働
くと考えられる。いずれにしても、本発明によって次の
効果が得られる。
て水素化ケイ素ガスに含められたホウ素は、シリコン薄
膜の結晶性を向上させる触媒として働き、抵抗素子の伝
導率および温度特性を適切なものにする不純物として働
くと考えられる。いずれにしても、本発明によって次の
効果が得られる。
（ａ）ホウ素の触媒作用および不純物作用によって、シ
リコン薄膜の結晶性が向上して移動度（μ）が大きくな
るとともに、薄膜の伝導率および使用温度範囲などの温
度特性を良好なものとすることができる。したがって、
本発明に従う方法により最適生成条件下に得られたピエ
ゾ抵抗素子のシリコン薄膜は優越配向を有しかつ顕著な
ピエゾ抵抗効果を示す。
リコン薄膜の結晶性が向上して移動度（μ）が大きくな
るとともに、薄膜の伝導率および使用温度範囲などの温
度特性を良好なものとすることができる。したがって、
本発明に従う方法により最適生成条件下に得られたピエ
ゾ抵抗素子のシリコン薄膜は優越配向を有しかつ顕著な
ピエゾ抵抗効果を示す。
（ｂ）本発明においてプラズマCVD法を応用するので、
本発明によるピエゾ抵抗素子をIC化することができ、し
たがって、本発明によるピエゾ抵抗素子を単に圧力セン
サーに利用するのみならず、IC化して例えばTFTなどに
も応用することができる。
本発明によるピエゾ抵抗素子をIC化することができ、し
たがって、本発明によるピエゾ抵抗素子を単に圧力セン
サーに利用するのみならず、IC化して例えばTFTなどに
も応用することができる。
本発明において、シリコン薄膜の形成はプラズマCVD法
を応用して、すなわちプラズマエンハンスメントによる
熱分解法を用いて行なわれる。このプラズマCVD法のパ
ラメーター（例えば、雰囲気温度、ガス成分および濃
度、基板温度、圧力、流量、反応容器の形状、処理時
間、反応系の清浄度など）を、所望のピエゾ抵抗素子の
特性、用途、形状等に応じて適宜変更することができ
る。
を応用して、すなわちプラズマエンハンスメントによる
熱分解法を用いて行なわれる。このプラズマCVD法のパ
ラメーター（例えば、雰囲気温度、ガス成分および濃
度、基板温度、圧力、流量、反応容器の形状、処理時
間、反応系の清浄度など）を、所望のピエゾ抵抗素子の
特性、用途、形状等に応じて適宜変更することができ
る。
本発明において、プラズマ発生に用いられる反応ガス
は、水素化ケイ素ガスおよび水素化ホウ素ガスである。
これらの反応ガスは混合して、もしくは別々に反応容器
に導入される。水素化ケイ素と水素化ホウ素との組成比
は、形成する膜の性質などに応じて適宜変更することが
できるが、例えば、水素化ケイ素と水素化ホウ素とのモ
ル比で、100:0.01〜100:2、好ましくは100:0.1〜100:0.
8である。すなわち、第５図は、水素化ホウ素と水素化
ケイ素のモル比と低効率の関係を基板温度を500℃、550
℃、600℃と変化させて測定した結果である。シリコン
薄膜を歪ゲージとして使用する場合、シリコン薄膜の抵
抗率は10-1Ωcm以下でなければ実用にならない。すなわ
ち、歪ゲージの形状はダイヤフラム上の歪の分布で定め
られ、その大きさには制限がある。また、大きさが制限
されると、実用となる歪ゲージの抵抗範囲（通常100〜1
0000Ω）に納めるには、シリコン薄膜の抵抗率は10-1Ω
cm以下である必要があり、通常は10-2Ωcm以下で使用し
ている。この条件を満足するモル比は基板温度550℃、6
00℃では100:0.01（１×10-2）以上、基板温度500℃で
は100:0.1（１×10-1）以上であることが判る。また、
モル比が1:1以上になると、水素化ホウ素の固溶限に近
くなり、低効率は飽和状態となり、これ以上組成比を変
化させても低効率を変化できなくなるので、ほぼ100:2
が上限となる。反応ガスに対するキャリアガスとして
は、例えばH2、Ar、Heなどがある。
は、水素化ケイ素ガスおよび水素化ホウ素ガスである。
これらの反応ガスは混合して、もしくは別々に反応容器
に導入される。水素化ケイ素と水素化ホウ素との組成比
は、形成する膜の性質などに応じて適宜変更することが
できるが、例えば、水素化ケイ素と水素化ホウ素とのモ
ル比で、100:0.01〜100:2、好ましくは100:0.1〜100:0.
8である。すなわち、第５図は、水素化ホウ素と水素化
ケイ素のモル比と低効率の関係を基板温度を500℃、550
℃、600℃と変化させて測定した結果である。シリコン
薄膜を歪ゲージとして使用する場合、シリコン薄膜の抵
抗率は10-1Ωcm以下でなければ実用にならない。すなわ
ち、歪ゲージの形状はダイヤフラム上の歪の分布で定め
られ、その大きさには制限がある。また、大きさが制限
されると、実用となる歪ゲージの抵抗範囲（通常100〜1
0000Ω）に納めるには、シリコン薄膜の抵抗率は10-1Ω
cm以下である必要があり、通常は10-2Ωcm以下で使用し
ている。この条件を満足するモル比は基板温度550℃、6
00℃では100:0.01（１×10-2）以上、基板温度500℃で
は100:0.1（１×10-1）以上であることが判る。また、
モル比が1:1以上になると、水素化ホウ素の固溶限に近
くなり、低効率は飽和状態となり、これ以上組成比を変
化させても低効率を変化できなくなるので、ほぼ100:2
が上限となる。反応ガスに対するキャリアガスとして
は、例えばH2、Ar、Heなどがある。
本発明において、プラズマ中の化学種の状態は、プラズ
マの発生法、ガスの圧力等により異なり、イオン、電
子、中性分子、原子などがその種として存在すると考え
られるが、本明細書においてプラズマは例えば高周波電
界が印加されてその電気エネルギーによって活性化され
た反応ガスを指すものとする。
マの発生法、ガスの圧力等により異なり、イオン、電
子、中性分子、原子などがその種として存在すると考え
られるが、本明細書においてプラズマは例えば高周波電
界が印加されてその電気エネルギーによって活性化され
た反応ガスを指すものとする。
本発明の方法を実施するために用いることのできるプラ
ズマCVD装置には、誘導結合方式および容量結合方式の
ものがある（前揚「半導体プラズマプロセス技術」、p1
01〜204よりプラズマ装置の詳細を参照し、その記載を
本発明に含める）。
ズマCVD装置には、誘導結合方式および容量結合方式の
ものがある（前揚「半導体プラズマプロセス技術」、p1
01〜204よりプラズマ装置の詳細を参照し、その記載を
本発明に含める）。
本発明の方法において、析出時の基板温度はピエゾ抵抗
素子の特性に応じて変更できるが、例えば400℃以上、
好ましくは450℃以上、より好ましくは480℃以上、さら
に好ましくは500℃〜650℃である。これらの温度限界未
満の温度で得られたシリコン薄膜では結晶性がよくない
為であり、他方上限の温度以上で得られたシリコン薄膜
では膜の熱的損傷が増大するからである。
素子の特性に応じて変更できるが、例えば400℃以上、
好ましくは450℃以上、より好ましくは480℃以上、さら
に好ましくは500℃〜650℃である。これらの温度限界未
満の温度で得られたシリコン薄膜では結晶性がよくない
為であり、他方上限の温度以上で得られたシリコン薄膜
では膜の熱的損傷が増大するからである。
本発明において用いられ基板は、所望のピエゾ抵抗素子
の特性、用途、形状等に応じてその材質、形状、寸法、
電気的特性を適宜変更することができるが、金属酸化物
（例えばSiO2）などの絶縁材よりつくられたものあるい
はそのような絶縁体で覆われたものであることが望まし
い。
の特性、用途、形状等に応じてその材質、形状、寸法、
電気的特性を適宜変更することができるが、金属酸化物
（例えばSiO2）などの絶縁材よりつくられたものあるい
はそのような絶縁体で覆われたものであることが望まし
い。
本発明に従ってシリコン薄膜が析出した基板は、例えば
第１図（ａ）に示すようにSiO2の絶縁層２の上にシリコ
ン薄膜１が積層されたものである。絶縁層２の下層に支
持体として金属板３が設けられている。析出後、従来の
技術に依ってピエゾ抵抗素子に加工される。第１図
（ａ）に示す薄膜形成基板からエッチング加工および電
極接続されたピエゾ抵抗素子の一例を第１図（ｂ）に示
す。
第１図（ａ）に示すようにSiO2の絶縁層２の上にシリコ
ン薄膜１が積層されたものである。絶縁層２の下層に支
持体として金属板３が設けられている。析出後、従来の
技術に依ってピエゾ抵抗素子に加工される。第１図
（ａ）に示す薄膜形成基板からエッチング加工および電
極接続されたピエゾ抵抗素子の一例を第１図（ｂ）に示
す。
次に実施例により本発明をさらに詳細に説明する。
誘導結合方式のプラズマCVD装置を用いて、反応容器に
導入された反応ガスを活性化し、絶縁基板上にシリコン
薄膜を析出させた。
導入された反応ガスを活性化し、絶縁基板上にシリコン
薄膜を析出させた。
石英管（外径42mm）の外側に誘導コイルが巻かれた反応
管の一端から真空ポンプで排気する。その反応管内のテ
ーブル上に基板が配置されている。その実施例で用いら
れた基板は金属板上にSiO2層が形成された絶縁基板であ
った。
管の一端から真空ポンプで排気する。その反応管内のテ
ーブル上に基板が配置されている。その実施例で用いら
れた基板は金属板上にSiO2層が形成された絶縁基板であ
った。
反応管の他端から、SiH4ガス（H290％希釈）とB2H6ガス
（1500ppm、H2希釈）とを管内に導入し、SiH4とB2H6と
の割合が100:0.76である混合ガスを反応ガスとして用い
た。SiH4とB2H6の流量はニードルバルブで微調整され
て、夫々59SCCM（20℃１気圧での１分間あたりのc
m3）、30SCCMであった。また、管内の圧力を約2.6Torr
に設定した。この真空度は、ピラニー真空計を排気側に
設けて測定した。R.F.電力を30（Ｗ）に、基板温度（T
s）を450℃に設定した。この処理を15分間行ない、所望
のピエゾ抵抗素子を調製した。
（1500ppm、H2希釈）とを管内に導入し、SiH4とB2H6と
の割合が100:0.76である混合ガスを反応ガスとして用い
た。SiH4とB2H6の流量はニードルバルブで微調整され
て、夫々59SCCM（20℃１気圧での１分間あたりのc
m3）、30SCCMであった。また、管内の圧力を約2.6Torr
に設定した。この真空度は、ピラニー真空計を排気側に
設けて測定した。R.F.電力を30（Ｗ）に、基板温度（T
s）を450℃に設定した。この処理を15分間行ない、所望
のピエゾ抵抗素子を調製した。
さらに、基板温度（Ts）を500℃、550℃、575℃、600
℃、625℃、650℃に各々変えて、上述の実施例と同様に
ピエゾ抵抗素子を調製した。
℃、625℃、650℃に各々変えて、上述の実施例と同様に
ピエゾ抵抗素子を調製した。
得られた抵抗素子についてＸ線回折を行ない、その結果
を第２図（ａ）に示す。さらに、歪みに対する抵抗変化
率（ΔR/R）を測定し、その結果を第３図に示す。ま
た、周囲温度に対するゲージ率変化および素子抵抗の周
囲温度依存性を測定し、その結果を第４図の（ａ）およ
び（ｂ）に各々示す。
を第２図（ａ）に示す。さらに、歪みに対する抵抗変化
率（ΔR/R）を測定し、その結果を第３図に示す。ま
た、周囲温度に対するゲージ率変化および素子抵抗の周
囲温度依存性を測定し、その結果を第４図の（ａ）およ
び（ｂ）に各々示す。
本発明と対比するために、水素化ホウ素を含まない反応
ガスを用いて、シリコン薄膜形成を行なった。得られた
基板についてＸ線回折を行ない、その結果を第２図
（ｂ）に示す。
ガスを用いて、シリコン薄膜形成を行なった。得られた
基板についてＸ線回折を行ない、その結果を第２図
（ｂ）に示す。
第２図（ａ）のＸ線回折スペクトルから判かるように、
本発明によるシリコン薄膜は結晶性が高く、さらに基板
温度（Ts）が500℃以上になるとシリコン薄膜が（220）
におけるピエゾ抵抗係数は大きく、したがって、本発明
に依るピエゾ抵抗係を用いた圧力センサーでは、その面
内に歪みを加えると大きな抵抗変化として出すことがで
きる。
本発明によるシリコン薄膜は結晶性が高く、さらに基板
温度（Ts）が500℃以上になるとシリコン薄膜が（220）
におけるピエゾ抵抗係数は大きく、したがって、本発明
に依るピエゾ抵抗係を用いた圧力センサーでは、その面
内に歪みを加えると大きな抵抗変化として出すことがで
きる。
第２図（ａ）と（ｂ）との対比から明らかなように、水
素化ホウ素を添加しない場合は本発明における配向性が
全く現われず、単に多結晶化傾向があるにすぎない。
素化ホウ素を添加しない場合は本発明における配向性が
全く現われず、単に多結晶化傾向があるにすぎない。
第３図に歪みに対する抵抗変化率が示される。ホウ素添
加のためにこのシリコン薄膜はｐ型伝導を示し、抵抗変
化率（ΔR/R）は引張りに対し増大、圧縮に対して減少
する。この図から判かるように、本発明によるピエゾ抵
抗素子は歪みに対する直線性を有している。
加のためにこのシリコン薄膜はｐ型伝導を示し、抵抗変
化率（ΔR/R）は引張りに対し増大、圧縮に対して減少
する。この図から判かるように、本発明によるピエゾ抵
抗素子は歪みに対する直線性を有している。
第４図（ａ）では周囲温度に対するゲージ率変化が示さ
れる。この図から、基板温度約500℃で形成されたシリ
コン薄膜は正の周囲温度依存性を、また基板温度約575
℃以上での薄膜は負の周囲温度依存性を有している。
れる。この図から、基板温度約500℃で形成されたシリ
コン薄膜は正の周囲温度依存性を、また基板温度約575
℃以上での薄膜は負の周囲温度依存性を有している。
第４図（ｂ）では素子抵抗の周囲温度依存性が示され
る。この図から、その依存性が、生成基板温度、不純物
添加の影響を受け、負、正、或いは零となることがわか
る。
る。この図から、その依存性が、生成基板温度、不純物
添加の影響を受け、負、正、或いは零となることがわか
る。
第４図（ａ）および（ｂ）の結果から明らかなように、
本発明による素子のゲージ率および抵抗に関する温度係
数は従来の拡散法による素子のものと比べて１桁小さ
く、したがって、本発明のピエゾ抵抗素子は広い使用温
度範囲を持つことがわかる。
本発明による素子のゲージ率および抵抗に関する温度係
数は従来の拡散法による素子のものと比べて１桁小さ
く、したがって、本発明のピエゾ抵抗素子は広い使用温
度範囲を持つことがわかる。
前記実施例においては、ｐ型伝導シリコン薄膜について
述べられているが、本発明は水素化リン等を用いて作成
したｎ型伝導のシリコン薄膜についても適用しうる。ま
た、不純ガスとしてB2H6を用いているが、この代わりに
PH3又はAsH3ガスを用いることもでき、更に、SiH4ガス
の代わりにSiF4,Sicl4等のガスを用いることもできる。
述べられているが、本発明は水素化リン等を用いて作成
したｎ型伝導のシリコン薄膜についても適用しうる。ま
た、不純ガスとしてB2H6を用いているが、この代わりに
PH3又はAsH3ガスを用いることもでき、更に、SiH4ガス
の代わりにSiF4,Sicl4等のガスを用いることもできる。
第１図（ａ）はシリコン薄膜が析出された基板の断面
図、第１図（ｂ）は第１図（ａ）の基板からエッチング
加工されたピエゾ抵抗素子の断面図、第２図（ａ）は本
発明によるシリコン薄膜のＸ線回折図、第２図（ｂ）は
水素化ホウ素を含まない反応ガスを用いたシリコン薄膜
のＸ線回折図、第３図は歪−抵抗特性を示す図、第４図
（ａ）および（ｂ）は各々ゲージ率および低効率の温度
特性図、第５図は水素化ケイ素モル量を100とした場合
の水素化ホウ素と水素化ケイ素のモル比に対する低効率
の変化を示す。 １……シリコン薄膜、２……絶縁基板、３……金属板、
４……電極。
図、第１図（ｂ）は第１図（ａ）の基板からエッチング
加工されたピエゾ抵抗素子の断面図、第２図（ａ）は本
発明によるシリコン薄膜のＸ線回折図、第２図（ｂ）は
水素化ホウ素を含まない反応ガスを用いたシリコン薄膜
のＸ線回折図、第３図は歪−抵抗特性を示す図、第４図
（ａ）および（ｂ）は各々ゲージ率および低効率の温度
特性図、第５図は水素化ケイ素モル量を100とした場合
の水素化ホウ素と水素化ケイ素のモル比に対する低効率
の変化を示す。 １……シリコン薄膜、２……絶縁基板、３……金属板、
４……電極。
フロントページの続き (72)発明者 金子 嘉一 長野県埴科郡戸倉町大字若宮黒彦1305― 112
Claims (2)
- 【請求項１】水素化ケイ素と水素化ホウ素とのモル比が
100:0.01〜100:2である、水素化ホウ素を含む水素化ケ
イ素ガスより生成されたプラズマ雰囲気下に電気的絶縁
基板を置き、この基板温度を500〜600℃とし、該基板上
にピエゾ抵抗材料として結晶性シリコン薄膜を析出させ
ることを特徴とするシリコン薄膜ピエゾ抵抗素子の製造
法。 - 【請求項２】結晶性シリコン薄膜は、その結晶面（22
0）が基板面に対し実質的に垂直に配向されている、特
許請求の範囲第１項記載のシリコン薄膜ピエゾ抵抗素子
の製造法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192336A JPH0670969B2 (ja) | 1984-09-13 | 1984-09-13 | シリコン薄膜ピエゾ抵抗素子の製造法 |
| EP85110800A EP0174553B1 (en) | 1984-09-13 | 1985-08-28 | Method for production of silicon thin film piezoresistive devices |
| DE8585110800T DE3578845D1 (de) | 1984-09-13 | 1985-08-28 | Verfahren zur herstellung von duennschichtsilizium piezoresistiver geraete. |
| US06/815,305 US4657775A (en) | 1984-09-13 | 1985-12-30 | Method for production of silicon thin film piezoresistive devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192336A JPH0670969B2 (ja) | 1984-09-13 | 1984-09-13 | シリコン薄膜ピエゾ抵抗素子の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170716A JPS6170716A (ja) | 1986-04-11 |
| JPH0670969B2 true JPH0670969B2 (ja) | 1994-09-07 |
Family
ID=16289584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192336A Expired - Fee Related JPH0670969B2 (ja) | 1984-09-13 | 1984-09-13 | シリコン薄膜ピエゾ抵抗素子の製造法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4657775A (ja) |
| EP (1) | EP0174553B1 (ja) |
| JP (1) | JPH0670969B2 (ja) |
| DE (1) | DE3578845D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4895734A (en) * | 1987-03-31 | 1990-01-23 | Hitachi Chemical Company, Ltd. | Process for forming insulating film used in thin film electroluminescent device |
| US5167158A (en) * | 1987-10-07 | 1992-12-01 | Kabushiki Kaisha Komatsu Seisakusho | Semiconductor film pressure sensor and method of manufacturing same |
| WO1990001153A1 (fr) * | 1988-07-26 | 1990-02-08 | Hitachi Construction Machinery Co., Ltd | Capteur de pression, procede de production et dispositif hydraulique pourvu de ce capteur |
| US5837332A (en) * | 1989-11-19 | 1998-11-17 | Nihon Victor Kabushiki-Kaisha | Method and apparatus for preparing crystal thin films by using a surface acoustic wave |
| JP3315730B2 (ja) * | 1991-08-26 | 2002-08-19 | マイクロリス、コーパレイシャン | ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法 |
| KR100279217B1 (ko) * | 1994-04-13 | 2001-02-01 | 야마자끼 순페이 | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 |
| US6974763B1 (en) | 1994-04-13 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber |
| US5867886A (en) * | 1997-10-20 | 1999-02-09 | Delco Electronics Corp. | Method of making a thick film pressure sensor |
| FR2772473B1 (fr) * | 1997-12-11 | 2000-04-28 | Yvon Sampeur | Procede pour realiser une jauge de contrainte et jauge de contrainte obtenue par la mise en oeuvre du procede |
| US6022756A (en) * | 1998-07-31 | 2000-02-08 | Delco Electronics Corp. | Metal diaphragm sensor with polysilicon sensing elements and methods therefor |
| US6367132B2 (en) * | 1998-08-31 | 2002-04-09 | Eastman Kodak Company | Method of making a print head |
| US6319743B1 (en) | 1999-04-14 | 2001-11-20 | Mykrolis Corporation | Method of making thin film piezoresistive sensor |
| DE19955287A1 (de) * | 1999-11-17 | 2001-08-02 | Bosch Gmbh Robert | Verfahren zum Herstellen von dotiertem polykristallinem Silicium für piezoresistive Anordnungen |
| DE19955288B4 (de) * | 1999-11-17 | 2004-05-13 | Robert Bosch Gmbh | Verfahren zum Herstellen von dotiertem polykristallinem Silicium für piezoresistive Anordnungen |
| JP3713008B2 (ja) * | 2002-09-30 | 2005-11-02 | 長野計器株式会社 | 歪み量検出装置の製造方法 |
| US7127949B2 (en) * | 2003-07-08 | 2006-10-31 | National University Of Singapore | Contact pressure sensor and method for manufacturing the same |
| CN102023065B (zh) * | 2009-09-11 | 2016-04-13 | 北京京东方光电科技有限公司 | 用于检测液晶面板生产中毛刷压入量的接触力测量基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2371524A1 (fr) * | 1976-11-18 | 1978-06-16 | Alsthom Atlantique | Procede de depot d'une couche mince par decomposition d'un gaz dans un plasma |
| US4504518A (en) * | 1982-09-24 | 1985-03-12 | Energy Conversion Devices, Inc. | Method of making amorphous semiconductor alloys and devices using microwave energy |
| JPS59158566A (ja) * | 1983-02-28 | 1984-09-08 | Nippon Denso Co Ltd | 半導体加速度センサ |
| US4492736A (en) * | 1983-09-29 | 1985-01-08 | Atlantic Richfield Company | Process for forming microcrystalline silicon material and product |
-
1984
- 1984-09-13 JP JP59192336A patent/JPH0670969B2/ja not_active Expired - Fee Related
-
1985
- 1985-08-28 EP EP85110800A patent/EP0174553B1/en not_active Expired
- 1985-08-28 DE DE8585110800T patent/DE3578845D1/de not_active Expired - Lifetime
- 1985-12-30 US US06/815,305 patent/US4657775A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0174553B1 (en) | 1990-07-25 |
| EP0174553A2 (en) | 1986-03-19 |
| US4657775A (en) | 1987-04-14 |
| EP0174553A3 (en) | 1986-12-10 |
| DE3578845D1 (de) | 1990-08-30 |
| JPS6170716A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1090454A (en) | Devices including a layer of amorphous silicon | |
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| EP0174553B1 (en) | Method for production of silicon thin film piezoresistive devices | |
| EP0030638B2 (en) | Method for depositing silicon or germanium containing films | |
| US5296258A (en) | Method of forming silicon carbide | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US5518951A (en) | Method for making thin film piezoresistive sensor | |
| Lin et al. | Effects of SiH4, GeH4, and B 2 H 6 on the Nucleation and Deposition of Polycrystalline Si1− x Ge x Films | |
| CA1242035A (en) | Amorphous hydrogenated bipolar hetero-junction transistor | |
| Onuma et al. | Piezoresistive elements of polycrystalline semiconductor thin films | |
| WO1986004989A1 (fr) | Element capteur de gaz compose d'un film d'oxide d'etain | |
| JP3542012B2 (ja) | 薄膜ガスセンサ | |
| WO2007049402A1 (ja) | 大気圧水素プラズマを用いた膜製造方法、精製膜製造方法及び装置 | |
| JP2854038B2 (ja) | 半導体素子 | |
| JPH01313974A (ja) | 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ | |
| JPH09228055A (ja) | 微結晶炭化珪素薄膜の製造方法及びその製造方法を用いたピエゾ抵抗体 | |
| JPS6316914B2 (ja) | ||
| JP3977878B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| JP2741385B2 (ja) | シリコン薄膜ピエゾ抵抗素子の製造法 | |
| JPH04307977A (ja) | 熱型赤外線センサの製造方法 | |
| JPH04229664A (ja) | 光起電力装置及びその製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPH07135332A (ja) | 光起電力素子の製造方法 | |
| JPH04291967A (ja) | 光起電力装置の製造方法 | |
| JPH1030907A (ja) | 薄膜素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |