JPH0671027B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH0671027B2 JPH0671027B2 JP63172108A JP17210888A JPH0671027B2 JP H0671027 B2 JPH0671027 B2 JP H0671027B2 JP 63172108 A JP63172108 A JP 63172108A JP 17210888 A JP17210888 A JP 17210888A JP H0671027 B2 JPH0671027 B2 JP H0671027B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductor wiring
- electrode
- insulating resin
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータや、ゲートアレイ等の
多電極，狭ピッチのLSIチップなどの半導体素子の実装
方法に関するものである。
多電極，狭ピッチのLSIチップなどの半導体素子の実装
方法に関するものである。
従来の技術 従来の技術を第２図とともに説明する。
まず第２図ａに示す様に、ガラスよりなる配線基板21の
導体配線22を有する面に、光硬化性樹脂23を塗布する。
導体配線22は、Cr-Au,Al,ITO等であり，光硬化性樹脂23
は、エポキシ，アクリル等である。次に、第２図ｂに示
す様に、Al,Au等よりなる突起電極25を有したLSIチップ
24を、突起電極25と導体配線22が一致する様に配線基板
21の光硬化性樹脂23を塗布された領域に設置し加圧ツー
ル26にてLSIチップ24を加圧する。この時、光硬化性樹
脂23は周囲に押し出され、LSIチップ24の突起電極25と
導体配線22は電気的に接触する。またこの時、LSIチッ
プ24は、加圧により、凹状に弾性変形する。次に、紫外
線27を配線基板21の裏面より照射し、光硬化性樹脂23を
硬化する。次に、第２図Ｃに示す様に加圧ツール26を解
除する。この時、LSIチップ24は、凹状に弾性変形した
状態で配線基板21に固着されている。
導体配線22を有する面に、光硬化性樹脂23を塗布する。
導体配線22は、Cr-Au,Al,ITO等であり，光硬化性樹脂23
は、エポキシ，アクリル等である。次に、第２図ｂに示
す様に、Al,Au等よりなる突起電極25を有したLSIチップ
24を、突起電極25と導体配線22が一致する様に配線基板
21の光硬化性樹脂23を塗布された領域に設置し加圧ツー
ル26にてLSIチップ24を加圧する。この時、光硬化性樹
脂23は周囲に押し出され、LSIチップ24の突起電極25と
導体配線22は電気的に接触する。またこの時、LSIチッ
プ24は、加圧により、凹状に弾性変形する。次に、紫外
線27を配線基板21の裏面より照射し、光硬化性樹脂23を
硬化する。次に、第２図Ｃに示す様に加圧ツール26を解
除する。この時、LSIチップ24は、凹状に弾性変形した
状態で配線基板21に固着されている。
発明が解決しようとする課題 前述した従来の技術では、LSIチップが弾性変形した状
態で、配線基板に固着されている為、次に示す問題があ
る。
態で、配線基板に固着されている為、次に示す問題があ
る。
（１）LSIチップが変形している為、素子の特性が変化
し、歩留りが低い。
し、歩留りが低い。
（２）LSIチップには、光硬化性樹脂から、常に剥離し
ようとする力が作用している為、高温高湿状態では、剥
離が発生し、信頼性が低い。
ようとする力が作用している為、高温高湿状態では、剥
離が発生し、信頼性が低い。
課題を解決するための手段 本発明は、LSIチップの加圧時には、光硬化性樹脂のLSI
チップの電極周囲のみを硬化し、その後加圧を解除しLS
Iチップの弾性変形を、復帰させた状態で、未硬化部の
光硬化性樹脂を硬化するものである。
チップの電極周囲のみを硬化し、その後加圧を解除しLS
Iチップの弾性変形を、復帰させた状態で、未硬化部の
光硬化性樹脂を硬化するものである。
すなわち、本発明は、導体配線を有する絶縁性基板の前
記導体配線に絶縁性樹脂を塗布する工程と、前記導体配
線と半導体素子の電極を一致させ前記半導体素子を前記
絶縁性基板の絶縁性樹脂を塗布した領域に設置し加圧
し、前記半導体素子の電極と前記導体配線を接触させる
工程と、前記半導体素子を、前記絶縁性基板に加圧した
状態で、前記絶縁性樹脂の前記半導体素子の電極の周囲
のみを硬化させ前記半導体素子の電極と前記導体配線を
電気的に接続する工程と、前記加圧を解除した後、前記
絶縁性樹脂の未硬化部分を硬化し前記半導体素子を前記
絶縁性基板に固着する工程よりなる半導体素子の実装方
法であり、また導体配線を有する絶縁性基板の前記導体
配線に絶縁性樹脂を塗布する工程と、前記導体配線と半
導体素子の電極を一致させ前記半導体素子を前記絶縁性
基板の絶縁性樹脂を塗布した領域に設置し加圧し、前記
半導体素子の電極と前記導体配線を接触させる工程と、
前記半導体素子を前記絶縁性基板に加圧した状態で、前
記絶縁性樹脂の前記半導体素子の電極の周囲のみを硬化
させ前記半導体素子の電極を前記導体配線を電気的に接
続する工程と、前記加圧を解除した後、前記半導体素子
の電極の周囲の前記絶縁性樹脂の硬化方法とは異る硬化
方法により、前記絶縁性樹脂の未硬化部分を硬化し前記
半導体素子を前記絶縁性基板に固着する工程よりなる半
導体素子の実装方法を提供するものである。
記導体配線に絶縁性樹脂を塗布する工程と、前記導体配
線と半導体素子の電極を一致させ前記半導体素子を前記
絶縁性基板の絶縁性樹脂を塗布した領域に設置し加圧
し、前記半導体素子の電極と前記導体配線を接触させる
工程と、前記半導体素子を、前記絶縁性基板に加圧した
状態で、前記絶縁性樹脂の前記半導体素子の電極の周囲
のみを硬化させ前記半導体素子の電極と前記導体配線を
電気的に接続する工程と、前記加圧を解除した後、前記
絶縁性樹脂の未硬化部分を硬化し前記半導体素子を前記
絶縁性基板に固着する工程よりなる半導体素子の実装方
法であり、また導体配線を有する絶縁性基板の前記導体
配線に絶縁性樹脂を塗布する工程と、前記導体配線と半
導体素子の電極を一致させ前記半導体素子を前記絶縁性
基板の絶縁性樹脂を塗布した領域に設置し加圧し、前記
半導体素子の電極と前記導体配線を接触させる工程と、
前記半導体素子を前記絶縁性基板に加圧した状態で、前
記絶縁性樹脂の前記半導体素子の電極の周囲のみを硬化
させ前記半導体素子の電極を前記導体配線を電気的に接
続する工程と、前記加圧を解除した後、前記半導体素子
の電極の周囲の前記絶縁性樹脂の硬化方法とは異る硬化
方法により、前記絶縁性樹脂の未硬化部分を硬化し前記
半導体素子を前記絶縁性基板に固着する工程よりなる半
導体素子の実装方法を提供するものである。
作用 LSIチップの変形がない状態で、LSIチップを配線基板に
固着することができるため、半導体素子の特性劣化がな
く、信頼性も高い。
固着することができるため、半導体素子の特性劣化がな
く、信頼性も高い。
実施例 本発明の一実施例を第１図とともに説明する。
まず第１図ａに示す様に、ガラスよりなり、導体配線２
及び、紫外線遮断膜８を有した配線基板１の導体配線２
を含む領域に絶縁性樹脂３を塗布する。配線基板１の厚
みは、0.1〜2.0mm程度であり、導体配線２は、Cr-Au,A
l,ITO等でありその厚みは、0.1〜1.0μ程度である。紫
外線遮断膜８は、導体配線２が不透明であれば、導体配
線２形成時に同時に容易に形成できる。また、導体配線
２がITO等の透明な場合は、別途、蒸着，印刷等により
形成する。絶縁性樹脂３は、光硬化と常温硬化あるいは
光硬化と加熱硬化等の硬化方法によるものであり、主成
分は、エポキシ，アクリル，ウレタン等である。塗布方
法はディスペンサー，印刷等を用いる。また、絶縁性樹
脂３の塗布を、配線基板２に行ったが、後に、配線基板
１に搭載するLSIチップ４側に行ってもよい。
及び、紫外線遮断膜８を有した配線基板１の導体配線２
を含む領域に絶縁性樹脂３を塗布する。配線基板１の厚
みは、0.1〜2.0mm程度であり、導体配線２は、Cr-Au,A
l,ITO等でありその厚みは、0.1〜1.0μ程度である。紫
外線遮断膜８は、導体配線２が不透明であれば、導体配
線２形成時に同時に容易に形成できる。また、導体配線
２がITO等の透明な場合は、別途、蒸着，印刷等により
形成する。絶縁性樹脂３は、光硬化と常温硬化あるいは
光硬化と加熱硬化等の硬化方法によるものであり、主成
分は、エポキシ，アクリル，ウレタン等である。塗布方
法はディスペンサー，印刷等を用いる。また、絶縁性樹
脂３の塗布を、配線基板２に行ったが、後に、配線基板
１に搭載するLSIチップ４側に行ってもよい。
次に、第１図ｂに示す様に、Au等よりなる突起電極５を
有した、LSIチップ４を、突起電極５と導体配線２が一
致する様に配線基板１の絶縁性樹脂３が塗布された領域
に設置する。突起電極５の厚みは１〜10μｍ程度であ
り、その寸法は、３μ□〜50μ□程度である。
有した、LSIチップ４を、突起電極５と導体配線２が一
致する様に配線基板１の絶縁性樹脂３が塗布された領域
に設置する。突起電極５の厚みは１〜10μｍ程度であ
り、その寸法は、３μ□〜50μ□程度である。
次に、加圧ツール６にてLSIチップ１を加圧する。この
時、絶縁性樹脂３は周囲に押し出され、LSIチップ４の
突起電極５と導体配線２は電気的に接触する。また、こ
の時、LSIチップ４には、LSIチップ４の中心が最も低く
なる様な凹状のそりが生じる。そり量はLSIチップ４が1
0mm□の時、数μｍ程度である。次に、LSIチップ４を加
圧した状態で、紫外線７を照射し、絶縁性樹脂３を硬化
する。この時、LSIチップ４の中央に位置する絶縁性樹
脂３は、紫外線遮断膜８により硬化されず、突起電極５
の周囲のみの絶縁性樹脂３が硬化される。硬化時間は、
紫外線照度が500〜1000mW/cm2のとき、0.5〜1.0秒程度
である。
時、絶縁性樹脂３は周囲に押し出され、LSIチップ４の
突起電極５と導体配線２は電気的に接触する。また、こ
の時、LSIチップ４には、LSIチップ４の中心が最も低く
なる様な凹状のそりが生じる。そり量はLSIチップ４が1
0mm□の時、数μｍ程度である。次に、LSIチップ４を加
圧した状態で、紫外線７を照射し、絶縁性樹脂３を硬化
する。この時、LSIチップ４の中央に位置する絶縁性樹
脂３は、紫外線遮断膜８により硬化されず、突起電極５
の周囲のみの絶縁性樹脂３が硬化される。硬化時間は、
紫外線照度が500〜1000mW/cm2のとき、0.5〜1.0秒程度
である。
次に第１図ｃに示す様に、加圧ツール６を解除する。こ
の時、LSIチップ１の突起電極５と導体配線２は、突起
電極５の周囲のすでに硬化した絶縁性樹脂3aの硬化収縮
力により、電気的接続を保持した状態となる。また、LS
Iチップ４の中央部の絶縁性樹脂3bは未硬化である為、L
SIチップ４の加圧時に生じたLSIチップ４のそりはなく
なり、フラットな状態となる。次に、第１図ｄに示す様
に、未硬化部の絶縁性樹脂3bを、加熱硬化あるいは常温
硬化により硬化し、LSIチップ４を配線基板１に固着す
る。加熱硬化の場合は、80℃〜150℃で10分〜30分、常
温硬化の場合は、10分〜３時間程度で硬化する。
の時、LSIチップ１の突起電極５と導体配線２は、突起
電極５の周囲のすでに硬化した絶縁性樹脂3aの硬化収縮
力により、電気的接続を保持した状態となる。また、LS
Iチップ４の中央部の絶縁性樹脂3bは未硬化である為、L
SIチップ４の加圧時に生じたLSIチップ４のそりはなく
なり、フラットな状態となる。次に、第１図ｄに示す様
に、未硬化部の絶縁性樹脂3bを、加熱硬化あるいは常温
硬化により硬化し、LSIチップ４を配線基板１に固着す
る。加熱硬化の場合は、80℃〜150℃で10分〜30分、常
温硬化の場合は、10分〜３時間程度で硬化する。
なお、膜８として電子線遮断膜を用い、電子線を照射し
て樹脂３を硬化させてもよい。
て樹脂３を硬化させてもよい。
発明の効果 本発明では、LSIチップの加圧時、つまり、LSIチップに
そりが生じている段階では、LSIチップの突起電極の周
囲のみの絶縁性樹脂を硬化し、LSIチップの加圧を解除
し、そりをなくした状態で、全体の絶縁性樹脂を硬化す
る為、次に示す効果がある。
そりが生じている段階では、LSIチップの突起電極の周
囲のみの絶縁性樹脂を硬化し、LSIチップの加圧を解除
し、そりをなくした状態で、全体の絶縁性樹脂を硬化す
る為、次に示す効果がある。
（１）LSIチップにそりが生じていない為、素子特性の
変動がなく、歩留りが高い。
変動がなく、歩留りが高い。
（２）LSIチップの応力による絶縁性樹脂へのストレス
がない為、信頼性が高い。
がない為、信頼性が高い。
（３）LSIチップ中央部の硬化前では接着力が非常に弱
くこの時点で電気検査を行うことにより、LSIチップの
交換が非常に容易となり、マルチチップ実装時の生産性
が高い。
くこの時点で電気検査を行うことにより、LSIチップの
交換が非常に容易となり、マルチチップ実装時の生産性
が高い。
第１図は本発明の一実施例方法の工程別断面図、第２図
は従来方法の工程別断面図である。 １……配線基板、２……導体配線、３……絶縁性樹脂、
４……LSIチップ、５……突起電極、６……加圧ツー
ル、７……紫外線、８……紫外線遮断膜。
は従来方法の工程別断面図である。 １……配線基板、２……導体配線、３……絶縁性樹脂、
４……LSIチップ、５……突起電極、６……加圧ツー
ル、７……紫外線、８……紫外線遮断膜。
Claims (3)
- 【請求項１】導体配線を有する絶縁性基板の前記導体配
線に絶縁性樹脂を塗布する工程と、前記導体配線と半導
体素子の電極を一致させ前記半導体素子を前記絶縁性基
板の絶縁性樹脂を塗布した領域に設置し加圧し、前記半
導体素子の電極と前記導体配線を接触させる工程と、前
記半導体素子を、前記絶縁性基板に加圧した状態で、前
記絶縁性樹脂の前記半導体素子の電極の周囲のみを硬化
させ前記半導体素子の電極と前記導体配線を電気的に接
続する工程と、前記加圧を解除した後、前記絶縁性樹脂
の未硬化部分を硬化し前記半導体素子を前記絶縁性基板
に固着する工程よりなることを特徴とする半導体素子の
実装方法。 - 【請求項２】導体配線を有する絶縁性基板の前記導体配
線に絶縁性樹脂を塗布する工程と、前記導体配線と半導
体素子の電極を一致させ前記半導体素子を前記絶縁性基
板の絶縁性樹脂を塗布した領域に設置し加圧し、前記半
導体素子の電極と前記導体配線を接触させる工程と、前
記半導体素子を前記絶縁性基板に加圧した状態で、前記
絶縁性樹脂の前記半導体素子の電極の周囲のみを硬化さ
せ前記半導体素子の電極と前記導体配線を電気的に接続
する工程と、前記加圧を解除した後、前記半導体素子の
電極の周囲の前記絶縁性樹脂の硬化方法とは異る硬化方
法により、前記絶縁性樹脂の未硬化部分を硬化し前記半
導体素子を前記絶縁性基板に固着する工程よりなること
を特徴とする半導体素子の実装方法。 - 【請求項３】絶縁性基板として、透明絶縁基板の少くと
も一主面に、半導体素子の電極と相対する導体配線を有
し、前記半導体素子搭載領域の半導体素子の電極と相対
しない部分に、紫外線または電子線を遮断する膜を有し
ている配線基板を用いることを特徴とする特許請求の範
囲第１項又は第２項記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172108A JPH0671027B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172108A JPH0671027B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0222834A JPH0222834A (ja) | 1990-01-25 |
| JPH0671027B2 true JPH0671027B2 (ja) | 1994-09-07 |
Family
ID=15935701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172108A Expired - Fee Related JPH0671027B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671027B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547895B2 (ja) * | 1990-03-20 | 1996-10-23 | シャープ株式会社 | 半導体装置の実装方法 |
| JPH0493146U (ja) * | 1990-12-25 | 1992-08-13 | ||
| DE102005029407B4 (de) * | 2005-06-24 | 2008-06-19 | Mühlbauer Ag | Verfahren und Vorrichtung zum dauerhaften Verbinden integrierter Schaltungen mit einem Substrat |
-
1988
- 1988-07-11 JP JP63172108A patent/JPH0671027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0222834A (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| JPH05144817A (ja) | 電子部品実装接続体およびその製造方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH0682708B2 (ja) | 半導体装置の製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH084101B2 (ja) | 半導体装置の製造方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH0671028B2 (ja) | 半導体素子の実装方法 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JP2540963B2 (ja) | 半導体装置の製造方法 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JP2712757B2 (ja) | ボンディングツール | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JP2797669B2 (ja) | 半導体装置の製造方法 | |
| JPH03290983A (ja) | Ｌｅｄ表示素子の製造方法 | |
| JP2675714B2 (ja) | 突起電極の製法 | |
| JPS63293839A (ja) | 半導体装置 | |
| JPH0671029B2 (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |