JPH067233B2 - 液晶表示装置駆動回路用電源回路 - Google Patents
液晶表示装置駆動回路用電源回路Info
- Publication number
- JPH067233B2 JPH067233B2 JP62335495A JP33549587A JPH067233B2 JP H067233 B2 JPH067233 B2 JP H067233B2 JP 62335495 A JP62335495 A JP 62335495A JP 33549587 A JP33549587 A JP 33549587A JP H067233 B2 JPH067233 B2 JP H067233B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- liquid crystal
- power supply
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は電圧平均化駆動法により液晶表示装置を駆動
する駆動回路の電源回路に関する。
する駆動回路の電源回路に関する。
（ロ）従来の技術 パーソナルコンピュータやワードプロセッサなどに使用
される液晶表示装置では、選択画素が非選択画素より明
るいネガ表示や、その逆に選択画素が非選択画素より暗
いポジ表示を切り換えておこなえるようになっている場
合がある。
される液晶表示装置では、選択画素が非選択画素より明
るいネガ表示や、その逆に選択画素が非選択画素より暗
いポジ表示を切り換えておこなえるようになっている場
合がある。
この場合、液晶表示装置の駆動回路からは、たとえば所
定の抵抗値を有する複数の抵抗を直列に接続し、その抵
抗の直列回路に電源回路から電源電圧を印加して電圧値
の異なる複数のバイアス電圧を作り出し、それらのバイ
アス電圧を合成してそれぞれの表示における選択画素お
よび非選択画素に対して所定の電圧を印加している。つ
まり、ネガ表示における選択画素には電圧ＶONが、非選
択画素には電圧ＶOFFがそれぞれ印加され、またポジ表
示における選択画素には電圧ＶOFFが、非選択画素には
電圧ＶONがそれぞれ印加される。
定の抵抗値を有する複数の抵抗を直列に接続し、その抵
抗の直列回路に電源回路から電源電圧を印加して電圧値
の異なる複数のバイアス電圧を作り出し、それらのバイ
アス電圧を合成してそれぞれの表示における選択画素お
よび非選択画素に対して所定の電圧を印加している。つ
まり、ネガ表示における選択画素には電圧ＶONが、非選
択画素には電圧ＶOFFがそれぞれ印加され、またポジ表
示における選択画素には電圧ＶOFFが、非選択画素には
電圧ＶONがそれぞれ印加される。
電圧ＶONおよび電圧ＶOFFの実効値は、画素に印加され
る最大電圧をＶOバイアス比をａ，走査本数をｎとした
場合、それぞれ下記の式にて設定される。
る最大電圧をＶOバイアス比をａ，走査本数をｎとした
場合、それぞれ下記の式にて設定される。
なお、電圧ＶONと電圧ＶOFFとの比が最大の場合 となる。
（ハ）発明が解決しようとする問題点 しかしながら一般に、液晶表示装置の画素の透過率は画
素に印加される電圧に依存するものであり、上記のよう
にネガ表示における選択画素の印加電圧とポジ表示にお
ける非選択画素の印加電圧とが等しいと、それぞれの表
示状態における透過率の比率が等しくなり、ネガ表示の
場合のコントラストが低下した。またこのコントラスト
の低下を改善するためには、それぞれの表示におけるそ
れぞれの印加電圧を最適値に調整すればよいが、電源回
路の電源電圧の調整作業は煩雑になった。
素に印加される電圧に依存するものであり、上記のよう
にネガ表示における選択画素の印加電圧とポジ表示にお
ける非選択画素の印加電圧とが等しいと、それぞれの表
示状態における透過率の比率が等しくなり、ネガ表示の
場合のコントラストが低下した。またこのコントラスト
の低下を改善するためには、それぞれの表示におけるそ
れぞれの印加電圧を最適値に調整すればよいが、電源回
路の電源電圧の調整作業は煩雑になった。
この発明は上記の事情を考慮してなされたもので、ネガ
表示の場合のコントラストを向上させることができるバ
イアス電圧を発生させることが可能な液晶表示装置駆動
回路用電源回路を提供しようとするものである。
表示の場合のコントラストを向上させることができるバ
イアス電圧を発生させることが可能な液晶表示装置駆動
回路用電源回路を提供しようとするものである。
（ニ）問題点を解決するための手段 この発明の構成は、電源電圧を液晶表示装置のポジ表示
の場合とネガ表示の場合とで値の異なる２つの電圧に変
換するスイッチング回路と、 前記スイッチング回路に直列に接続され前記スイッチン
グ回路から印加される前記２つの電圧をそれぞれ複数の
異なる値のバイアス電圧に分圧する分圧回路とを備え、
ネガ表示の場合には、選択画素と非選択画素のコントラ
スト値をポジ表示の場合よりも大きくするバイアス電圧
を分圧回路に出力させることを特徴とする液晶表示装置
駆動回路用電源回路である。
の場合とネガ表示の場合とで値の異なる２つの電圧に変
換するスイッチング回路と、 前記スイッチング回路に直列に接続され前記スイッチン
グ回路から印加される前記２つの電圧をそれぞれ複数の
異なる値のバイアス電圧に分圧する分圧回路とを備え、
ネガ表示の場合には、選択画素と非選択画素のコントラ
スト値をポジ表示の場合よりも大きくするバイアス電圧
を分圧回路に出力させることを特徴とする液晶表示装置
駆動回路用電源回路である。
（ホ）作用 スイチッング回路はポジ表示の場合とネガ表示の場合と
で値の異なる２つの電圧に電源電圧を変換する。この２
つの電圧はそれぞれの表示に対応して分圧回路に印加さ
れ、分圧回路はポジ表示の場合とネガ表示の場合とのそ
れぞれの最適バイアス電圧を出力するよう作用する。
で値の異なる２つの電圧に電源電圧を変換する。この２
つの電圧はそれぞれの表示に対応して分圧回路に印加さ
れ、分圧回路はポジ表示の場合とネガ表示の場合とのそ
れぞれの最適バイアス電圧を出力するよう作用する。
（ヘ）実施例 以下この発明の実施例を図面にて詳述するが、この発明
は以下の実施例に限定されるものではない。
は以下の実施例に限定されるものではない。
第１図において、１はスイチッング回路で、複数の異な
るバイアス電圧を出力する分圧回路２が電圧調整用の可
変抵抗器３を介して直列に接続されている。スイチッン
グ回路１は、ポジ表示とネガ表示との切り換えの信号に
より作動するスイッチ手段１ａと抵抗１ｂとで構成さ
れ、分圧回路２に値の異なる２つの電圧を印加する。ス
イッチ手段１ａはネガ表示の場合に端子Ａと端子Ｃとが
導通となり、分圧回路２に抵抗１ｂを介して第１の電圧
Ｖ１を供給し、ポジ表示の場合に端子Ｂと端子Ｃとが導
通となり、分圧回路２に第２の電圧Ｖ２を供給する。ス
イッチ手段１ａは、第２図に示すように、スイッチング
素子である２つの電界効果型トランジスタ（以下ＦＥＴ
と記す）４，５と、ＦＥＴ４，５のスイッチングを制御
する制御回路６とで構成される。ＦＥＴ４，５と制御回
路６とはそれぞれダイオード７，８とそれぞれのダイオ
ード７，８に並列接続されるコンデンサ９，１０とを介
して接続されている。制御回路６は２つのトランジスタ
１１，１２と３つの抵抗１３，１４，１５とで構成され
る。
るバイアス電圧を出力する分圧回路２が電圧調整用の可
変抵抗器３を介して直列に接続されている。スイチッン
グ回路１は、ポジ表示とネガ表示との切り換えの信号に
より作動するスイッチ手段１ａと抵抗１ｂとで構成さ
れ、分圧回路２に値の異なる２つの電圧を印加する。ス
イッチ手段１ａはネガ表示の場合に端子Ａと端子Ｃとが
導通となり、分圧回路２に抵抗１ｂを介して第１の電圧
Ｖ１を供給し、ポジ表示の場合に端子Ｂと端子Ｃとが導
通となり、分圧回路２に第２の電圧Ｖ２を供給する。ス
イッチ手段１ａは、第２図に示すように、スイッチング
素子である２つの電界効果型トランジスタ（以下ＦＥＴ
と記す）４，５と、ＦＥＴ４，５のスイッチングを制御
する制御回路６とで構成される。ＦＥＴ４，５と制御回
路６とはそれぞれダイオード７，８とそれぞれのダイオ
ード７，８に並列接続されるコンデンサ９，１０とを介
して接続されている。制御回路６は２つのトランジスタ
１１，１２と３つの抵抗１３，１４，１５とで構成され
る。
分圧回路２は、５つの抵抗１６，１７，１８，１９，２
０と５つのＯＰアンプ２１，２２，２３，２４，２５と
で構成されている。それぞれのＯＰアンプ２１〜２５は
ボルテッジフォロアを形成している。そしてそれぞれの
ＯＰアンプ２１〜２５の出力端子から複数（この実施例
においては５つ）の異なる値のバイアス電圧ＶB2〜ＶB6
が図示しない液晶表示装置駆動回路に出力される。前記
駆動回路は当該分野で公知の電圧平均化駆動法による駆
動回路であってよく、駆動電圧を得るためのバイアス電
圧の合成回路や画素の選択回路などを有するものであ
る。
０と５つのＯＰアンプ２１，２２，２３，２４，２５と
で構成されている。それぞれのＯＰアンプ２１〜２５は
ボルテッジフォロアを形成している。そしてそれぞれの
ＯＰアンプ２１〜２５の出力端子から複数（この実施例
においては５つ）の異なる値のバイアス電圧ＶB2〜ＶB6
が図示しない液晶表示装置駆動回路に出力される。前記
駆動回路は当該分野で公知の電圧平均化駆動法による駆
動回路であってよく、駆動電圧を得るためのバイアス電
圧の合成回路や画素の選択回路などを有するものであ
る。
つぎにこの実施例の動作について第３〜４図を交えて説
明する。
明する。
まずネガ表示の場合の電源電圧の変換について説明す
る。
る。
スイッチング回路１と分圧回路２との直列回路には、バ
イアス電圧ＶB1〜ＶB6を作るための高圧側の電源電圧Ｖ
DDと低圧側の電源電圧ＶEEとが印加されている。また、
制御回路６のトランジスタ１１のコレクタに接続された
抵抗１３には電圧ＶCCが、トランジスタ１１のコレクタ
とトランジスタ１２のベースとの接続点に接続された抵
抗１４には電圧−Ｖ1が、トランジスタ１２のエミッタ
に電圧−Ｖ1より高い電圧に設定された電圧ＶECが、さ
らにトランジスタ１２のコレクタに接続された抵抗１５
には電圧ＶEEより高い電圧に設定された電圧ＶCCがそれ
ぞれ印加されている。なお電圧−Ｖ1はグラウンドレベ
ルであってもよい。
イアス電圧ＶB1〜ＶB6を作るための高圧側の電源電圧Ｖ
DDと低圧側の電源電圧ＶEEとが印加されている。また、
制御回路６のトランジスタ１１のコレクタに接続された
抵抗１３には電圧ＶCCが、トランジスタ１１のコレクタ
とトランジスタ１２のベースとの接続点に接続された抵
抗１４には電圧−Ｖ1が、トランジスタ１２のエミッタ
に電圧−Ｖ1より高い電圧に設定された電圧ＶECが、さ
らにトランジスタ１２のコレクタに接続された抵抗１５
には電圧ＶEEより高い電圧に設定された電圧ＶCCがそれ
ぞれ印加されている。なお電圧−Ｖ1はグラウンドレベ
ルであってもよい。
この状態において、トランジスタ１１のベースにネガ表
示を示す正のパルスの信号が入力されると、トランジス
タ１１とトランジスタ１２とがＯＮとなり、トランジス
タ１２のコレクタとそれぞれのダイオード７，８との接
続点Ｐの電圧がほぼ０となり、端子Ａと接続点Ｐとの間
に電圧が印加され端子Ａと端子ＣすなわちＦＥＴ４がス
イッチングして導通状態となる。これによって分圧回路
２には、抵抗１ｂと可変抵抗器３とで降圧された第１の
電圧Ｖ１が印加されることとなる。
示を示す正のパルスの信号が入力されると、トランジス
タ１１とトランジスタ１２とがＯＮとなり、トランジス
タ１２のコレクタとそれぞれのダイオード７，８との接
続点Ｐの電圧がほぼ０となり、端子Ａと接続点Ｐとの間
に電圧が印加され端子Ａと端子ＣすなわちＦＥＴ４がス
イッチングして導通状態となる。これによって分圧回路
２には、抵抗１ｂと可変抵抗器３とで降圧された第１の
電圧Ｖ１が印加されることとなる。
つぎに、トランジスタ１１のベースにポジ表示を示す負
のパルスの信号が入力されると、トランジスタ１１がＯ
ＦＦとなり、トランジスタ１２のベースには抵抗１３と
抵抗１４とで電圧ＶCCと電圧−Ｖ1とが分圧された電圧
ＶECより低い電圧が印加されることとなり、トランジス
タ１２がＯＦＦとなる。これによって接続点Ｐには電圧
ＶCCが印加されるものとなり、ＦＥＴ５がＯＮとなって
端子Ｂと端子Ｃとの間が導通となる。したがって分圧回
路２には抵抗１ｂにて降圧されない第２の電圧Ｖ2が印
加されることとなる。
のパルスの信号が入力されると、トランジスタ１１がＯ
ＦＦとなり、トランジスタ１２のベースには抵抗１３と
抵抗１４とで電圧ＶCCと電圧−Ｖ1とが分圧された電圧
ＶECより低い電圧が印加されることとなり、トランジス
タ１２がＯＦＦとなる。これによって接続点Ｐには電圧
ＶCCが印加されるものとなり、ＦＥＴ５がＯＮとなって
端子Ｂと端子Ｃとの間が導通となる。したがって分圧回
路２には抵抗１ｂにて降圧されない第２の電圧Ｖ2が印
加されることとなる。
分圧回路２の抵抗１６，１７，１８，１９，２０のそれ
ぞれの抵抗値をＲ1，Ｒ2，Ｒ3，Ｒ4，Ｒ5とし、可変抵
抗器３の抵抗値をＲ6、スイッチング回路１の抵抗１ｂ
の抵抗値をＲ7とすると、第１の電圧Ｖ１および第２の
電圧Ｖ２はそれぞれ下式によって求まる。
ぞれの抵抗値をＲ1，Ｒ2，Ｒ3，Ｒ4，Ｒ5とし、可変抵
抗器３の抵抗値をＲ6、スイッチング回路１の抵抗１ｂ
の抵抗値をＲ7とすると、第１の電圧Ｖ１および第２の
電圧Ｖ２はそれぞれ下式によって求まる。
上記（2-1）式および（2-2）式から明らかなように、ネ
ガ表示の場合にはポジ表示の場合より低い電圧が分圧回
路２に印加されるものである。
ガ表示の場合にはポジ表示の場合より低い電圧が分圧回
路２に印加されるものである。
分圧回路２はそれぞれの表示に対応して電圧Ｖ１および
電圧Ｖ２を抵抗１６〜２０にて分圧し、バイアス電圧Ｖ
B2〜ＶB6を出力する。バイアス電圧ＶB1〜ＶB6はコント
ラストを向上させるために、200分の１デューテイの時
に選択画素に印加される電圧と非選択画素に印加される
電圧との比率を最大にするバイアス比である1/9バイア
スによる印加電圧が得られるよう設定されている。
電圧Ｖ２を抵抗１６〜２０にて分圧し、バイアス電圧Ｖ
B2〜ＶB6を出力する。バイアス電圧ＶB1〜ＶB6はコント
ラストを向上させるために、200分の１デューテイの時
に選択画素に印加される電圧と非選択画素に印加される
電圧との比率を最大にするバイアス比である1/9バイア
スによる印加電圧が得られるよう設定されている。
第３図は液晶表示装置の画素に1/9バイアスにて印加さ
れる電圧の波形を示すグラフで、同図中Ｔは走査時間、
ｔは一走査本数あたりの時間（Ｔ／ｎ），Ｖ0は選択画
素に印加される電圧（最大電圧），7/9Ｖ0は半選択画素
に印加される電圧、1/9Ｖ0は非選択画素に印加される電
圧である。この実施例の場合Ｖ0はバイアス電圧ＶB1で
ある。
れる電圧の波形を示すグラフで、同図中Ｔは走査時間、
ｔは一走査本数あたりの時間（Ｔ／ｎ），Ｖ0は選択画
素に印加される電圧（最大電圧），7/9Ｖ0は半選択画素
に印加される電圧、1/9Ｖ0は非選択画素に印加される電
圧である。この実施例の場合Ｖ0はバイアス電圧ＶB1で
ある。
ここでネガ表示およびポジ表示のそれぞれの場合におけ
る選択画素に対する印加電圧ＶON，ＶOFFと非選択画素
に対する印加電圧ＶOFF′，ＶON′，それぞれの印加電
圧ＶON，ＶOFF，ＶOFF′，ＶON′における透過率および
電圧Ｖ1，Ｖ2の関係について説明する。
る選択画素に対する印加電圧ＶON，ＶOFFと非選択画素
に対する印加電圧ＶOFF′，ＶON′，それぞれの印加電
圧ＶON，ＶOFF，ＶOFF′，ＶON′における透過率および
電圧Ｖ1，Ｖ2の関係について説明する。
駆動される液晶表示装置の画素数を640×400とすると、
走査本数は上下分割走査で200本となる。ネガ表示の場
合の印加電圧の比ＶON／ＶOFFを1.078とすると、ＶON＝
2.20Ｖrms，ＶOFF＝2.04Ｖrmsと設定する。この値の場
合の透過率を第４図のグラフから求めると、印加電圧Ｖ
ONに対して透過率Ｔ1は９０％、印加電圧ＶOFFに対して
透過率Ｔ2は２０％となる。したがってコントラスト値
Ｔ1／Ｔ2は4.5となる。この場合、電圧Ｖ１は22.61Ｖで
ある。
走査本数は上下分割走査で200本となる。ネガ表示の場
合の印加電圧の比ＶON／ＶOFFを1.078とすると、ＶON＝
2.20Ｖrms，ＶOFF＝2.04Ｖrmsと設定する。この値の場
合の透過率を第４図のグラフから求めると、印加電圧Ｖ
ONに対して透過率Ｔ1は９０％、印加電圧ＶOFFに対して
透過率Ｔ2は２０％となる。したがってコントラスト値
Ｔ1／Ｔ2は4.5となる。この場合、電圧Ｖ１は22.61Ｖで
ある。
一方、ポジ表示の場合には、ＶOFF′＝2.08 Ｖrms,Ｖ
ON′＝2.24Ｖrmsと設定すると、印加電圧ＶON′に対し
て透過率Ｔ1′＝７０％、印加電圧ＶOFF′に対して透過
率Ｔ2′＝２７％となる。したがってコントラスト値
Ｔ1′／Ｔ2′はほぼ2.60となる。この場合、電圧Ｖ２は
23.1Ｖである。以上から明らかなようにポジ表示の場合
に比べてネガ表示のコントラストが改善される。
ON′＝2.24Ｖrmsと設定すると、印加電圧ＶON′に対し
て透過率Ｔ1′＝７０％、印加電圧ＶOFF′に対して透過
率Ｔ2′＝２７％となる。したがってコントラスト値
Ｔ1′／Ｔ2′はほぼ2.60となる。この場合、電圧Ｖ２は
23.1Ｖである。以上から明らかなようにポジ表示の場合
に比べてネガ表示のコントラストが改善される。
（ト）発明の効果 この発明によれば、ポジ表示とネガ表示に対応して液晶
表示装置駆動回路に、それぞれの表示における最適のコ
ントラストが得られる複数のバイアス電圧を供給するこ
とができる。
表示装置駆動回路に、それぞれの表示における最適のコ
ントラストが得られる複数のバイアス電圧を供給するこ
とができる。
第１図はこの発明の実施例電気回路図、第２図は同じく
実施例のスイッチング回路の電気回路図、第３図は実施
例のバイアス電圧から得られる液晶表示装置のそれぞれ
の画素に印加される電圧の電圧波形図、第４図は画素に
印加される電圧（印加電圧）と透過率との関係を示すグ
ラフである。 １……スイッチング回路、２……分圧回路。
実施例のスイッチング回路の電気回路図、第３図は実施
例のバイアス電圧から得られる液晶表示装置のそれぞれ
の画素に印加される電圧の電圧波形図、第４図は画素に
印加される電圧（印加電圧）と透過率との関係を示すグ
ラフである。 １……スイッチング回路、２……分圧回路。
Claims (1)
- 【請求項１】電源電圧を液晶表示装置のポジ表示の場合
とネガ表示の場合とで値の異なる２つの電圧に変換する
スイッチング回路と、前記スイッチング回路に直列に接
続され前記スイッチング回路から印加される前記２つの
電圧をそれぞれ複数の異なる値のバイアス電圧に分圧す
る分圧回路とを備え、ネガ表示の場合には、選択画素と
非選択画素のコントラスト値を、ポジ表示の場合よりも
大きくするバイアス電圧を分圧回路に出力させることを
特徴とする液晶表示装置駆動回路用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62335495A JPH067233B2 (ja) | 1987-12-29 | 1987-12-29 | 液晶表示装置駆動回路用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62335495A JPH067233B2 (ja) | 1987-12-29 | 1987-12-29 | 液晶表示装置駆動回路用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01178930A JPH01178930A (ja) | 1989-07-17 |
| JPH067233B2 true JPH067233B2 (ja) | 1994-01-26 |
Family
ID=18289212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62335495A Expired - Lifetime JPH067233B2 (ja) | 1987-12-29 | 1987-12-29 | 液晶表示装置駆動回路用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067233B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3234043B2 (ja) * | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
| CN1129887C (zh) * | 1994-12-26 | 2003-12-03 | 夏普公司 | 液晶显示装置 |
| CN117524120B (zh) * | 2022-07-28 | 2025-09-12 | 华润微集成电路(无锡)有限公司 | 改善lcd显示拖影的方法及lcd显示系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582888A (ja) * | 1981-06-30 | 1983-01-08 | 富士通株式会社 | 液晶表示パネル駆動電圧制御方式 |
-
1987
- 1987-12-29 JP JP62335495A patent/JPH067233B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01178930A (ja) | 1989-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695981B2 (ja) | 液晶表示器駆動電源回路 | |
| US7307610B2 (en) | Display driving device and display using the same | |
| US10964245B2 (en) | Shift register circuit and gate driver | |
| JP2003280596A (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| JPH0553534A (ja) | 表示装置の駆動回路 | |
| JPH10301084A (ja) | マトリクス型表示装置の駆動用電圧生成回路 | |
| CN113811943B (zh) | 显示面板、显示装置 | |
| US7088356B2 (en) | Power source circuit | |
| JPH067233B2 (ja) | 液晶表示装置駆動回路用電源回路 | |
| US7292211B2 (en) | Liquid crystal display and driving circuit thereof | |
| US20070008347A1 (en) | Voltage generator for flat panel display | |
| JPH0546954B2 (ja) | ||
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JPH1152332A (ja) | 単純マトリクス液晶駆動方法 | |
| KR100415879B1 (ko) | 극성 반전 회로 앞에 클립 회로를 구비한 액정 표시 장치구동 회로 | |
| JPH09258691A (ja) | Ｅｌ表示装置 | |
| US12211432B2 (en) | Display panel and display apparatus | |
| JPH11272234A (ja) | Ｅｌ表示装置 | |
| US12387658B2 (en) | Display dimming for pulse-width-modulation pixel control | |
| KR101752779B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
| JP2874198B2 (ja) | 液晶駆動回路 | |
| JPH04310919A (ja) | 液晶表示装置の駆動回路 | |
| JP2004506952A (ja) | アクティブマトリクス表示装置 | |
| JP2000132147A (ja) | 安定化回路およびその安定化回路を用いた電源回路 | |
| JP2823384B2 (ja) | 液晶表示パネルの駆動装置 |