JPH067502Y2 - ドロツプアウト補償回路 - Google Patents
ドロツプアウト補償回路Info
- Publication number
- JPH067502Y2 JPH067502Y2 JP3801886U JP3801886U JPH067502Y2 JP H067502 Y2 JPH067502 Y2 JP H067502Y2 JP 3801886 U JP3801886 U JP 3801886U JP 3801886 U JP3801886 U JP 3801886U JP H067502 Y2 JPH067502 Y2 JP H067502Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- dropout
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はビデオカメラ、ＶＴＲ等に用いられるドロップ
アウト補償回路に関するものである。
アウト補償回路に関するものである。
本考案はエミッタホロワを介して供給される入力信号
を、ドロップアウトに応じてＯＮ・ＯＦＦされるスイッ
チを通じて出力端に出力するように成すと共に、上記ス
イッチの出力信号をＮＰＮ型エミッタホロワで構成され
るピーク検波回路でピーク検波し、この検波出力をドロ
ップアウト期間にＰＮＰ型エミッタホロワ回路と充分大
きなインピーダンスとを通じて上記出力端に出力するよ
うにしたものである。これによって簡単な回路構成によ
る簡易型ドロップアウト補償回路を実現することができ
る。
を、ドロップアウトに応じてＯＮ・ＯＦＦされるスイッ
チを通じて出力端に出力するように成すと共に、上記ス
イッチの出力信号をＮＰＮ型エミッタホロワで構成され
るピーク検波回路でピーク検波し、この検波出力をドロ
ップアウト期間にＰＮＰ型エミッタホロワ回路と充分大
きなインピーダンスとを通じて上記出力端に出力するよ
うにしたものである。これによって簡単な回路構成によ
る簡易型ドロップアウト補償回路を実現することができ
る。
ＶＴＲに設けられているドロップアウト補償回路は、一
般に１Ｈ遅延回路とスイッチとにより構成され、ドロッ
プアウトが発生したときに上記スイッチを切換えてドロ
ップアウト部分を上記遅延回路の出力で置き換えるよう
にしている。ドロップアウト補償回路をＲＦ段に設ける
場合は、上記遅延回路としてガラス遅延線が用いられて
いる。ドロップアウト補償回路をビデオ段に設ける場合
は、上記遅延回路としてＣＣＤが用いられている。
般に１Ｈ遅延回路とスイッチとにより構成され、ドロッ
プアウトが発生したときに上記スイッチを切換えてドロ
ップアウト部分を上記遅延回路の出力で置き換えるよう
にしている。ドロップアウト補償回路をＲＦ段に設ける
場合は、上記遅延回路としてガラス遅延線が用いられて
いる。ドロップアウト補償回路をビデオ段に設ける場合
は、上記遅延回路としてＣＣＤが用いられている。
また簡易型のドロップアウト補償回路として、ＶＴＲの
サーチモード等の特殊再生時に、ドロップアウト部分を
灰色レベルに置き換えるようにしたものがある。
サーチモード等の特殊再生時に、ドロップアウト部分を
灰色レベルに置き換えるようにしたものがある。
さらに音声信号をＦＭ変調して記録するようにしたＶＴ
Ｒでは、ドロップアウトの発生時にその直前のレベルで
置き換えるようにしている。
Ｒでは、ドロップアウトの発生時にその直前のレベルで
置き換えるようにしている。
上述した１Ｈ遅延回路を用いるドロップアウト補償回路
は、ガラス遅延線あるいはＣＣＤ及びその直後のフィル
タ、クロック発振器、スイッチ等を必要とし、このため
回路部分が大型となる。このような大型の回路部分を例
えばビデオカメラのビューファインダに対する簡易型の
ドロップアウト補償回路として用いることは、スペース
及び重量等の面から非常に困難である。
は、ガラス遅延線あるいはＣＣＤ及びその直後のフィル
タ、クロック発振器、スイッチ等を必要とし、このため
回路部分が大型となる。このような大型の回路部分を例
えばビデオカメラのビューファインダに対する簡易型の
ドロップアウト補償回路として用いることは、スペース
及び重量等の面から非常に困難である。
また上述した特殊再生時にドロップアウト部分を灰色レ
ベルに置き換える方法はノーマル再生に対しては不適当
である。また上述したＦＭ音声信号のドロップアウト直
前のレベルに置き換える方法をビデオ信号に適用する
と、ドロップアウトの直前が同期信号である場合は、ド
ロップアウト部分が同期信号のレベル、即ち黒レベルで
置き変えられてしまうため画面が見苦しくなる。
ベルに置き換える方法はノーマル再生に対しては不適当
である。また上述したＦＭ音声信号のドロップアウト直
前のレベルに置き換える方法をビデオ信号に適用する
と、ドロップアウトの直前が同期信号である場合は、ド
ロップアウト部分が同期信号のレベル、即ち黒レベルで
置き変えられてしまうため画面が見苦しくなる。
また上記１Ｈ遅延回路を用いたものは、スイッチが切換
えられると、１Ｈ前の信号によって画像が描かれるの
で、画柄によっては、その画柄がスムースに接続され
ず、ずれや段差等を生じることがある。
えられると、１Ｈ前の信号によって画像が描かれるの
で、画柄によっては、その画柄がスムースに接続され
ず、ずれや段差等を生じることがある。
本考案においては、入力信号が供給される第１のエミッ
タホロワ回路と、上記第１のエミッタホロワ回路の出力
信号を通過させて出力端に出力すると共に上記入力信号
のドロップアウト期間に開放されるスイッチと、ＮＰＮ
型トランジスタから成る第２のエミッタホロワ回路を含
み上記スイッチの出力信号が加えられるピーク検波回路
と、上記ピーク検波回路の出力信号が加えられるＰＮＰ
型トランジスタから成る第３のエミッタホロワ回路と、
上記第３のエミッタホロワ回路の出力信号を上記出力端
に出力するための上記第１のエミッタホロワ回路の出力
インピーダンスに比して充分大きな値を有するインピー
ダンスとを設けている。
タホロワ回路と、上記第１のエミッタホロワ回路の出力
信号を通過させて出力端に出力すると共に上記入力信号
のドロップアウト期間に開放されるスイッチと、ＮＰＮ
型トランジスタから成る第２のエミッタホロワ回路を含
み上記スイッチの出力信号が加えられるピーク検波回路
と、上記ピーク検波回路の出力信号が加えられるＰＮＰ
型トランジスタから成る第３のエミッタホロワ回路と、
上記第３のエミッタホロワ回路の出力信号を上記出力端
に出力するための上記第１のエミッタホロワ回路の出力
インピーダンスに比して充分大きな値を有するインピー
ダンスとを設けている。
ドロップアウトの無いときは、入力信号が上記第１のエ
ミッタホロワ回路及びスイッチを通じて出力端に出力さ
れる。この間上記ピーク検波回路に入力信号のピーク値
が保持されるが、このピーク値は上記インピーダンスが
充分大きいので、上記第３のエミッタ回路からは出力さ
れない。ドロップアウトが発生してスイッチがＯＦＦに
なると、上記ピーク値が上記第３のエミッタホロワ回路
か上記インピーダンスを通じて上記出力端に出力され
る。
ミッタホロワ回路及びスイッチを通じて出力端に出力さ
れる。この間上記ピーク検波回路に入力信号のピーク値
が保持されるが、このピーク値は上記インピーダンスが
充分大きいので、上記第３のエミッタ回路からは出力さ
れない。ドロップアウトが発生してスイッチがＯＦＦに
なると、上記ピーク値が上記第３のエミッタホロワ回路
か上記インピーダンスを通じて上記出力端に出力され
る。
第１図において、入力端子１には第２図に示すようなビ
デオ信号Ｓｉが入力される。この信号Ｓｉにはドロップ
アウトＤＯ１〜ＤＯ４が生じている。尚、ＨＰは水平同
期信号を示す。上記信号Ｓｉは上記第１のエミッタホロ
ワ回路を構成するＮＰＮ型トランジスタＱ１のベースに
加えられると共に、ドロップアウト検出回路２に加えら
れる。上記トランジスタＱ１のエミッタホロワ出力はス
イッチングトランジスタＱ２を通じて上記第２のエミッ
タホロワ回路を構成するＮＰＮ型トランジスタＱ３のベ
ースに加えられると共に、第４のエミッタホロワ回路を
構成するＮＰＮ型トランジスタＱ５のベースに加えられ
る。上記ドロップアウト検出回路２は、第２図に示すよ
うにドロップアウトＤＯ１〜ＤＯ４の期間で「Ｌ」レベ
ルとなるドロップアウト検出信号ＳＤを出力し上記トラ
ンジスタＱ２のベースに加える。従って、このトランジ
スタＱ２はドロップアウトの無い期間ではＯＮとなっ
て、信号Ｓｉを通過させ、ドロップアウト期間ではＯＦ
Ｆとなって信号Ｓｉを遮断する。
デオ信号Ｓｉが入力される。この信号Ｓｉにはドロップ
アウトＤＯ１〜ＤＯ４が生じている。尚、ＨＰは水平同
期信号を示す。上記信号Ｓｉは上記第１のエミッタホロ
ワ回路を構成するＮＰＮ型トランジスタＱ１のベースに
加えられると共に、ドロップアウト検出回路２に加えら
れる。上記トランジスタＱ１のエミッタホロワ出力はス
イッチングトランジスタＱ２を通じて上記第２のエミッ
タホロワ回路を構成するＮＰＮ型トランジスタＱ３のベ
ースに加えられると共に、第４のエミッタホロワ回路を
構成するＮＰＮ型トランジスタＱ５のベースに加えられ
る。上記ドロップアウト検出回路２は、第２図に示すよ
うにドロップアウトＤＯ１〜ＤＯ４の期間で「Ｌ」レベ
ルとなるドロップアウト検出信号ＳＤを出力し上記トラ
ンジスタＱ２のベースに加える。従って、このトランジ
スタＱ２はドロップアウトの無い期間ではＯＮとなっ
て、信号Ｓｉを通過させ、ドロップアウト期間ではＯＦ
Ｆとなって信号Ｓｉを遮断する。
ドロップアウトの無い期間では、信号Ｓｉはトランジス
タＱ１からトランジスタＱ２を通じ、さらにトランジス
タＱ５よりエミッタホロワ出力として取り出され、出力
端子３より出力信号Ｓｏとして出力される。
タＱ１からトランジスタＱ２を通じ、さらにトランジス
タＱ５よりエミッタホロワ出力として取り出され、出力
端子３より出力信号Ｓｏとして出力される。
これと共にドロップアウトの無い期間では、トランジス
タＱ２を通過した信号Ｓｉは上記トランジスタＱ３から
エミッタホロワ出力として取り出されコンデンサＣ１を
充電する。このコンデンサＣ１は上記トランジスタＱ３
及び放電用抵抗Ｒ１と共にピーク検波回路４を構成して
いる。上記コンデンサＣ１の充電時定数は、トランジス
タＱ３のエミッタ抵抗ｒ３及びＣ１によりＣ１ｒ３で決
められる。上記ｒ３は小さいのでコンデンサＣ１は殆ど
瞬時に充電され、この充電電圧ＶＰ（第２図参照）は信
号Ｓｉのピーク値に比例した大きさとなる。また放電時
定数はＣ１Ｒ１で決められ、この時定数Ｃ１Ｒ１は数Ｈ
程度の長さに選ばれている。トランジスタＱ３は信号Ｓ
ｉのブランキング期間でＯＦＦするが、上記ピーク電圧
ＶＰはＣ１Ｒ１が大きいため、トランジスタＱ３がＯＦ
Ｆしても保持されている。この電圧ＶＰは上記第３のエ
ミッタホロワ回路を構成するＰＮＰ型トランジスタＱ４
のベースに加えられている。このトランジスタＱ４のエ
ミッタは抵抗Ｒ２を介して上記トランジスタＱ５のベー
に接続されている。この抵抗Ｒ２は入力側トランジスタ
Ｑ１の出力インピーダンスｒｅに比べて充分に大きく、
例えば１ＫΩに選ばれている。このためトランジスタＱ
２がＯＮとなっているときは、上記電圧ＶＰがトランジ
スタ４からＱ５のベースに現われることはなく、このト
ランジスタＱ５のベースには、トランジスタＱ２からの
信号Ｓｉが加えられている。これと共に可変抵抗Ｒ３を
通じてバイアス電圧が加えられている。
タＱ２を通過した信号Ｓｉは上記トランジスタＱ３から
エミッタホロワ出力として取り出されコンデンサＣ１を
充電する。このコンデンサＣ１は上記トランジスタＱ３
及び放電用抵抗Ｒ１と共にピーク検波回路４を構成して
いる。上記コンデンサＣ１の充電時定数は、トランジス
タＱ３のエミッタ抵抗ｒ３及びＣ１によりＣ１ｒ３で決
められる。上記ｒ３は小さいのでコンデンサＣ１は殆ど
瞬時に充電され、この充電電圧ＶＰ（第２図参照）は信
号Ｓｉのピーク値に比例した大きさとなる。また放電時
定数はＣ１Ｒ１で決められ、この時定数Ｃ１Ｒ１は数Ｈ
程度の長さに選ばれている。トランジスタＱ３は信号Ｓ
ｉのブランキング期間でＯＦＦするが、上記ピーク電圧
ＶＰはＣ１Ｒ１が大きいため、トランジスタＱ３がＯＦ
Ｆしても保持されている。この電圧ＶＰは上記第３のエ
ミッタホロワ回路を構成するＰＮＰ型トランジスタＱ４
のベースに加えられている。このトランジスタＱ４のエ
ミッタは抵抗Ｒ２を介して上記トランジスタＱ５のベー
に接続されている。この抵抗Ｒ２は入力側トランジスタ
Ｑ１の出力インピーダンスｒｅに比べて充分に大きく、
例えば１ＫΩに選ばれている。このためトランジスタＱ
２がＯＮとなっているときは、上記電圧ＶＰがトランジ
スタ４からＱ５のベースに現われることはなく、このト
ランジスタＱ５のベースには、トランジスタＱ２からの
信号Ｓｉが加えられている。これと共に可変抵抗Ｒ３を
通じてバイアス電圧が加えられている。
上記の状態において、ドロップアウトが発生してトラン
ジスタＱ２がＯＦＦになると、信号Ｓｉが遮断される。
このときトランジスタＱ５は抵抗Ｒ２、Ｒ３により駆動
されるようになり、これによって、上記保持されている
電圧ＶＰがトランジスタＱ４のエミッタから抵抗Ｒ２を
通じてトランジスタＱ５のベースに加えられ、さらにそ
のエミッタより出力端子３に出力信号Ｓｏとして出力さ
れる。従って、ドロップアウト部分はそのドロップアウ
トが生じる直前のレベル、即ち上記電圧ＶＰに応じたレ
ベルに置き換えられる。この結果、第２図に示すように
ドロップアウトＤＯ１〜ＤＯ４が補償された出力信号Ｓ
ｏを得ることができる。
ジスタＱ２がＯＦＦになると、信号Ｓｉが遮断される。
このときトランジスタＱ５は抵抗Ｒ２、Ｒ３により駆動
されるようになり、これによって、上記保持されている
電圧ＶＰがトランジスタＱ４のエミッタから抵抗Ｒ２を
通じてトランジスタＱ５のベースに加えられ、さらにそ
のエミッタより出力端子３に出力信号Ｓｏとして出力さ
れる。従って、ドロップアウト部分はそのドロップアウ
トが生じる直前のレベル、即ち上記電圧ＶＰに応じたレ
ベルに置き換えられる。この結果、第２図に示すように
ドロップアウトＤＯ１〜ＤＯ４が補償された出力信号Ｓ
ｏを得ることができる。
この場合、ＤＯ３、ＤＯ４のように、ブランキング期間
やブランキング期間の直後にドロップアウトが発生して
も、ブランキング期間はトランジスタＱ３がＯＦＦとな
るので、それより前に保持されていた電圧ＶＰが出力さ
れて上記ＤＯ３、ＤＯ４と置き換えられる。これによっ
てドロップアウト部分が同期信号のレベルで置き換えら
れることを防止することができる。
やブランキング期間の直後にドロップアウトが発生して
も、ブランキング期間はトランジスタＱ３がＯＦＦとな
るので、それより前に保持されていた電圧ＶＰが出力さ
れて上記ＤＯ３、ＤＯ４と置き換えられる。これによっ
てドロップアウト部分が同期信号のレベルで置き換えら
れることを防止することができる。
また上記電圧ＶＰは信号Ｓｉの実際のピークレベルより
トランジスタＱ３のベース・エミッタ間電圧ＶBE3だけ
低いレベルに保持されるが、この電圧ＶＰはトランジス
タＱ４を通じて出力されるときに、このトランジスタＱ
４のベース・エミッタ間電圧ＶBE4だけ増大されて出力
される。従って、ＶBE3≒ＶBE4であれば、出力信号Ｓｏ
に対して実質的な影響は現われない。この場合、ＶBE3
＝ＶBE4であれば一層良いが、ＶBE3＝ＶBE4とするため
には、上記可変抵抗Ｒ３を調整すればよい。即ち、上記
抵抗Ｒ３を調整してトランジスタＱ４のコレクタ電流を
調整することにより、上記ＶBE4を上記ＶBE3に一致させ
ることができる。またドロップアウト部分は速やかにそ
の直前のレベルで置き換えられるので、画像のずれや段
差等を生じることがなく、置き換え部分をスムースに挿
入することができる。
トランジスタＱ３のベース・エミッタ間電圧ＶBE3だけ
低いレベルに保持されるが、この電圧ＶＰはトランジス
タＱ４を通じて出力されるときに、このトランジスタＱ
４のベース・エミッタ間電圧ＶBE4だけ増大されて出力
される。従って、ＶBE3≒ＶBE4であれば、出力信号Ｓｏ
に対して実質的な影響は現われない。この場合、ＶBE3
＝ＶBE4であれば一層良いが、ＶBE3＝ＶBE4とするため
には、上記可変抵抗Ｒ３を調整すればよい。即ち、上記
抵抗Ｒ３を調整してトランジスタＱ４のコレクタ電流を
調整することにより、上記ＶBE4を上記ＶBE3に一致させ
ることができる。またドロップアウト部分は速やかにそ
の直前のレベルで置き換えられるので、画像のずれや段
差等を生じることがなく、置き換え部分をスムースに挿
入することができる。
本考案によれば、ドロップアウト部分をその直前のレベ
ルに置き換えることができる。その際、同期信号のレベ
ルで置き換えられることがなく、また画像のずれや段差
等を生じることなく、画質を良好に保持しながらドロッ
プアウトの補償を行うことができる。また上記効果を有
するドロップアウト補償回路を簡単な回路構成でワンチ
ップＩＣ化することができるので、例えばビデオカメラ
のビューファインダ等のような小型の機器に用いて最適
である。
ルに置き換えることができる。その際、同期信号のレベ
ルで置き換えられることがなく、また画像のずれや段差
等を生じることなく、画質を良好に保持しながらドロッ
プアウトの補償を行うことができる。また上記効果を有
するドロップアウト補償回路を簡単な回路構成でワンチ
ップＩＣ化することができるので、例えばビデオカメラ
のビューファインダ等のような小型の機器に用いて最適
である。
第１図は本考案の実施例を示す回路図、第２図は第１図
の動作を示すタイミングチャートである。 なお図面に用いた符号において、 Ｑ１……第１のエミッタホロワ回路のトランジスタ Ｑ３……第２のエミッタホロワ回路のトランジスタ Ｑ４……第３のエミッタホロワ回路のトランジスタ Ｑ２……スイッチングトランジスタ ４……ピーク検波回路 Ｒ２……抵抗 である。
の動作を示すタイミングチャートである。 なお図面に用いた符号において、 Ｑ１……第１のエミッタホロワ回路のトランジスタ Ｑ３……第２のエミッタホロワ回路のトランジスタ Ｑ４……第３のエミッタホロワ回路のトランジスタ Ｑ２……スイッチングトランジスタ ４……ピーク検波回路 Ｒ２……抵抗 である。
Claims (1)
- 【請求項１】入力信号が供給される第１のエミッタホロ
ワ回路、 上記第１のエミッタホロワ回路の出力信号を通過させて
出力端に出力すると共に上記入力信号のドロップアウト
期間に開放されるスイッチ、 ＮＰＮ型トランジスタから成る第２のエミッタホロワ回
路を含み、上記スイッチの出力信号が加えられるピーク
検波回路、 上記ピーク検波回路の出力信号が加えられるＰＮＰ型ト
ランジスタから成る第３のエミッタホロワ回路、 上記第３のエミッタホロワ回路の出力信号を上記出力端
に出力するための上記第１のエミッタホロワ回路の出力
インピーダンスに比して充分大きな値を有するインピー
ダンス、 を設けて成るドロップアウト補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3801886U JPH067502Y2 (ja) | 1986-03-15 | 1986-03-15 | ドロツプアウト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3801886U JPH067502Y2 (ja) | 1986-03-15 | 1986-03-15 | ドロツプアウト補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62150769U JPS62150769U (ja) | 1987-09-24 |
| JPH067502Y2 true JPH067502Y2 (ja) | 1994-02-23 |
Family
ID=30849869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3801886U Expired - Lifetime JPH067502Y2 (ja) | 1986-03-15 | 1986-03-15 | ドロツプアウト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067502Y2 (ja) |
-
1986
- 1986-03-15 JP JP3801886U patent/JPH067502Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62150769U (ja) | 1987-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH067502Y2 (ja) | ドロツプアウト補償回路 | |
| US4228463A (en) | Switched AFPC loop filter with offset voltage cancellation | |
| EP0335607B2 (en) | Video display driver apparatus | |
| US4148068A (en) | Television synchronizing signal separating circuit | |
| US5410364A (en) | Method and apparatus for removing AGC pulses and other undesirable signals from a video signal | |
| JPS6120188B2 (ja) | ||
| JP2705074B2 (ja) | ドロップアウト補償回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JP3221794B2 (ja) | クロマ信号処理用ラインアイデント回路 | |
| JPH0453147B2 (ja) | ||
| KR940006304Y1 (ko) | Vtr 다기능시 노이즈 방지회로 | |
| JP2526478Y2 (ja) | 差動対スイッチ回路 | |
| JPH04323707A (ja) | 集積回路装置 | |
| JPS5910843Y2 (ja) | 垂直偏向回路 | |
| KR0123215Y1 (ko) | 감시용 흑백비디오신호의 직류분 재생회로 | |
| KR0133878Y1 (ko) | 슈퍼잭 입력용 신호처리장치 | |
| JPS645419Y2 (ja) | ||
| KR930008228Y1 (ko) | Tv 시청시 비디오신호 뮤트회로 | |
| JPH0115256Y2 (ja) | ||
| KR970006658B1 (ko) | 티브이의 휘도 신호 자동 조절 장치 | |
| KR870000730Y1 (ko) | 직류분 재생회로 | |
| JPH0145173Y2 (ja) | ||
| JPS6141469B2 (ja) | ||
| JPH0429478A (ja) | ビデオ信号マスキング装置 | |
| JPS6333358B2 (ja) |