JPH0675245A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0675245A
JPH0675245A JP22857692A JP22857692A JPH0675245A JP H0675245 A JPH0675245 A JP H0675245A JP 22857692 A JP22857692 A JP 22857692A JP 22857692 A JP22857692 A JP 22857692A JP H0675245 A JPH0675245 A JP H0675245A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
polycrystalline silicon
hydrogen
pixel portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22857692A
Other languages
English (en)
Inventor
Takushi Nakazono
卓志 中園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22857692A priority Critical patent/JPH0675245A/ja
Publication of JPH0675245A publication Critical patent/JPH0675245A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 透明電極を保護し、水素パッシベーションの
必要な薄膜トランジスターのみ水素パッシベーションを
行うことにより、ドレインリーク電流値を下げる。 【構成】 絶縁基板と、該基板上に形成されたスイッチ
ング用の多結晶シリコン薄膜トランジスターを含む画素
部と、この画素部に隣接して形成され、画素部を駆動す
る多結晶シリコン薄膜トランジスターを含む駆動回路部
と、画素部および駆動回路部表面に形成されたプラズマ
窒化珪素膜またはプラズマ酸化珪素膜からなる保護層と
を有する薄膜トランジスターアレイ基板を少なくとも有
する液晶表示装置において、少なくとも画素部のスイッ
チング用の薄膜トランジスター部分が開口され、該開口
部分の多結晶シリコン活性層の水素濃度が、非開口部分
の多結晶シリコン活性層より高い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、と
くに画素部に使用する多結晶シリコン薄膜トランジスタ
ーのドレインリーク電流値を下げることのできる液晶表
示装置に関する。
【0002】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、液晶テレビ、日本
語ワードプロセッサやディスクトップパーソナルコンピ
ュータ等のOA機器の表示装置に積極的に用いられてい
る。それと共に、多結晶シリコンを活性層に使用した薄
膜トランジスタもしくは薄膜トランジスターアレイを応
用した液晶表示装置の開発が表示特性の向上を目的に活
発になされている。
【0003】従来、多結晶シリコンを活性層に使用した
薄膜トランジスターは液晶表示装置の表示部である画素
部のスイッチング素子や薄膜トランジスターを集積し画
素部スイッチング素子の駆動回路へ応用されている。す
なわち、画素中で液晶への電圧印加用の画素部薄膜トラ
ンジスターと、この画素部薄膜トランジスターを駆動す
るための駆動回路部薄膜トランジスターへの応用とであ
る。
【0004】ところが、とくに画素部薄膜トランジスタ
ーは、その特性としてドレインリーク電流値を下げるこ
とが要求されている。これは、ドレインリーク電流がト
ランジスター動作のOFF側で発生するため、通常のO
N/OFFのスイッチング機能を充分果たさなくなり、
液晶表示装置の画質にとくに影響がでるためである。こ
のドレインリーク電流が発生する原因は、薄膜トランジ
スターのゲート、ドレイン間に電場が集中するために、
活性層多結晶シリコン中のシリコン結合の欠陥のうち、
とくに未結合手による欠陥があると、ドレイン接合部で
異常なリーク電流が発生するためである。
【0005】ドレインリーク電流値を下げる対策の一つ
として、形成されたトランジスターに外部より強制的に
水素を添加する水素パッシベーション技術がある。強制
的に添加された水素は活性層多結晶シリコン中で、その
シリコンの未結合手のターミネーターとして働き、欠陥
に捕獲されていたキャリアーを放出するため、未結合手
は欠陥として作用しなくなる。そのため、ドレインリー
ク電流値を下げる。とくに、低いゲート電圧(VG )で
のリーク電流値を下げるのに効果がある。さらに、水素
パッシベーション技術は、しきい値電圧の低下、チャネ
ル中の移動度の向上、電流駆動能力の向上等に効果があ
る。
【0006】このため、多結晶シリコン薄膜トランジス
タに水素パッシベーション技術を応用した液晶表示装置
は液晶テレビ、OA機器等に多用されている。
【0007】
【発明が解決しようとする課題】しかしながら、水素パ
ッシベーション技術は次の大きな3の問題点がある。
【0008】その1は、水素パッシベーションを過度に
行うと、とくにn型の薄膜トランジスターでしきい値電
圧が負にシフトしてしまい、ゲート電圧(VG )が“ 0
V”でも電流が流れるという、ディプリート型になって
しまうことである。さらに、しきい値電圧が負にシフト
する割合が大きくなると、印加するドレイン電圧を高く
するとパンチスルー電流が流れ出し特性劣化が起こるこ
とが確認される。これは、チャネル中の余剰の水素がド
ナーライクの働きをするためと考えられている。
【0009】このため、1)正常なスイッチングを行わ
ないため回路としての機能が失われる。2)OFF状態
でも電流が流れるため回路が発熱し熱暴走してしまう。
等の理由で薄膜トランジスターは正常なスイッチング特
性を示さなくなり、駆動回路の薄膜トランジスターに対
しては致命的な欠陥となるとの問題があった。
【0010】その2は、保護膜がない状態で水素パッシ
ベーションを行うと透明電極であるITO(Indum Tin
Oxide)が変質して、抵抗値が上昇し、透過率が減少して
しまうとの問題があった。これは、プラズマ中の水素ラ
ディカルが原因となり、ITOが還元されるためと考え
られている。
【0011】その3は、水素パッシベーションを行った
後、 350℃以上の高温プロセスにさらすとその効果が消
滅してしまうとの問題があった。これは、添加した水素
が脱離するためである。このため、水素パッシベーショ
ンは製造工程のほぼ最後に行わなければならないとの問
題があった。
【0012】水素パッシベーション技術は上述のような
問題を有しているが、多結晶シリコン薄膜トランジスタ
ーを用いた液晶表示装置においてドレインリーク電流値
を下げるための重要な技術であり、水素パッシベーショ
ン技術の改善が望まれていた。
【0013】本発明は、このような問題を解決するため
になされたもので、透明電極を保護し、水素パッシベー
ションの必要な多結晶シリコン薄膜トランジスターのみ
水素パッシベーションを行うことにより、ドレインリー
ク電流値を下げることのできる液晶表示装置を提供する
ことを目的とする。
【0014】
【課題を解決するための手段】本発明の液晶表示装置
は、絶縁基板と、該基板上に形成されたスイッチング用
の多結晶シリコン薄膜トランジスターを含む画素部と、
この画素部に隣接して形成され、画素部を駆動する多結
晶シリコン薄膜トランジスターを含む駆動回路部と、画
素部および駆動回路部表面に形成されたプラズマ窒化珪
素膜またはプラズマ酸化珪素膜からなる保護層とを有す
る薄膜トランジスターアレイ基板を少なくとも有する液
晶表示装置において、少なくとも画素部のスイッチング
用の薄膜トランジスター部分が開口され、該開口部分の
多結晶シリコン活性層の水素濃度が、非開口部分の多結
晶シリコン活性層より高いことを特徴とする。
【0015】本発明の液晶表示装置に係わる薄膜トラン
ジスターアレイ基板は、画素部および駆動回路部表面に
形成されたプラズマ窒化珪素膜またはプラズマ酸化珪素
膜からなる保護層の一部に開口部を設け、プラズマ窒化
珪素膜またはプラズマ酸化珪素膜をマスクとして、必要
な薄膜トランジスターにのみ水素パッシベーション行
う。その結果、開口部分の多結晶シリコン活性層の水素
濃度が、非開口部分の多結晶シリコン活性層より高くな
る。水素パッシベーションを行わない多結晶シリコン活
性層の水素濃度は、一般に1017〜1019 atom/cm3 以下で
あるが、本発明の液晶表示装置に係わる薄膜トランジス
ターアレイ基板における水素パッシベーションは、多結
晶シリコン活性層の水素濃度が1020〜1021 atom/cm3
度とすることが好ましい。水素濃度が1020〜1021 atom/
cm3 の範囲にあると、ドレインリーク電流値を下げると
共に、異常なスイッチング特性を示さないためである。
【0016】本発明の液晶表示装置は、次のようにして
作られる。絶縁基板材料には無アルカリガラス、石英な
どが使用できる。この基板上に公知の方法で多結晶シリ
コン膜を形成する。すなわち、まず基板上に減圧CV
D、プラズマCVD装置を用いアモルファスシリコン層
を堆積し、ついで約 600℃の温度で熱処理を行うことに
より多結晶シリコン層とする。その後、所定の形状に素
子分離を行い、ゲート酸化膜の形成を行い、ゲート電極
を形成する。ゲート電極をマスクとして自己整合で多結
晶シリコン層にソース、ドレインのイオン打ち込みをp
型、n型に応じて行う。第1層間絶縁膜をイオン打ち込
みが終了した基板表面全体を覆うように形成した後、所
定の箇所にコンタクトホールを形成し、このコンタクト
ホールを介してオーミック接合部とオーミック接触する
金属配線を形成する。さらに、その上に第2層間絶縁膜
を形成し、所定の箇所にコンタクトホールを形成した
後、画素部となる透明電極を形成し、所定の形状に加工
する。
【0017】以上の工程を終了した基板表面を保護する
プラズマ窒化珪素膜(p−SiN)またはプラズマ酸化
珪素膜(p−SiO)をプラズマCVD法にて基板表面
全体に形成する。成膜温度は 350℃以下が好ましい。そ
の後、フォトリソグラフィー法によって、少なくとも画
素部のスイッチング用の薄膜トランジスター部分を開口
する。開口部分は、画素部のスイッチング用の薄膜トラ
ンジスター部分のみでもよいが、さらに駆動回路部の出
力段のバッファーおよび駆動回路部の出力段のアナログ
スイッチ部分を開口することも好ましい。この場合は、
とくに電流の駆動能力が向上する。開口はドライエッチ
ング法にて所定の形状に加工する。最後に、水素パッシ
ベーションを行う。水素パッシベーションは 200℃以上
で行うのが好ましく、たとえば、容量接合型のp−CV
Dにて、 270℃で水素プラズマにさらすことにより行
う。さらに、プラズマ窒化珪素成膜よりも高い温度で行
うことが好ましい。この結果、開口部と非開口部とで水
素濃度を変えることができる。このようにして作製され
た薄膜トランジスターアレイ基板を対向基板と重ね合わ
せ、液晶を注入し、張り合わせることで液晶表示装置が
えられる。
【0018】
【作用】高濃度に水素を含むプラズマ窒化珪素膜(p−
SiN)、もしくはプラズマ酸化珪素膜(p−SiO)
は、水素プラズマ中にあっても水素を透過しない。
【0019】これは、次の理由によると考えられる。 1)p−SiN、p−SiOはすでに水素が高濃度(約
数%)であるため、そこへ外部からの水素は拡散して行
かない。 2)p−SiN、p−SiO自体が 200℃以上で水素を
放出するため、ことさら、水素プラズマからの水素は膜
中へ拡散しない。 3) 300℃以下程度の温度では、p−SiN、p−Si
Oから放出された水素が、固体を拡散して行くことはほ
とんどない。 よって、プラズマ窒化珪素膜(p−SiN)、もしくは
プラズマ酸化珪素膜(p−SiO)は、 200℃以上で水
素パッシベーションを行う場合、マスクとして充分作用
する。このため、透明電極などを保護しつつ開口部のみ
に必要な量の水素パッシベーションを行うことができ
る。
【0020】
【実施例】本発明の実施例を図1から図3に基づき説明
する。図1は薄膜トランジスターアレイ基板の完成状態
の図である。図2は図1に示す画素部1の拡大図であ
る。図3は開口部、非開口部を有する薄膜トランジスタ
ーの断面図である。
【0021】画素部1は基板5上に図3に示した薄膜ト
ランジスターと図2に示す画素容量、透明電極で形成さ
れている。また、駆動回路部2は、図3の薄膜トランジ
スターをCMOSにして用いシフトレジスター2a、バ
ッファーまたはアナログスイッチ2bより構成されてい
る。そして、最終の保護膜はプラズマ窒化珪素膜3で形
成されているが、所定の箇所には開口部4を形成してい
る。
【0022】本実施例においては、画素部1の薄膜トラ
ンジスターのみ開口した場合を示している。これは、画
素部1の薄膜トランジスターは非常に小さいドレインリ
ーク電流が要求されるため、水素パッシベーションが是
非必要になるためである。そのため、図1に示すよう
に、最終の保護膜であるプラズマ窒化珪素膜3に、所定
の画素部薄膜トランジスターに開口部4を形成した状態
で薄膜トランジスターアレイ基板の完成状態となる。そ
して、工程の最後に、この状態で水素プラズマにさら
す。このため、開口部4の薄膜トランジスターにのみ水
素が添加され、その他の部分には水素が添加されること
なく、そのパッシベーション効果をあらわす。その結
果、画素部の薄膜トランジスターのみドレインリーク電
流が減少し、所望の特性を得ることができる。
【0023】さらに、図2および図3により本実施例の
画素部1および開口部4の詳細を説明する。画素部1
は、活性層多結晶シリコン6上にゲート酸化膜7を形成
し、ゲート配線用多結晶シリコン8を形成する。その
後、ソース、ドレインの拡散部分9を自己整合的に形成
する。その上に、第1層間絶縁膜10を形成し、コンタ
クトホール12を介して金属配線11を形成する。さら
に、第2層間絶縁膜14を形成し、その上に透明電極1
3を形成する。その後、最終の保護膜としてプラズマ窒
化珪素膜3を形成し、所定の開口部4を形成する。開口
部4は、本実施例では図2に示すように画素部の薄膜ト
ランジスターの部分である。そして、他の部分はプラズ
マ窒化珪素膜3に覆われており、水素プラズマ中でマス
クとなる。このため、透明電極13は変質することはな
い。さらに、図3に示すように隣接した薄膜トランジス
ターにおいても、プラズマ窒化珪素をマスクとして水素
パッシベーションを行うため、必要な薄膜トランジスタ
ーに選択的に行うことができる。
【0024】その後、図4に示すように、形成された薄
膜トランジスターアレイを対向基板16と張り合わせ、
液晶15を注入し、外装アッセンブリ5a、5b、5c
を行って液晶表示装置が完成する。
【0025】次に、本実施例の製造法を説明する。 1)基板は石英基板でサイズは 5インチ丸で基板厚 1.1
mmを使用する。 2)活性層は縦型減圧CVDで材料ガスをジシラン(S
2 6 )としアモルファス−シリコンを膜厚Tpoly=2
000 オングストローム堆積した。その後、温度 600℃で
熱処理を行い多結晶シリコン膜を形成する。 3)必要に応じて裏面剥離を行った後、所定の形状に素
子分離を行う。 4)必要に応じて、ダミー酸化を行い、活性層にイオン
打ち込みを行う。その後、ゲート酸化を膜厚Tox=500オ
ングストローム行い、連続的にゲートpoly堆積を膜
厚Tpoly=4000 オングストローム行い、加工する。 5)ソース、ドレインのイオン打ち込みを行う。ここ
で、p型、n型のうちわけを行う。 6)第1層間絶縁膜を形成する。 7)第1層間絶縁膜にコンタクトホールを形成する。 8)金属配線を形成する。 9)第2層間絶縁膜を形成し、所定の箇所にコンタクト
ホールを形成する。 11)透明電極を形成し、所定の形状に加工する。 11-1)プラズマCVD法にて、プラズマ窒化珪素膜(p
−SiN)を形成する。ただし、このときの成膜温度は
170℃である。 11-2)フォトリソグラフィーの工程を通過させ、ドライ
エッチング法にて所定の形状に加工する。 11-3)容量接合型のp−CVDにて、 270℃で水素プラ
ズマにさらし、水素パッシベーションを行う。 12)基板から所定の形状に切り出す。 その後、対向基板と重ね合わせ、液晶を注入し、張り合
わせることで液晶表示装置を得る。
【0026】このようにして得られた液晶表示装置の特
性を図5、図6に示す。この特性は、画素部に使用して
いる薄膜トランジスターのゲート電圧(VG )を変化さ
せた場合のドレイン電流(ID )の変化(トランスファ
ー特性)である。 図5は、プラズマ窒化珪素膜(p−
SiN)をマスクに水素パッシベーションした駆動回路
用薄膜トランジスターのトランスファー特性であり、図
6はマスクなしで水素パッシベーションを行った薄膜ト
ランジスターのトランスファー特性である。なお、図5
および図6において(a)は水素パッシベーション前の
特性であり、(b)は水素パッシベーション後の特性で
ある。この結果から、明らかなように、図5に比較して
図6においてはドレインリーク電流値が下がり水素パッ
シベーションが有効に作用している。よって、上述の方
法で、駆動回路部の薄膜トランジスターの特性を大きく
変えることなく、画素部薄膜トランジスターのドレイン
リーク電流を減少させる効果が得られる。
【0027】本実施例の液晶表示装置は次のような効果
がある。第1の効果としては、図6に示すように、開口
部の薄膜トランジスターのドレインリーク電流の減少で
ある。例として、画素部に使用している薄膜トランジス
ターの特性を示したが、従来の例と比較して一桁程度低
下している。それに対して、開口していない部分の代表
の回路部の薄膜トランジスターの特性変化は、ほとんど
確認できない。よって、回路部の薄膜トランジスターの
特性を変化させることなく、画素部の薄膜トランジスタ
ーのドレインリーク電流を減少させることができる。そ
の結果、駆動回路部の薄膜トランジスターはしきい値電
圧がずれることなく高速で動作し、表示画素部の薄膜ト
ランジスターはドレインリーク電流が小さく、液晶印加
電圧の保持の良好な、高性能の液晶表示装置を得ること
ができる。
【0028】第2の効果としては、p−SiNはマスク
としての効果が有効であり、画素部のみに選択的に水素
濃度を高くし水素パッシベーションすることができる。
【0029】第3の効果としては、p−SiNを成膜温
度 350℃以下で形成しているため、このプラズマ窒化珪
素の成膜中に水素が薄膜トランジスターまで拡散し、水
素パッシベーションの効果を発揮することはない。そし
て、水素プラズマ処理の温度は 200℃以上で、更に、プ
ラズマ窒化珪素成膜よりも高い温度で行う。このため、
処理中にプラズマ窒化珪素より水素が放出されるため、
更に水素プラズマからの水素が拡散して行くことはな
い。また、成膜したプラズマ窒化珪素には、すでに高濃
度の水素(約数%)が混入しており、水素プラズマにさ
らしても水素は拡散して行くことはない。そのため、プ
ラズマ窒化珪素を上述の温度設定で使用する場合には、
水素は透過しないというマスキング効果を有する。ま
た、この放出された水素は、表面側にその大半が放出さ
れる。つまり、温度 400℃程度以下では水素の、固体へ
の拡散係数は小さくほとんど問題にならない。
【0030】第4の効果としては、水素プラズマ中でほ
とんど耐性をもたない透明電極を完全に保護した後に行
えるので、透明電極の特性が水素パッシベーション後変
化することはない。
【0031】第2の実施例としては、開口領域を駆動回
路の出力段であるバッファーまたは、アナログスイッチ
まで広げた例である。これは、とくに、バッファーやア
ナログスイッチは、電流の駆動能力(あるゲート電圧の
変化でどれだけドレイン電流を流せるか)が必要である
が、この特性を得るためにも水素パッシベーションが有
効である。効果としては、上述の第1から第4までの効
果に加えて、出力段の電流駆動力が向上し、高速動作性
および動作の信頼性が向上する。
【0032】第3の実施例としては、最終の保護膜をプ
ラズマ酸化珪素膜にする場合である。この膜も膜中に大
量の水素を含んでいるため上述と同様にマスキング効果
を有する。よって、この膜を最終の保護膜に使用しても
同様の効果を有する。
【0033】
【発明の効果】本発明の液晶表示装置は、基板上に形成
された画素部と駆動回路部との表面に形成されたプラズ
マ窒化珪素膜またはプラズマ酸化珪素膜からなる保護層
とを有する薄膜トランジスターアレイ基板において、少
なくとも画素部のスイッチング用の薄膜トランジスター
部分が開口されているので、選択的に必要な箇所にのみ
に水素パッシベーションすることができる。
【0034】また、その結果、開口部分の多結晶シリコ
ン活性層の水素濃度が、非開口部分の多結晶シリコン活
性層より高くなるので、薄膜トランジスターのドレイン
リーク電流を減少させることができ、液晶印加電圧の保
持の良好な、高性能の液晶表示装置が得られる。
【0035】さらに、水素パッシベーションが容易に選
択的に行えるため、製造工程上の失敗がなくなり、信頼
性に優れた液晶表示装置が得られる。
【図面の簡単な説明】
【図1】実施例の薄膜トランジスターアレイの完成状態
図である。
【図2】図1に示す画素部の拡大図である。
【図3】実施例の薄膜トランジスターの断面図である。
【図4】実施例の液晶表示装置を示す図である。
【図5】マスクした薄膜トランジスターのトランスファ
ー特性を示す図である。
【図6】マスクしない薄膜トランジスターのトランスフ
ァー特性を示す図である。
【符号の説明】
1………画素部、2………駆動回路部、2a………シフ
トレジスター、2b………バッファーまたはアナログス
イッチ、3………プラズマ窒素化珪素膜、4………開口
部、5………基板、5a、5b、5c………外装アッセ
ンブリ、6………活性層多結晶シリコン、7………ゲー
ト酸化膜、8………ゲート配線用多結晶シリコン、9…
……ソース、ドレインの拡散部分、10………第1層間
絶縁膜、11………金属配線、12………コンタクトホ
ール、13………透明電極、14………第2層間絶縁
膜、15………液晶、16………対向基板。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、該基板上に形成されたスイ
    ッチング用の多結晶シリコン薄膜トランジスターを含む
    画素部と、前記画素部に隣接して形成され、前記画素部
    を駆動する多結晶シリコン薄膜トランジスターを含む駆
    動回路部と、前記画素部および前記駆動回路部表面に形
    成されたプラズマ窒化珪素膜またはプラズマ酸化珪素膜
    からなる保護層とを有する薄膜トランジスターアレイ基
    板を少なくとも有する液晶表示装置において、 少なくとも前記画素部のスイッチング用の多結晶シリコ
    ン薄膜トランジスター部分が開口され、該開口部分の多
    結晶シリコン活性層の水素濃度が、非開口部分の多結晶
    シリコン活性層の水素濃度より高いことを特徴とする液
    晶表示装置。
JP22857692A 1992-08-27 1992-08-27 液晶表示装置 Withdrawn JPH0675245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22857692A JPH0675245A (ja) 1992-08-27 1992-08-27 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22857692A JPH0675245A (ja) 1992-08-27 1992-08-27 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0675245A true JPH0675245A (ja) 1994-03-18

Family

ID=16878533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22857692A Withdrawn JPH0675245A (ja) 1992-08-27 1992-08-27 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0675245A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386204B1 (ko) * 1995-12-14 2003-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386204B1 (ko) * 1995-12-14 2003-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Similar Documents

Publication Publication Date Title
US20030116766A1 (en) Semiconductor device and electronic device
US5488005A (en) Process for manufacturing an offset gate structure thin film transistor
JPH06148685A (ja) 液晶表示装置
KR100268007B1 (ko) 액정표시소자 제조방법
JPH046878A (ja) 液晶表示素子用薄膜トランジスタの製造方法
JPS60160170A (ja) 薄膜トランジスタ
WO2018133352A1 (en) Array substrate and its fabricating method, display device
JPS63102264A (ja) 薄膜半導体装置
KR100404351B1 (ko) 박막 트랜지스터 및 그 제조방법
JP2722890B2 (ja) 薄膜トランジスタおよびその製造方法
JP2776820B2 (ja) 半導体装置の製造方法
JP3128939B2 (ja) 薄膜トランジスタ
JPH0675245A (ja) 液晶表示装置
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
JPH02224254A (ja) 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JPH07159809A (ja) 液晶表示装置
JPH07115205A (ja) 多結晶SiTFTの製造方法
JPH05315360A (ja) 薄膜トランジスタの製造方法
JPH0243739A (ja) 薄膜トランジスタ
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2867457B2 (ja) 薄膜トランジスタマトリクスの製造方法
JPH06148682A (ja) 液晶表示装置及びその製造方法
JPH01102431A (ja) 薄膜半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102