JPH046878A - 液晶表示素子用薄膜トランジスタの製造方法 - Google Patents

液晶表示素子用薄膜トランジスタの製造方法

Info

Publication number
JPH046878A
JPH046878A JP2108382A JP10838290A JPH046878A JP H046878 A JPH046878 A JP H046878A JP 2108382 A JP2108382 A JP 2108382A JP 10838290 A JP10838290 A JP 10838290A JP H046878 A JPH046878 A JP H046878A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
crystal display
amorphous silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2108382A
Other languages
English (en)
Other versions
JP2976483B2 (ja
Inventor
Kesao Noguchi
野口　今朝男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10838290A priority Critical patent/JP2976483B2/ja
Priority to US07/690,418 priority patent/US5289016A/en
Publication of JPH046878A publication Critical patent/JPH046878A/ja
Application granted granted Critical
Publication of JP2976483B2 publication Critical patent/JP2976483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はアモルファスシリコンを使用した逆スタガード
構造の液晶表示素子用薄膜トランジスタに関し、特に、
パッシベーション膜を有する液晶表示素子用薄膜トラン
ジスタに関する。
［従来の技術］ 近年、液晶表示素子は、薄膜トランジスタ等のスイッチ
ング素子を有するアクティブマトリックス型のものが多
くなりつつある。この薄膜トランジスタとしては、低温
において大面積のガラス基板上に形成できるアモルファ
スシリコン型のものカー船釣に使用されている。更に、
このアモルファスシリコン薄膜トランジスタ（ａ−８ｉ
ＴＦＴ）としては、ゲート電極が下層に形成され、ソー
スΦドレイン電極が上層に設けられた所謂逆スタガード
構造のものが多く使用されている。
第４図は従来の液晶表示素子用薄膜トランジスタの一例
（ＪＡＰＡＮ　ＤＩＳＰＬＡＹ　’８９予稿集、５１Ｅ
ｉ頁、ＦＩｇｕｒｅ４参照）を示す断面図である。
この第４図に示すように、ガラス基板１上にはモリブデ
ン（Ｍｏ）及びタンタル（Ｔａ）の合金（アロイ）から
なるゲート電極２が選択的に形成されている。また、こ
のゲート電極２及びガラス基板１を被覆するようにして
、５ｉＯＸ膜（シリコン酸化膜）からなるゲート酸化膜
３が被着されている。ゲート電極２の直上域のゲート酸
化膜３上にはアモルファスシリコン膜４及びＮ“型アモ
ルファスシリコン膜５が選択的に形成されている。
また、ゲート電極２の直上域を除く領域のゲート酸化膜
３上にはＩ　Ｔ　ＯＣＩｎｄｉｕｍ　ＴＩＤ　０ｘｉｄ
ｅ）からなる表示電極６が選択的に形成されている。そ
して、全面にＭｏ膜７ａ及びＡノ膜８を順次被着した後
、エツチング加工によりＭｏ膜７ａ及びＡ！膜８を選択
的に除去することにより、その一方が表示電極６に接続
される１対のソース争ドレイン電極（Ｍｏ膜７ａ及びＡ
）膜８）がパターン形成されている。また、前記ソース
０ドレイン電極間（ゲート電極２の直上域）のＮ＋型ア
モルファスシリコン膜５を除去することにより、ソース
−ドレイン領域（Ｎ”型アモルファスシリコン膜５）が
パターン形成されている。更に、表示電極６を除（領域
にはパッシベーション膜トシてＳ　ｉＮ　ｘ膜（シリコ
ン窒化膜）９が被着されている。
このように構成される逆スタガード構造の液晶表示素子
用薄膜トランジスタにおいては、ゲート電極と相対する
ソース参とレイン電極間の所謂バックチャネル領域は基
板の上面側に形成されるたメ、パッシベーション膜とし
てはＮａイオンに対してバリア性を有するＳｉＮｘ膜９
が使用される場合が多い。
［発明が解決しようとする課題］ しかしながら、上述した従来の液晶表示素子用薄膜トラ
ンジスタにおいては、水素を多量に含有するノンドープ
アモルファスシリコン膜４上にＳｉＮｘ膜９を形成した
場合、アモルファスシリコン膜４のバックチャネル領域
側に固定電荷が発生しやすい。そして、このような固定
電荷の発生により、ソース・ドレイン領域間のＯＦＦ電
流が増加したり、ＯＮ電流のスレッショホールド電圧が
変化すると、トランジスタ特性が変化してしまうという
問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
トランジスタ特性の安定性が優れた液晶表示素子用薄膜
トランジスタを提供することを目的とする。
［課題を解決するための手段］ 本発明に係る液晶表示素子用薄膜トランジスタは、ガラ
ス基板上にゲート電極が下層、ソース０ドレイン電極が
上層となる逆スタガード構造で設けられた液晶表示素子
用薄膜トランジスタにおいて、前記ゲート電極の直上域
を含む領域に設けられたアモルファスシリコン膜と、前
記ソース拳ドレイン電極の相互間の前記アモルファスシ
リコン膜上に少なくとも形成されたボロンシリケート膜
とを有することを特徴とする。
［作用コ 本発明においては、逆スタガード構造を有する液晶表示
素子用薄膜トランジスタのパッシベーション膜としてボ
ロンシリケート膜（ＢＳＧ膜）を使用する。このため、
ソース・ドレイン電極間のアモルファスシリコン膜上に
は前記ＢＳＧ膜が被着されている。この場合、従来のＳ
ｉＮｘ膜とは異なって、不純物の拡散等により前記ＢＳ
Ｇ膜と前記アモルファスシリコン膜との界面に形成され
る準位が前記ＢＳＧ膜に含まれるボロンの作用により補
償される。このため、アモルファスシリコ７　Ｍ　ツバ
ツクチャネル領域側における固定電荷の発生を抑制でき
、ソース・ドレイン領域間のＯＦＦ電流の増加及びＯＮ
電流のスレッショホールド電圧の変化を低減できるので
、トランジスタ特性の安定性を向上させることができる
。即ち、ＢＳＧ膜はアモルファスシリコンを使用した液
晶表示素子用薄膜トランジスタのパッシベーション膜と
して極めて優れている。
なお１本発明においては、パッシベーション膜として、
前記ＢＳＧ膜及びこのＢＳＧ膜上に被着されたシリコン
窒化膜（ＳｉＮｘ膜）の積層体かうするものを使用する
と、Ｎａイオンに対するバリア性を向上させることがで
き、より一層安定した素子を得ることができる。
［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図は本発明の第１の実施例に係る液晶表示素子用薄
膜トランジスタを示す断面図である。
この第１図に示すように、ガラス基板１上に膜厚が例え
ば約１５００人のクロム（Ｃｒ）膜を被着した後、この
Ｃｒ膜を選択的に除去することによりゲート電極２がパ
ターン形成されている。このゲート電極２及びガラス基
板１を被覆するようにしてプラズマＣＶＤにより膜厚が
例えば約３０００人のＳｉＮｘ膜からなるゲート酸化膜
３が被着されている。ゲート酸化膜３上には膜厚が例え
ば約３０００人のノンドープアモルファスシリコン膜４
と、膜厚が例えば約３００人のＮ＋型アモルファスシリ
コン膜５とが積層形成されている。このアモルファスシ
リコン膜４及びＮ“型アモルファスシリコン膜５は、ゲ
ート電極２の直上域とその周辺からなるトランジスタ形
成領域を残して、その外の部分がエツチングにより選択
的に除去されている。また、ゲート電極２の近傍を除く
領域のゲート絶縁ｌ！！［３上にはＩＴＯからなる表示
電極６が選択的に形成されている。そして、全面に膜厚
が例えば約ｌ０００人のＣｒ膜７と、膜厚が例えば約５
０００人のＡ）膜８とを順次積層させて被着した後、エ
ツチング加工によりＣｒ膜７及びＡノ膜８を選択的に除
去することにより、その一方が表示電極６に接続される
１対のソース・ドレイン電極（Ｃｒ膜７及びＡｆｌｕ８
）がパターン形成されている。また、このソース・ドレ
イン電極間の領域（ゲート電極２の直上域）のＮ＋型ア
モルファスシリコン膜５を除去することにより、このソ
ース・ドレイン電極とアモルファスシリコン膜４との間
にソースＯドレイン領域（Ｎ＋型アモルファスシリコン
ＩＥ５）がパターン形成されている。更に、ゲート電極
２及びソース・ドレイン電極部分を覆うようにして、バ
ッジベージ式ン膜として膜厚が例えば約７０００人のボ
ロンシリケー）ｊｉ（ＢＳＧ膜）１０が被着されている
。このＢＳＧ膜１０は、プラズマＣＶＤを使用して、ジ
ボランとシランと酸素との混合ガスを分解することによ
り全面に形成した後、エツチングにより表示電極６上の
ＢＳＧ膜１０を選択的に除去することにより形成されて
いる。
このように構成される液晶表示素子用薄膜トランジスタ
においては、従来のようなＳｉＮ、膜からなるパッシベ
ーション膜を使用する場合とは異なり、ＯＦＦ電流の増
加及びＯＮ電流のスレッシ日ホールド電圧のシフトが見
られない。即ち、従来の場合、ソース・ドレイン電極間
のバックチャネル領域のアモルファスシリコン膜とＳｉ
Ｎｘ膜との接合により固定電荷が発生しやすくなり、そ
の影響がバックチャネル領域側に現われるものと考えら
れる。特に　Ｎ　（ｉ型アモルファスシリコン膜をエツ
チングにより除去する際のリンの残留物又はＳｉＮｘ膜
に含まれる窒素がアモルファスシリコン膜の表面に拡散
すると、これらの不純物がアモルファスシリコン膜とＳ
ｉＮｘ膜との界面において準位を形成するため、上述の
固定電荷が発生すると考えられる。また、プラズマＣＶ
Ｄにより　２５０乃至３００℃の温度において形成され
たアモルファスシリコン膜、ＳｉＮｘ膜、５ｉＯＸ膜、
ＰＳＧ膜、ＢＳＧ膜及び５ｉＯＮ膜等には５乃至２０重
量％という多量の水素が含まれており、この水素には不
純物の拡散及び準位の形成を容易にする作用があると考
えられている。
しかしながら、本実施例の場合、ＢＳＧ膜１０とアモル
ファスシリコン膜４との界面に形成される準位がＢＳＧ
膜１０に含まれるボロンの作用により補償される。この
ため、アモルファスシリコン膜４のバンクチャネル領域
側に固定電荷が発生しにくくなり、トランジスタ特性の
安定性を向上させることができる。即ち、ＢＳＧ膜はア
モルファスシリコンを使用した液晶表示素子用薄膜トラ
ンジスタのパッシベーション膜として極めて優れている
。
第２図は本発明の第２の実施例に係る液晶表示素子用薄
膜トランジスタを示す断面図である。第２図において第
１図と同一物には同一符号を付してその部分の詳細な説
明は省略する。
本実施例においては、パッジベージコン膜として、膜厚
が例えば約５００人のＢＳＧ膜１ｏが形成され、このＢ
ＳＧ膜１膜上０上厚が例えば約５０００人のＳｉＮｘ膜
１１が形成されている。このように、ＢＳＧ膜１０及び
ＳｉＮｘ膜１１からなる２層構造のパッジベージジン膜
の場合、第１の実施例と同様の効果が得られると共に、
ＳｉＮｘ膜１１によりＮａイオンに対するバリア性を増
強することができるので、より一層安定性が優れた素子
を実現することができる。
第３図は本発明の第３の実施例に係る液晶表示素子用薄
膜トランジスタを示す断面図である。第３図において第
２図と同一物には同一符号を付してその部分の詳細な説
明は省略する。
本実施例においては、ＢＳＧ膜１０は膜厚が例えば約１
０００人であって液晶表示素子の端子部（図示せず）を
除く全面に形成されている。従って、第１の実施例と同
様の効果が得られると共に、ＢＳＧ膜１０により表示電
極６を被覆することができるため、プロセスコンタミネ
ーションにより液晶中に不純物が混入して素子の信頼性
が低下することを防止できる。
［発明の効果］ 以上説明したように本発明によれば、逆スタガード構造
を有する液晶表示素子用薄膜トランジスタにおいて、ソ
ース・ドレイン電極間のアモルファスシリコン膜上にパ
ッジベージジン膜としてボロンシリケート膜を設けたか
ら、前記ボロンシリケート膜に含まれるボロンの作用に
より前記アモルファスシリコン膜のバックチャネル領域
側に固定電荷が発生することを抑制できる。従って、ソ
ース・ドレイン領域間のＯＦＦ電流の増加及びＯＮ電流
のスレッシロホールド電圧の変化を低減することができ
るので、本発明に係る液晶表示素子用薄膜トランジスタ
はトランジスタ特性の安定性が極めて優れている。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係る液晶表示素子用薄
膜トランジスタを示す断面図、第２図は本発明の第２の
実施例に係る液晶表示素子用薄膜トランジスタを示す断
面図、第３図は本発明の第３の実施例に係る液晶表示素
子用薄膜トランジスタを示す断面図、第４図は従来の液
晶表示素子用薄膜トランジスタを示す断面図である。 ｌ；ガラス基板、２；ゲート電極、３；ゲート絶ｍｌＩ
、４　；アモルファスシリコン膜、５；Ｎ”型アモルフ
ァスシリコン膜、６：表示電極、７：Ｃｒ膜、７　ａ　
；　Ｍｏ膜、８；Ａｉ膜、９，１１；ＳｉＮｘ膜、１０
；ＢＳＧ膜 １ｉＴつス差」反 ６、表示を種

Claims (2)

    【特許請求の範囲】
  1. （１）ガラス基板上にゲート電極が下層、ソース・ドレ
    イン電極が上層となる逆スタガード構造で設けられた液
    晶表示素子用薄膜トランジスタにおいて、前記ゲート電
    極の直上域を含む領域に設けられたアモルファスシリコ
    ン膜と、前記ソースドレイン電極の相互間の前記アモル
    ファスシリコン膜上に少なくとも形成されたボロンシリ
    ケート膜とを有することを特徴とする液晶表示素子用薄
    膜トランジスタ。
  2. （２）前記ボロンシリケート膜上に被着されたシリコン
    窒化膜を有することを特徴とする請求項１に記載の液晶
    表示素子用薄膜トランジスタ。
JP10838290A 1990-04-24 1990-04-24 液晶表示素子用薄膜トランジスタの製造方法 Expired - Lifetime JP2976483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10838290A JP2976483B2 (ja) 1990-04-24 1990-04-24 液晶表示素子用薄膜トランジスタの製造方法
US07/690,418 US5289016A (en) 1990-04-24 1991-04-24 Thin film transistor with excellent stability for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10838290A JP2976483B2 (ja) 1990-04-24 1990-04-24 液晶表示素子用薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH046878A true JPH046878A (ja) 1992-01-10
JP2976483B2 JP2976483B2 (ja) 1999-11-10

Family

ID=14483357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10838290A Expired - Lifetime JP2976483B2 (ja) 1990-04-24 1990-04-24 液晶表示素子用薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5289016A (ja)
JP (1) JP2976483B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827210A3 (en) * 1996-08-29 1998-12-16 Nec Corporation Thin-film transistor and fabrication method thereof

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR970010774B1 (ko) * 1993-12-22 1997-06-30 엘지전자 주식회사 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
KR0169356B1 (ko) * 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
JPH09146108A (ja) * 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
DE19639438A1 (de) 1996-09-25 1998-04-02 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
DE19639432C2 (de) * 1996-09-25 2001-09-13 Siemens Ag Herstellverfahren für eine polykristalline Siliziumschicht mit glatter Oberfläche und dessen Verwendung
US5796121A (en) * 1997-03-25 1998-08-18 International Business Machines Corporation Thin film transistors fabricated on plastic substrates
EP1024952B1 (en) * 1997-10-24 2002-06-26 Agfa-Gevaert A laminate comprising a thin borosilicate glass substrate as a constituting layer
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001308339A (ja) * 2000-02-18 2001-11-02 Sharp Corp 薄膜トランジスタ
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190315A (ja) * 1985-02-20 1986-08-25 Sharp Corp カラ−液晶表示装置
DE3685623T2 (de) * 1985-10-04 1992-12-24 Hosiden Corp Duennfilmtransistor und verfahren zu seiner herstellung.
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
JPH0690372B2 (ja) * 1987-08-26 1994-11-14 シャープ株式会社 液晶表示素子
JPH0814668B2 (ja) * 1988-02-16 1996-02-14 シャープ株式会社 マトリックス型液晶表示パネル
JPH01276767A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 薄膜トランジスタとその製造方法
JP2663500B2 (ja) * 1988-04-28 1997-10-15 富士通株式会社 薄膜トランジスタの製造方法
US5076666A (en) * 1988-12-06 1991-12-31 Sharp Kabushiki Kaisha Active matrix display apparatus with drain electrode extensions
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827210A3 (en) * 1996-08-29 1998-12-16 Nec Corporation Thin-film transistor and fabrication method thereof
US6285041B1 (en) 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
US6461901B1 (en) 1996-08-29 2002-10-08 Nec Corporation Method of forming a thin-film transistor having a high resistance back channel region

Also Published As

Publication number Publication date
JP2976483B2 (ja) 1999-11-10
US5289016A (en) 1994-02-22

Similar Documents

Publication Publication Date Title
JPH046878A (ja) 液晶表示素子用薄膜トランジスタの製造方法
JP4663829B2 (ja) 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JPH05129608A (ja) 半導体装置
KR960010931B1 (ko) 반도체 집접회로 및 그 제작방법
JPH07326756A (ja) 薄膜トランジスタおよびその製造方法
KR0171648B1 (ko) 박막장치 및 그 제조방법
US6514804B1 (en) Thin-film transistor and fabrication method thereof
JPS615577A (ja) 薄膜半導体装置
JPS6113670A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
JPS58212177A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
JPH03185840A (ja) 薄膜トランジスタ
JPH03222370A (ja) 薄膜トランジスタ
JP2536230B2 (ja) アクティブマトリクス型液晶ディスプレイ装置
JP2740275B2 (ja) 薄膜トランジスタ
JP3197667B2 (ja) アキュムレーション型多結晶シリコン薄膜トランジスタ
JPH0564862B2 (ja)
JPH07131019A (ja) 薄膜トランジスタ及びその製造方法
US20250248148A1 (en) Low cost mask reduction for highly reliable igzo tft backplanes
JP3489217B2 (ja) 薄膜トランジスタの製造方法
JPS587871A (ja) ダイオ−ドおよびその製造方法
JPH0512852B2 (ja)
KR970000469B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법
KR100237004B1 (ko) 박막트랜지스터의 제조방법
JP2635950B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11