JPH0675248B2

JPH0675248B2 - 光信号乗算器

Info

Publication number: JPH0675248B2
Application number: JP1111121A
Authority: JP
Inventors: 宏之山▲崎▼
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-04-28
Filing date: 1989-04-28
Publication date: 1994-09-21
Anticipated expiration: 2009-09-21
Also published as: JPH02287809A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、予め光電変換されて記憶された電荷量と、
現在光電変換されている電荷量との乗算処理が行える光
信号乗算器に関するものである。

〔従来の技術〕

光信号画像情報の記憶ならびに演算処理は通常、電算機
のプログラム操作によるのが一般的であるが、高速処理
を簡単に実現できないという欠点をもっている。そこ
で、光信号の光電変換の過程で画面全体に対する一様演
算をほどこすスマートセンサと呼ばれる新しい構造の撮
像素子が実現できれば、画像情報の並列処理などがで
き、画像の相関ならびに分類などの高速処理を行う簡易
な端末機器への応用が可能であると考えられている。

このような撮像素子には基本的には撮像，記憶，演算処
理の３つの機能が必要となる。このうち、光信号を撮像
素子の各画素にアナログ記憶する画像メモリ素子として
は、IEEEエレクトロンデバイス誌ED−32（1985年）にお
けるH.ヤマサキ氏他の論文「MNOSメモリゲートを内蔵す
る固体撮像素子」に開示された画像メモリ素子がある。

第２図（ａ）及び（ｂ）はこの画像メモリ素子の基本構
成を示す回路構成図及び１画素の断面構造を示す断面図
である。

第２図（ａ）において、41は水平走査回路、42は垂直走
査回路、43は読出し／書込み切換回路、44は水平スイッ
チMOSトランジスタ、45は読出し信号検出用の積分回
路、VSは映像信号出力線、Ｖ_OUTは映像出力、Ｐ_ODはオ
ーバーフロードレイン端子、Ｐ_OGはオーバーフローゲー
ト端子、l2はAl水平選択線、l3はAl垂直信号、l4はオー
バーフロードレイン線である。また、46は１画素分の画
像メモリ構成部を示し、フォトダイオードPD及び、オー
バーフローゲート、MNOSメモリゲート及び転送ゲートを
それぞれ有するトランジスタT1〜T3より構成されてい
る。

第２図（ｂ）に示すように各画素46は、ｐ型Si基板50上
層部に４つのn⁺拡散層51〜54を形成している。n⁺拡散層
51,52間のｐ型Si基板50上にSiO₂膜55を介してポリシリ
コンからなるオーバーフローゲートOGが形成されてい
る。また、n⁺拡散層52,53間のｐ型Si基板50上にポリシ
リコンからなるMNOSメモリゲートMGがSiO₂膜55及びSi₃N
₄膜56を介して形成され、n⁺拡散層53,54間のｐ型Si基板
50上にポリシリコンからなる転送ゲートTGがSiO₂膜55を
介して形成されている。そして、n⁺拡散層51,52とオー
バーフローゲートOGによりトランジスタT1を、n⁺拡散層
52,53とMNOSメモリゲートMGによりメモリトランジスタT
2を、n⁺拡散層53,54と転送ゲートTGによりトランジスタ
T3を、n⁺拡散層52とｐ型Si基板50とのpn接合によりフォ
トダイオードPDを形成している。上記したトランジスタ
T2,T3によりデュアルゲートトランジスタを構成してい
る。また、n⁺拡散層54上にSiO₂膜55,Si₃N₄膜56を貫通し
てAl垂直信号l3が形成され、n⁺拡散層51上にSiO₂膜55,S
i₃N₄膜56を貫通してオーバーフロードレイン線l4が形成
されている。

メモリトランジスタT2におけるMNOSメモリゲートMGはSi
O₂膜55とSi₃N₄膜56とにより構成された複合膜により、
信号を書き込みたい時に、信号の記憶を行っている。す
なわち、光励起電荷の一部を、Si₃N₄膜56内及びSiO₂膜5
5とSi₃N₄膜56との界面にあるトラップに捕獲してフラッ
トバンド電圧Ｖ_FBを変更することで画像情報をアナログ
記憶する。また、転送ゲートTGを有するトランジスタT3
は、オフ状態となることでメモリトランジスタT2に蓄積
された電荷がAl垂直信号l3に流出するのをを防ぐ働きを
する。トランジスタT1のオーバーフローゲートOG,n⁺拡
散層51はそれぞれオーバーフローゲート端子Ｐ_OG，オー
バーフロードレイン端子Ｐ_ODに接続されることで、書込
み時には後述するようにフォトダイオードPDのプリセッ
ト動作を行う。さらに撮像時には、強い光がフォトダイ
オードPDに照射した場合にフォトダイオードPDよりあふ
れる電荷を掃きだしブルーミングを抑制するオーバーフ
ロードレインとしての役目も果たす。また、オーバーフ
ローゲート端子Ｐ_OG及びオーバーフロードレイン端子Ｐ
_ODは読出し時において、後述するように一定量の電荷の
発生源となる。

読出し／書込み切換回路43により、正の書込み電圧、あ
るいは負の消去パルス電圧をメモリトランジスタT2のMN
OSメモリゲートMGに与えることでメモリトランジスタT2
への書込み及び消去が行える。一方、画素46の記憶内容
の読出し（撮像時も含む）は、水平走査回路41及び垂直
走査回路42によりそれぞれAl垂直信号線l3及びAl水平選
択線l2を介して走査パルスを与え各画素46を走査し情報
を読出すことで行える。

第３図は第２図で示した画像メモリへの書込み動作を説
明するためのポテンシャル分布図であり、特に、フォト
ダイオードPDを形成するn⁺拡散層52とMNOSメモリゲート
MG下のＰ型シリコン基板１表面（以下「基板表面」と言
う。）のポテンシャル分布を示す。同図において、下方
が正の電位方向である。以下、同図を参照しつつ書込み
原理について説明する。

まず、オーバーフローゲートOG端子Ｐ_OGよりトランジス
タT1のオーバーフローゲートOGにリセットパルスを与
え、同図（ａ）に示すように、全画素46のフォトダイオ
ードPDを形成するn⁺拡散層52の電位をプリセット電位Ｖ
_SOに設定し、プリセット状態の電荷量E0を決定する。

この状態で光を一定の積分期間Tiの間フォトダイオード
PDに入射すると、光励起した光信号電荷がn⁺拡散層52中
に蓄積され、同図（ｂ）に示すように電位がＶ_S1に下降
する。なお、E2は光信号電荷量を示す。この動作はIEEE
J.Solid−State Circuits,Vol SC−2,no.12 p.65−73
Sept 1967におけるG.P.Weckler氏の論文“Operation of
p−n junction photodetectors in a photon flux int
egration mode"に開示された、通常のMOS型固体撮像素
子におけるPFI（Photon−Flux Integratibn）モードと
等価である。

この後、メモリトランジスタT2のMNOSメモリゲートMGに
正の書込みパルス電圧を印加すると、MNOSメモリゲート
MG下の基板表面電位φ_MGが上昇し、n⁺拡散層52に蓄積さ
れた電荷が同図（ｃ）に示すように、MNOSメモリゲート
MG下にBBDモードで転送される。そして、n⁺拡散層52とM
NOSメモリゲートMG下に蓄積された電荷が釣り合った平
衡電位Ｖ_SFで平衡状態となり、同図（ｄ）に示すように
電荷の転送が終了する。なお、E1はプリセット電荷量E0
の一部が転送されたバイアス電荷量である。

その後、同図（ｅ）に示すようにMNOSメモリゲートMG下
の基板表面の電荷の一部が薄いSiO₂膜55をトンネル注入
し、SiO₂膜55,Si₃N₄膜56界面のトラップに捕獲される。
その結果、メモリトランジスタT2におけるMNOSメモリゲ
ートMGのフラットバンド電圧Ｖ_FBが上昇する。このフラ
ットバンド電圧Ｖ_FBはMNOSメモリゲートMG下の基板表面
電位φ_MGとの負の相関があり、MNOSメモリゲートMGに与
える電圧が同じであれば、フラットバンド電圧Ｖ_FBが高
い程基板表面電位φ_MGは低くなる。このように、フォト
ダイオードPDで光電変換された光情報がフラットバンド
電圧Ｖ_FBの変位としてメモリトランジスタT2のMNOSメモ
リゲートMGにアナログ情報として記憶されることにな
る。このため、A/D変換部を別途に設ける要はない。

このとき、プリセット電圧Ｖ_S0が低い程、同一光信号電
荷量E2でも、プリセット電荷量EOが多いため、信号電荷
蓄積後のn⁺拡散層52の電位と正の書込みパルス印加時の
MNOSメモリゲートMG下の基板表面電位φ_MGとの差が大き
くなる。その結果、バイアス電荷量E1が増加することで
平衡電位Ｖ_SFが減少し、MNOSメモリゲートMG下に蓄積さ
れる電荷量は増加する。このため、MNOSメモリゲートMG
とトンネル絶縁膜であるSiO₂膜55との電位差が大きくな
り、微細な入射光量でもSiO₂膜55への電荷のトンネル注
入が起こり短時間で書込みが行える。しかしながら、プ
リセット電圧Ｖ_S0を下げすぎると、バイアス電荷量E1が
増大しすぎ、光信号電荷量E2の増減にかかわらずフラッ
トバンド電圧Ｖ_FBが大きく変化してしまい、書込み可能
な光信号電荷量E2の範囲が減少してしまうため、この点
を考慮する必要がある。

第４図は第２図で示した画像メモリからの読出し動作を
説明するためのポテンシャル分布図であり、特にn⁺拡散
層52,メモリゲートMG下の基板表面、転送ゲートTG下の
基板表面及びn⁺拡散層53のポテンシャル分布を示す。以
下、同図を参照しつつ読出し原理について説明する。な
お、読出し中は、転送ゲートTG下の基板表面電位φ
_TGが、トランジスタT2のMNOSメモリゲートMGに走査パル
スが与えられた時の最大レベルの基板表面電位φ_MG1よ
りも高くなるようにトランジスタT3の転送ゲートTGに電
圧が印加されている。

まず、各画素46におけるメモリトランジスタT2のMNOSメ
モリゲートMGに、水平走査回路41により、Al水平走査線
l2を介して順次水平走査パルスを加える。すると、トラ
ンジスタT1のソースであるn⁺拡散層52の電位Ｖ_Ｓは、ト
ランジスタT3のドレインであるn⁺拡散層54へ与える電圧
が十分大きな場合、同図（ａ）に示すようにMNOSメモリ
ゲートMG下の基板表面電位φ_MG1に固定される。なおφ
_MG1は消去状態、すなわちアナログ情報としての０書込
み状態におけるMNOSメモリゲートMG下の基板表面電位、
φ_MG2は光信号電荷の書込み状態におけるMNOSメモリゲ
ートMG下の基板表面電位を示している。以下、基板表面
電位φ_MG1における読出し動作の説明を行う。このと
き、MNOSメモリゲートMGへの印加電圧は書込みが生じな
い程度に充分小さいものとする。

メモリゲートMGへの走査パルスが終了すると、トランジ
スタT1のソースであるn⁺拡散層52は逆バイアスされ、同
図（ｂ）に示すようにポテンシャルウエルが形成され
る。このポテンシャルウエルの深さは走査パルス印加時
のMNOSメモリゲートMG下の基板表面電位φ_MG1により決
定される。

そして、水平走査の各帰線期間に相当する時間にオーバ
ーフローゲート端子Ｐ_0Gより所定の電圧を与えることで
トランジスタT1のオーバーフローゲートOGをオンさせ、
オーバーフロードレイン端子Ｐ_0Dより所定の電圧をトラ
ンジスタT1のドレインであるn⁺拡散層51に供給すること
で、同図（ｃ）に示すように、トランジスタT1のソース
でありかつフォトダイオードPDをも形成しているn⁺拡散
層52の全部のものに電荷を注入する。

その後、各画素46のメモリトランジスタT2のMNOSメモリ
ゲートMGに順次走査パルスを加え、同図（ｄ）に示すよ
うにMNOSメモリゲートMGの基板表面電位φ_MG1レベルを
越えて蓄積された電荷が転送ゲートTGを介してn⁺拡散層
54に転送される。つまり、基板表面電位φ_MG1が低い
程、少量の電荷がn⁺拡散層54に転送されることになる。
このn⁺拡散層54に転送された電荷はAl垂直信号l3,トラ
ンジスタ44,積分回路45を介して映像信号Ｖ_OUTとして出
力される。すなわち、この映像信号Ｖ_OUTよりMNOSメモ
リゲートMGの記憶内容がアナログ情報として読出せる。
この動作では、MNOSメモリゲートMGがオンしたとき、n⁺
拡散層52からn⁺拡散層54に流れる電荷量はMNOSメモリゲ
ートMG下の基板表面電位φ_MGが小さい程、小さくなる。
また、前述したよう基板表面電位φ_MGはフラットバンド
電圧Ｖ_FBと負の相関があることから、フラットバンド電
圧Ｖ_FBが大きい程n⁺拡散層54に流れる電荷量は少なくな
る。従って、書込み時にMNOSメモリゲートMGに蓄積され
た電荷量が多い程、つまり、光信号電荷量E2が多い程、
読出し時の映像出力Ｖ_OUTは小さくなる。

一方、メモリトランジスタT2に記憶した情報を消去する
には、全画素46のメモリトランジスタT2のメモリゲート
MGの大きな負の消去パルス電圧を同時に一定時間与え、
SiO₂膜55から電荷をトンネル放出させフラットバンド電
圧Ｖ_FBを下げることで行われる。この消去動作によりフ
ラットバンド電圧Ｖ_FBは初期状態に戻る。

次に撮像動作について説明する。まず、全画素46のトラ
ンジスタT3の転送ゲートTGに一定電圧を与え、書込みが
生じない程度の小さな電圧でメモリトランジスタT2のMN
OSメモリゲートMGを周期的にオンさせn⁺拡散層52に蓄積
された光信号電荷をn⁺拡散層54から映像出力Ｖ_OUTとし
て出力する。このときn⁺拡散層54の電位をＶ_Ｄとすると
φ_MG＜Ｖ_Ｄ，φ_MG＜φ_TGに設定する必要がある。これ
は、MNOSメモリゲートMGに記憶されたフラットバンド電
圧Ｖ_FBの変位による基板表面電位φ_MGの違いが映像出力
Ｖ_OUTに影響を及ぼさなくするためである。

このように、第２図〜第４図で示した画像メモリ素子
は、光励起された電荷をMNOSメモリゲートMGに注入・捕
獲することにより実現し、その記憶内容はMNOSメモリゲ
ートMGのフラットバンド電圧Ｖ_FBの変化により観測でき
る。すなわち、この画像メモリ素子は、MNOSメモリゲー
トMGにpnフォトダイオードPDを電荷結合させた構造を呈
し、フォトダイオードPDにより発生する光信号電荷にバ
イアス電荷を重畳させ、微弱な光信号を効率良く短期間
で書込むと同時に、記憶内容を非破壊で容易に読出すこ
とが可能である。

上記した画像メモリ素子を利用して、入射画像情報と記
憶画像情報間の乗算を撮像画上で行う光信号乗算器がIE
EEエレクトロンデバイスレター誌,EDL−６（1985年）に
おけるH.ヤマサキ氏他の論文「MNOSメモリを内蔵する固
体撮像素子における光乗算動作」に開示されている。第
５図（ａ）〜（ｄ）はその原理を示す説明図であり、第
５図（ａ）は光信号乗算器の画素における基本構成を示
し、第５図（ｂ）はそのポテンシャル分布を示し、第５
図（ｃ）は乗算値読出しパルスの波形を示し、第５図
（ｄ）は第５図（ｃ）で示した乗算値読出しパルスに対
するソース電位Ｖ_Ｓの経時変化を示している。第５図
（ａ）に示すように、この光信号乗算器は、１画素に対
し、互いにn⁺共通ソース層71を共用したデュアルゲート
の参照用トランジスタQ1（ゲートMG1,TG1）と乗算用ト
ランジスタQ2（ゲートMG2,TG2）とから構成されてい
る。これらのトランジスタQ1,Q2は第２図（ｂ）で示し
たMNOSメモリゲートMG,トランスファーゲートTGを有す
るデュアルゲートトランジスタと等価なトランジスタで
ある。

以下、光信号乗算原理の説明を行う。まず、第１図〜第
４図で示した画像メモリ素子と同様な方法で予め乗算用
トランジスタQ2のMNOSメモリゲートMG2に光電変換アナ
ログ記憶させた状況を想定する。

この状況下において、トランジスタQ1,Q2につきそれぞ
れ強反転状態にあるトランスファゲートTG1,TG2下を仮
想ドレイン領域とみなし、その電位をＶ_Ｄと仮定した場
合、トランジスタQ1,Q2は単一ゲート（MG1,MG2）のFET
と考えることができる。この場合、３極管動作領域での
各トランジスタQ1,Q2のドレイン電流Id1,Id2は次の（1
a），（1b）式により与えられる。

Id1＝β（Ｖ_Ｄ−Ｖ_Ｓ）・［Ｖ_MG−Ｖ_T1−（Ｖ_Ｄ＋Ｖ_Ｓ）/2］ …（1a） Id2＝β（Ｖ_Ｄ−Ｖ_Ｓ）・［Ｖ_MG−Ｖ_T2−（Ｖ_Ｄ＋Ｖ_Ｓ）/2］ …（1b）ただし、βはゲインファクタ、Ｖ_Ｓはソース電位、Ｖ_MG
はメモリゲート電圧、Ｖ_T1,V_T2はそれぞれトランジスタ
Q1,Q2の閾値電圧である。

また、両者のフラットバンド電圧の電位差ΔＶ_FBは、 ΔＶ_FBは、 ΔＶ_FB＝Ｖ_T2−Ｖ_T1 …（２）で表わされる。

ドレイン電流Id1とId2の電流差を乗算値読出しパルス期
間ｔ_Ｗに渡って積分した結果をＱ_outとすると、積分値
Ｑ_outは次の（３）式で示すことができる。

一方、乗算値読出しパルス間隔ｔ_ｉ間（第５図（ｃ）参
照）内に、ソースに蓄えられた信号電荷量Ｑ_sigは、プ
リセット時のソース電位をV₁（＝Ｖ_Ｄ、蓄積時間経過直
後のソース電位をV₂、ソースの蓄積容量をＣとすると、
次の（４）式で示される。

ここで、Ｉ_ｐは光電流量、ηは光電変換感度、Ｌは入射
光強度である。ソース蓄積容量Ｃの電圧依存性を無視す
ると、（４）式は、次の（５）式で近似できる。

Ｑ_sigＣ（V₂−V₁）＝−ηLt_ｉ …（５）乗算値読出しパルス印加中のソース電位Ｖ_Ｓの経時変化
を第６図に示す。読出し（乗算値読出しパルス印加）開
始から時間ｔ_ｗの経過時点にかけて、ソース電位Ｖ_Ｓは
V₂→V₁（＝Ｖ_Ｄ）に上昇する。ここで、ソース電位Ｖ_Ｓ
の変化を直線ｋで近似すると、（３）式は次の（６）式
にて表わせる。

（６）式において、時刻ｔ_ｗ′ソース電位Ｖ_Ｓの電位変
化の時定数に等価な値であり、電位差ΔＶ_FBが乗算値読
出し電圧Ｖ_MGに比較して小さい範囲では電位差ΔＶ_FBに
かかわらず、一定とみなすことができる。

そして、上記（３），（５），（６）式から、次の
（７）式が導き出せる。

フラットバンド電圧の変化ΔＶ_FBは、書込み期間中に書
込まれた光信目量に比例することから、積分値Ｑ_outを
求めることは、すなわち記憶光信号量と撮像時光信号量
との積を求めることになる。以上が光信号乗算原理であ
る。

第７図はこの光信号乗算器の基本構成を示す回路図であ
る。なお、同図において、第２図（ａ）と同じ構成要素
の説明は省略する。同図において、76は１画素分の画像
メモリ構成部を示し、フォトダイオードPD及び参照用ト
ランジスタQ1及び乗算用トランジスタQ2及びオーバーフ
ローゲートを有するトランジスタT10より構成されてい
る。そして、参照用トランジスタQ1のMNOSメモリゲート
MG1は水平方向単位に参照用ゲート選択線RSL1〜３にそ
れぞれ接続され、乗算用トランジスタQ2のMNOSメモリゲ
ートMG2は垂直方向単位に乗算用ゲート選択線MSL1〜３
にそれぞれ接続されている。

また、参照用トランジスタQ1のトランスファーゲートTG
1のドレインが垂直方向単位に参照垂直信号線RVL1〜３
にそれぞれ接続され、乗算用トランジスタQ2のトランス
ファゲートTG2のドレインが垂直方向単位に、乗算用垂
直信号線MVL1〜３にそれぞれ接続されている。

参照用垂直信号線RVL1〜３は選択トランジスタST1〜ST3
を介して積分器81に接続され、乗算用垂直信号線MVL1〜
３はそれぞれ選択トランジスタST4〜６を介して積分器8
2に接続される。選択トランジスタST4〜ST6は水平走査
回路41によりオン，オフが制御されており、選択トラン
ジスタST1〜ST3は図示しない水平走査回路41と同様な構
成の水平同期回路によりオン，オフが制御されている。

このような構成において、まず乗算用選択信号線MSL1〜
３に書込みパルスを与えることにより（この時、参照用
選択信号線RSL1〜RSL3には書込みパルスを与えない）、
乗算用トランジスタQ2のメモリゲートMG2のフラットバ
ンド電圧Ｖ_FBを変化させ、光情報のアナログ記憶を行
う。

次に、乗算用選択信号線MSL1〜３及び参照用選択信号線
RSL1〜３を介して乗算用，参照用トランジスタQ1,Q2の
メモリゲートMG1,MG2に電圧値Ｖ_MGの乗算値読出しパル
スを与えるとともに、全画素76のトランスファゲートTG
1,TG2に転送ゲート電圧Ｖ_TGを与える。この転送ゲート
電圧Ｖ_TGはドレイン電圧Ｖ_Ｄに対して充分大きな電圧で
ある。そして、水平走査回路41,垂直走査回路42等の制
御により、参照用選択信号線RSL1〜３を介して積分器81
に、各画素76における参照用トランジスタQ1のドレイン
電流Id1が順次与えられると同時に、乗算用選択信号線M
VL1〜３を介して積分器82に、各画素76における乗算用
トランジスタQ1のドレイン電流Id2が順次与えられる。
積分器81,82はそれぞれ読出しパルス期間ｔ_ｗ中におけ
る同一画素76のドレイン電流Id1,Id2の積分結果S1,S2を
出力する。そして、図示しない差分回路により（S1−S
2）求めることにより（３）式の積分値Ｑ_outが得られ、
乗算用トランジスタQ2にアナログ記憶された光信号情報
と乗算値読出し期間中の光信号情報の乗算結果を得るこ
とができる。

〔発明が解決しようとする課題〕

従来の光信号乗算器は以上のように構成されており、同
一平面上に光電変換部，記憶部（乗算部，参照部）並び
に走査回路が設けられるため開口率が制限され、光電変
換感度が劣化するという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、光電変換に要する開口率を100％とすること
が可能な光信号乗算器を得ることを目的とする。

〔課題を解決するための手段〕

光電変換部と、前記光電変換部に電気的に接続され、前
記光電変換部により変換された電荷量に応じてトランジ
スタ特性が変化することで前記電荷量をアナログ記憶す
る第１のメモリトランジスタと、前記光電変換部に電気
的に接続され、一方電極を前記第１のメモリトランジス
タの一方電極と共用する、前記第１のメモリトランジス
タと同一構成の第２のメモリトランジスタと、前記第１
及び第２のメモリトランジスタの他方電極よりそれぞれ
得られる第１及び第２の電流の、所定期間における積分
値の差分処理を行い積分値差分信号を出力する積分値差
分手段と、書込み時に、前記第１のメモリトランジスタ
の制御電極に書込み信号を与え、前記光電変換部により
変換された電荷量を前記第１のメモリトランジスタにア
ナログ記憶させ、乗算値読出し時に、前記第１及び第２
のメモリトランジスタの制御電極に乗算値読出し信号を
与え、前記積分値差分手段より前記差分積分信号を出力
させることにより、乗算値読出し期間中に前記光電変換
部により変換された電荷量と前記第１のメモリトランジ
スタに記憶された電荷量との乗算値を出力させる制御手
段とを備えており、前記光電変換部が最上層である第１
の層中に形成され、前記第１及び第２のメモリトランジ
スタが前記第１の層下の第２の層中に形成されている。

〔作用〕

この発明における第１の層は、光電変換機能以外の機能
を有する必要がないため、全面を光電変換部とすること
ができる。

〔実施例〕

第１図はこの発明の一実施例である光信号乗算器の１画
素分を示す断面図である。なお、この光信号乗算器の基
本構成は第７図とほぼ同じである。但し光電変換手段と
してフォトダイオードPDを用いず、アモルファスSi:H膜
31を用いている。

同図に示すように、下層部LDに第２図で示したMNOSメモ
リゲートMG（MG1,MG2）を内蔵した２つの画像メモリト
ランジスタQ1,Q2を形成し、上層部LUにアモルファスSi:
H膜31から成る光電変換部を形成している。

この光電変換部では、最上層から順に、ガラス板32,色
フィルタ33,接着剤34,透明電極35,アモルファスSi:H膜3
1が形成されている。

このような光電変換部を用いた固体撮像素子として、例
えば、テレビジョン学会技術報告（Vol.5,No.29 ED606
1981年）における馬路氏他の論文「非晶質Siを用いた単
板カラー固体撮像素子の設計，試作，特性評価」に開示
された固体撮像素子がある。

そして、Al層27とn⁺拡散層52との間にAl層60がSiO₂膜55
及びSi₃N₄膜56を突き抜けて形成され、アモルファスSi:
H膜31とn⁺共通ソース層71との電気的接続を図ってい
る。また上層部LUと下相部LD間の他の領域はポリイミド
等からなる層間絶縁膜61により絶縁される。この層間絶
縁膜61は下層部LDの平坦化の役割も兼ねている。

一方、下層部LDにおいて、p^-Si基板50上には、n⁺共通ソ
ース層71を共通のソース領域として、第２図で示した、
トランジスタT2,T3からなるデュアルゲートトランジス
タと同一構成の参照用トランジスタQ1（メモリゲートMG
1,トランスファーゲートTG1）及び乗算用トランジスタQ
2（メモリゲートMG2,トランスファーゲートTG2）が形成
されている。なお、他の構成については、第２図，第７
図で示した従来例の構成と同じであるので説明は省略す
る。

このように構成することで、全面に形成された上層部LU
のアモルファスSi:H膜31により光電変換を行いつつ、予
め光電変換されて記憶された電荷量と、現在光電変換さ
れている電荷量との乗算値を、参照用トランジスタQ1と
乗算用トランジスタQ2による、第５図〜第７図の従来例
で述べた乗算値読出し動作により積分値差分信号（S1−
S2）として得ることができる。その結果、開口率100％
の光信号乗算器を得ることができる。なお、乗算値読出
し動作は光電変換手段がフォトダイオードからアモルフ
ァスSi:H膜に変わったのみで他は従来例で述べた通りで
ある。

なお、この実施例では、不揮発性トランジスタとして、
Si₃N₄膜よりなるMNOS構造のものを示したが、フローテ
ィングゲートMOSFET構造,MONOS（Metal Oxide Nitride
Oxide Semiconductor）等の他の不揮発性トランジスタ
を用いてもよい。すなわち、光信号電荷量に応じてフラ
ットバンド電圧Ｖ_FB等のトランジスタ特性が変化するこ
とで、光信号電荷量をアナログ記憶でき、第５図，第６
図で示した光信号乗算原理が適用可能なトランジスタで
あれば代用できる。

また、この実施例では、光電変換手段としてアモルファ
スSi:H膜を示したが、ニュービコン膜（Zn_１−ｘCd_ｘT
e）等の他の光電変換膜を用いてもよい。

〔発明の効果〕

以上説明したように、この発明によれば、第１の層が光
電変換機能以外の機能を有する必要がないため、全面を
光電変換部とすることで、開口率を100％にすることが
できる。

また、制御手段により、第２の層中に形成された第１及
び第２のメモリトランジスタのトランジスタ特性の違い
を利用して、第１のメモリトランジスタに記憶された電
荷量と乗算値読出し期間中に光電変換部により変換され
た電荷量との乗算値を、積分値差分信号として出力する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例である光信号乗算器を示す
断面図、第２図（ａ）及び第２図（ｂ）はそれぞれ従来
の画像メモリ素子の基本構成を示す回路構成図及びその
１画素の断面構造を示す断面図、第３図は第２図で示し
た画像メモリ素子の書込み動作を示すポテンシャル分布
の模式図、第４図は第２図で示した画像メモリ素子の読
出し動作を示すポテンシャル分布の模式図、第５図及び
第６図は従来の光信号乗算器の原理を示す説明図、第７
図は第５図，第６図で示した原理に基づく光信号乗算器
の基本構成を示す回路図である。図において、31はアモルファスSi:H膜、27,60はAl層、5
3,54はn⁺拡散層、71はn⁺共通ソース層、Q1は参照用トラ
ンジスタ、Q2は乗算用トランジスタである。なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】光電変換部と、前記光電変換部に電気的に接続され、前記光電変換部に
より変換された電荷量に応じてトランジスタ特性が変化
することで前記電荷量をアナログ記憶する第１のメモリ
トランジスタと、前記光電変換部に電気的に接続され、一方電極を前記第
１のメモリトランジスタの一方電極と共用する、前記第
１のメモリトランジスタと同一構成の第２のメモリトラ
ンジスタと、前記第１及び第２のメモリトランジスタの他方電極より
それぞれ得られる第１及び第２の電流の、所定期間にお
ける積分値の差分処理を行い積分値差分信号を出力する
積分値差分手段と、書込み時に、前記第１のメモリトランジスタの制御電極
に書込み信号を与え、前記光電変換部により変換された
電荷量を前記第１のメモリトランジスタにアナログ記憶
させ、乗算値読出し時に、前記第１及び第２のメモリト
ランジスタの制御電極に乗算値読出し信号を与え、前記
積分値差分手段より前記差分積分信号を出力させること
により、乗算値読出し期間中に前記光電変換部により変
換された電荷量と前記第１のメモリトランジスタに記憶
された電荷量との乗算値を出力させる制御手段とを備え
た光信号乗算器において、前記光電変換部が最上層である第１の層中に形成され、
前記第１及び第２のメモリトランジスタが前記第１の層
下の第２の層中に形成されたことを特徴とする光信号乗
算器。