JPH02287809A - 光信号乗算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、予め光電変換されて記憶された電荷量と、
現在光電変換されている電荷量との乗算処理が行える光
信号乗算器に関するものである。

〔従来の技術〕

光信号画像情報の記憶ならびに演算処理は通常、電算機
のプログラム操作によるのが一般的であるが、高速処理
を簡単に実現できないという欠点をもっている。そこで
、光信号の光電変換の過程で画面全体に対する一様演算
をはとこすスマートセンサと呼ばれる新しい構造の撮像
素子が実現できれば、画像情報の並列処理などができ、
画像の相関ならびに分類などの高速処理を行う簡易な端
末機器への応用が可能であると考えられている。

このような撮像素子には基本的には撮像、記憶演算処理
の３つの機能が必要となる。このうち、光信号を撮像素
子の各画素にアナログ記憶する画像メモリ素子としては
、Ｉ　ＥＥＥエレクトロンデバイス誌ＥＤ−３２（１９
８５年）におけるＨヤマサキ氏他の論文ｒＭＮＯｓメモ
リゲートを内蔵する固体撮像素子」に開示された画像メ
モリ素子がある。

第２図　（ａ）及び（ｂ）はこの画像メモリ素子の基本
構成を示す回路構成図及び１画素の断面構造を示す断面
図である。

第２図（ａ）において、４１は水平走査回路、４２は垂
直走査回路、４３は読出し／書込み切換回路、４４は水
平スイッチＭＯ８＋−ランジスタ、４５は読出し信号検
出用の積分回路、ＶＳは映像信号出力線、■　　は映像
出力、ＰＯｌ）はオーハーフＵＴ ロードレイン端子、ＰｏＧはオーバーフローゲート端子
１．ｌ！２はＡ９水平選択線、ｐ３はＡ、Ｑ垂直信号線
、ｐ４はオーバーフロードレイン線である。

また、４６は１画素分の画像メモリ構成部を示し、フォ
トダイオードＰＤ及び、オーバーフローゲート、ＭＮＯ
ＳメモリゲーＩ・及び転送ゲーＩ・をそれぞれ有するト
ランジスタＴ１〜Ｔ３より構成されている。

第２図（ｂ）に示すように各画素４６は、ｐ型Ｓｉ基板
５０上層部に４つのｎ＋拡散層５１〜５４を形成してい
る。ｎ＋拡散層５］、、５２間のｒ）型Ｓｉ基板５０上
に５ＩＯ２膜５５を介してポリシリコンからなるオーバ
ーフローゲートＯＧが形成されている。また、ｎ＋拡散
層５２．５３間のｐ型Ｓｉ基板５０上にポリシリコンか
らなるＭＮＯＳメモリゲートＭＧがＳ　１０２１模５５
及びＳ　ｉ　ｓＮ４膜５６を介して形成され、ｎ＋拡散
層５３５４間のｐ型Ｓｉ基板５０」二にポリシリコンか
らなる転送ゲートＴＧがＳｉＯ２膜５５を介して形成さ
れている。そして、ｎ＋拡散層５１５２とオーバーフロ
ーゲートＯＧによりトランジスタＴ１を、ｎ＋拡散層５
２．５３とＭＮＯＳメモリゲートＭＧによりメモリトラ
ンジスタＴ２を、ｎ＋拡散層５３．５４と転送ゲートＴ
ＧによりトランジスタＴ３を、ｎ＋拡散層５２とｐ型Ｓ
ｉ基板５０とのｐｎ接合によりフォトダイオードＰＤを
形成している。上記したトランジスタＴ２．Ｔ３により
デュアルゲートトランジスタを構成している。

また、？拡散層５４上にＳ　１０２膜５５゜５１３Ｎ４
膜５６を貫通してＡ、Ｑ垂直信号線ρ３か形成され、ｎ
＋拡散層５１上にＳ　ｉＯ２膜５５゜Ｓｉ３Ｎ４膜５６
を貫通してオーバーフロードレイン線ｐ４が形成されて
いる。

メモリトランジスタＴ２におけるＭＮＯＳメモリゲート
ＭＧはＳ　１０２膜５５とＳｉ３Ｎ４膜５６とにより構
成された複合膜により、信号を書き込みたい時に、信号
の記憶を行っている。すなわち、光励起電荷の一部を、
５１３Ｎ４膜５６内及びＳｉＯ膜５５とＳｉ３Ｎ４膜５
６との界面にあるトラップに捕獲してフラットバンド電
圧Ｖ１）１３を変更することで画像情報をアナログ記憶
する。

また、転送ゲートＴＧを有するトランジスタＴ３は、オ
フ状態となることでメモリトランジスタＴ２に蓄積され
た電荷がＡρ垂直信号線ρ３に流出するのをを防ぐ働き
をする。トランジスタＴ］のオーバーフローデー１−Ｏ
Ｇ、ｎ＋拡散層５］はそれぞれオーバーフローゲート端
子Ｐ　、オーバＧ フロードレイン端子Ｐ。、に接続されることで、書込み
時には後述するようにフォー・ダイオードＰＤのプリセ
ット動作を行う。さらに撮像時には、強い光がフォー・
ダイオードＰＤに照射した場合にフォトダイオードＰＤ
よりあふれる電荷を掃きたしブルーミングを抑制するオ
ーバーフロードレインとしての役目も果たす。また、オ
ーバーフローゲート端子ＰＯＧ及びオーバーフロードレ
イン端子ＰｏＤは読出し時において、後述するように一
定量の電荷の発生源となる。

読出し／書込み切換回路４３により、正の書込み電圧、
あるいは負の消去パルス電圧をメモリトランジスタＴ２
のＭＮＯＳメモリゲ−１−Ｍ　Ｇに与えることでメモリ
トランジスタＴ２への書込み及び消去が行える。一方、
画素４６の記憶内容の読出しく撮像時も含む）は、水平
走査回路４１及び垂直走査回路４２によりそれぞれＡｕ
垂直信号線β３及びＡ、Ｑ水平選択線９２を介して走査
パルスを与え各画素４６を走査し情報を読出すことで行
える。

第３図は第２図で示した画像メモリへの書込み動作を説
明するためのポテンシャル分布図であり、特に、フォト
ダイオードＰＤを形成するｎ＋拡散層５２とＭＮＯＳメ
モリゲートＭＧ下のｐ型シリコン基板１表面（以下「基
板表面」と言う。）のポテンシャル分布を示す。同図に
おいて、下方が正の電位方向である。以下、同図を参照
しつつ書込み原理について説明する。

まず、オーバーフローゲート端子ＰｏＧよりトランジス
タＴ１のオーバーフローゲートＯＧにリセットパルスを
与え、同図（ａ）に示すように、全画素４６のフォトダ
イオードＰＤを形成するｎ＋拡散層５２の電位をプリセ
ット電位■８ｏに設定し、プリセット状態の電荷量ＥＯ
を決定する。

この状態で光を一定の積分期間Ｔ１の間フォトダイオー
ドＰＤに入射すると、光励起した光信号電荷がｎ＋拡散
層５２中に蓄積され、同図（ｂ）に示すように電位がＶ
８□に下降する。なお、Ｅ２は光信号電荷量を示す。こ
の動作はＩ旧εＥＪ、５ｏｌｉｄ−８ｔａｌｅ　Ｃ１ｒ
ｃｕｉｔｓ、Ｖｏｌ　５Ｃ−２，ｎｏ、１２　ｐ、Ｅｔ
５−７３５ａｐＬ　１９６７におけるＧ、Ｐ、Ｗｅｃｋ
ｋｅ氏の論文”０ｐｅｒａｊｉｏｎ　ｏｒｐｎ　ｊｕｎ
ｃｔｉｏｎ　ｐｈｏｔｏｄｅＬｅｃｔｏｒｓ　ｊｎ　ａ
　ｐｈｏｔｏｎ　ｆｌｕｘ　Ｉｎｔｅｇｒａｔｉｏｎ　
ｍｏｄｅ”に開示された、通當のＭＯ３型固体撮像素子
におけるＰ　Ｆ　Ｉ　（Ｐｈｏｔｏｎ−Ｆｌｕｘ　Ｉｎ
ｔｃｇｒａｔｉｏｎ）モードと等価である。

この後、メモリトランジスタＴ２のＭＮＯＳメモリゲー
トＭＧに正の書込みパルス電圧を印加すると、ＭＮＯＳ
メモリゲートＭＧ下の基板表面電位φＭＧが上昇し、ｎ
＋拡散層５２に蓄積された電荷が同図（Ｃ）に示すよう
に、ＭＮＯＳメモリゲー１−　Ｍ　Ｇ下にＢＢＤモード
で転送される。そして、ｎ＋拡散層５２とＭＮＯＳメモ
リゲートＭＧ下に蓄積された電荷が釣り合った平衡電位
ｖ８Ｆで平衡状態となり、同図（ｄ）に示すように電荷
の転送が終了する。なお、Ｅｌはプリセット電荷量ＥＯ
の一部が転送されたバイアス電荷量である。

その後、同図（ｅ）に示すようにＭＮＯＳメモリゲ−ｈ
ＭＧ下の基板表面の電荷の一部が薄い５ｉ０２膜５５を
トンネル注入し、Ｓ　１０２膜５５゜Ｓｉ３Ｎ４膜５６
界面のトラップに捕獲される。

その結果、メモリトランジスタＴ２におけるＭＮＯＳメ
モリゲー１−　Ｍ　Ｇのフラットバンド電圧ＶＰＢか上
昇する。このフラットバンド電圧ＶＦＢはＭＮＯＳメモ
リゲートＭＧ下の基板表面電位φＭＧとの負の相関があ
り、ＭＮＯＳメモリゲートＭＧに与える電圧が同じであ
れば、フラットバンド電圧Ｖ　が高い程基板表面電位φ
。。は低くなる。このＢ ように、フォトダイオードＰＤで光電変換された光情報
がフラットバンド電圧ｖＦＢの変位としてメモリトラン
ジスタＴ２のＭＮＯＳメモリゲ−１−ＭＧにアナログ情
報として記憶されることになる。

このため、Ａ／Ｄ変換部を別途に設ける必要はない。

このとき、プリセット電圧Ｖｓｏか低い程、同光信号電
荷量Ｅ２でも、プリセット電荷量ＥＯか多いため、信号
電荷蓄積後のｎ＋拡散層５２の電位と正の書込みパルス
印加時のＭＮＯＳメモリゲートＭＧ下の基板表面電位φ
ＭＧとの差が大きくなる。その結果、バイアス電荷ｊｔ
　Ｅ　１が増加することで平衡電位ＶＳＰが上昇し、Ｍ
ＮＯＳメモリゲー）ＭＧ下に蓄積される電荷量は増加す
る。このため、ＭＮＯＳメモリゲートＭＧとトンネル絶
縁膜であるＳ　Ｉ　Ｏ２膜５５との電位差が大きくなり
、微細な入射光量ても５１０２膜５５への電荷のトンネ
ル注入が起こり短時間で書込みが行える。しかしながら
、プリセット電圧Ｖｓｏを下げすぎると、バイアス電荷
量Ｅ１が増大しすぎ、光信号電荷量Ｅ２の増減にかかわ
らすフラットハンド電圧ＶＩ’Ｉ３が大きく変化してし
まい、書込み可能な光信号電荷量Ｅ２の範囲が減少して
しまうため、この点を考慮する必要がある。

第４図は第２図で示した画像メモリからの読出し動作を
説明するためのポテンシャル分布図であり、特にｎ＋拡
散層５２．メモリゲートＭＧ下の基板表面、転送ゲート
ＴＧ下の基板表面及びｎ＋拡散層５３のポテンシャル分
布を示す。以下、同図を参照しつつ読出し原理について
説明する。なお、読出し中は、転送ゲー１−　Ｔ　Ｇ下
の基板表面電位φＴＧが、トランジスタＴ２のＭＮＯＳ
メモリゲ−Ｉ−Ｍ　Ｇに走査パルスが与えられた時の最
大レベルの基板表面電位φ　　よりも高くなるようにト
ＣＩ ランジスタＴ３の転送ゲートＴＧに電圧が印加されてい
る。

まず、各画素４６におけるメモリトランジスタＴ２のＭ
ＮＯＳメモリゲートＭＧに、水平走査回路４１により、
Ａ、Ｑ水平走査線ｐ２を介して順次水平走査パルスを加
える。すると、トランジスタＴ１のソースであるｎ＋拡
散層５２の電位Ｖｓは、トランジスタＴ３のドレインで
あるｎ＋拡散層５４へ与える電圧が十分大きな場合、同
図（ａ）に示すようにＭＮＯＳメモリゲートＭＧ下の基
板表面電位φ　　に固定される。なおφ　　は消去状態
、ＭＣ１，ＭＣＩ すなわちアナログ情報としての０書込み状態におけるＭ
ＮＯＳメモリゲートＭＧ下の基板表面電位、φ　　は光
信号電荷の書込み状態におけるＭＮＯＧ２ ＳメモリゲートＭＧ下の基板表面電位を示している。□
以下、基板表面電位φ　　における読出し動ＣＩ 作の説明を行う。このとき、ＭＮＯＳメモリゲトＭＧへ
の印加電圧は書込みが生じない程度に充分小さいものと
する。

メモリゲ−１−Ｍ　Ｇへの走査パルスが終ｒすると、ト
ランジスタＴ１のソースであるｎ＋拡散層５２は逆バイ
アスされ、同図（ｂ）に示すようにポテンシャルウェル
が形成される。このポテンシャルウェルの深さは走査パ
ルス印加時のＭＮＯＳメモリゲー１−ＭＧ下の基板表面
電位φ　　により決定さＭＣＩ れる。

そして、水平走査の各帰線期間に相当する時間にオーバ
ーフローゲーＩ・端子ＰＯＧより所定の電圧を与えるこ
とでトランジスタＴ］のオーバーフロゲー１−　ＯＧを
オンさせ、オーバーフロードレイン端子Ｐ。、より所定
の電圧をトランジスタＴ１のドレインであるｎ＋拡散層
５１に供給することで、同図（Ｃ）に示すように、トラ
ンジスタＴ１のソースでありかつフォトダイオードＰＤ
をも形成しているｎ＋拡散層５２の全部のものに電荷を
注入する。

その後、各画素４６のメモリトランジスタＴ２のＭＮＯ
Ｓメモリゲ−１−Ｍ　Ｇに順次走査パルスを加え、同図
（ｄ）に示すようにＭＮＯＳメモリゲトＭＧの基板表面
電位φ　　レベルを越えて蓄積ＣＩ された電荷が転送ゲー１−　Ｔ　Ｇを介してｎ＋拡散層
５４に転送される。つまり、基板表面電位φ□。１が低
い程、少量の電荷がｎ　拡散層５４に転送されることに
なる。このｎ＋拡散層５４に転送された電荷はＡｐ垂直
信号線ｐ３．トランジスタ４４゜積分回路４５を介して
映像出力Ｖ　　として出力ＵＴ される。すなわち、この映像出力Ｖ　　よりＭＮＵＴ ＯＳメモリゲートＭＧの記憶内容がアナログ情報として
読出せる。この動作では、ＭＮＯＳメモリゲー１−　Ｍ
　Ｇがオンしたとき、ｎ＋拡散層５２からｎ　拡散層５
４に流れる電荷量はＭＮＯＳメモリゲ−１−Ｍ　Ｇ下の
基板表面電位φＭＧが小さい程、小さくなる。また、前
述したよう基板表面電位φ□。

はフラットバンド電圧■Ｆ１３と負の相関かあることか
ら、フラッＩ・バンド電圧■１１、Ｉ３か大きい程［１
＋拡散層５４に流れる電荷量は少なくなる。従って、書
込み時にＭＮＯＳメモリゲートＭＧに蓄積された電荷量
が多い程、つまり、光信号電荷量Ｅ２か多い程、読出し
時の映像出力■　　は小さくなる。

ＵＴ 一方、メモリトランジスタＴ２に記憶した情報を消去す
るには、全画素４６のメモリトランジスタＴ２のメモリ
ゲートＭＧに大きな負の消去パルス電圧を同時に一定時
間与え、Ｓｉ○２膜５５から電荷をトンネル放出させフ
ラットバンド電圧■ＰＢを下げることで行われる。この
消去動作によリフラットハンド電圧ｖｒ：Ｂは初期状態
に戻る。

次に撮像動作について説明する。まず、全画素４６のト
ランジスタＴ３の転送ゲートＴＧに一定電圧を与え、書
込みが生じない程度の小さな電圧でメモリトランジスタ
Ｔ２のＭＮＯＳメモリゲ−１−Ｍ　Ｇを周期的にオンさ
せ、ｎ＋拡散層５２に蓄積された光信号電荷をｎ＋拡散
層５４から映像出力Ｖ　　として…力する。このときｎ
＋拡散層５ＵＴ ４の電位を■　とするとφ　く■　、φＭｏ＜φ、０Ｄ
　　　　　　　　　　　ＭＧ　　　　　Ｄに設定する必
要がある。これは、ＭＮＯＳメモリゲー１−　Ｍ　Ｇに
記憶されたフラットバンド電圧ＶＦＩ３の変位による基
板表面電位φＭＧの違いが映像出力Ｖ　　に影響を及は
さなくするためである。

ＵＴ このように、第２図〜第４図で示した画像メモリ素子は
、光励起された電荷をＭＮＯＳメモリゲートＭＧに注入
・捕獲することにより実現し、その記憶内容はＭＮＯＳ
メモリゲートＭＧのフラットバンド電圧■ＰＢの変化に
より観測できる。すなわち、この画像メモリ素子は、Ｍ
ＮＯＳメモリゲー）ＭＧにｐｎフォトダイオードＰＤを
電荷結合させた構造を呈し、フォトダイオードＰＤによ
り発生ずる光信号電荷にバイアス電荷を重畳させ、微弱
な光信号を効率良く短期間で書込むと同時に、記憶内容
を非破壊で容易に読出すことが可能である。

上記した画像メモリ素子を利用して、入射画像情報と記
憶画像情報間の乗算を撮像面上で行う光信号乗算器がＩ
　ＥＥＥエレクトロンデバイスレター誌　ＥＤＬ−６（
１９８５年）におけるＨ、ヤマサキ氏他の論文「ＭＮＯ
ｓメモリを内蔵する固体撮像素子における光乗算動作」
に開示されている。第５図（ａ）〜（ｄ）はその原理を
示す説明図であり、第５図（ａ）は光信号乗算器の画素
における基本構成を示し、第５図（ｂ）はそのポテンシ
ャル分布を示し、第５図（Ｃ）は乗算値読出しパルスの
波形を示し、第５図（ｄ）は第５図（Ｃ）で示した乗算
値読出しパルスに対するソース電位■ｓの経時変化を示
している。第５図（ａ）に示すように、この光信号乗算
器は、１画素に対し、互いにｎ＋共通ソース層７１を共
用したデュアルゲ−１・の参照用トランジスタＱｌ（ゲ
ーｈＭＧ１．ＴＧＩ）と乗算用トランジスタＱ２（ゲー
１−ＭＧ２．ＴＧ２）とから構成されている。これらの
トランジスタＱ１、Ｑ２は第２図（ｂ）で示したＭＮＯ
Ｓメモリゲ１−ＭＧ　　トランスファーゲートＴＧを有
するデュアルゲートトランジスタと等価なトランジスタ
である。

以下、光信号乗算原理の説明を行う。まず、第１図〜第
４図で示した画像メモリ素子と同様な方法で予め乗算用
トランジスタＱ２のＭＮＯＳメモリゲートＭＧ２に光電
変換アナログ記憶させた状況を想定する。

この状況下において、トランジスタＱ１．Ｑ２につきそ
れぞれ強反転状態にあるトランスファゲートＴＧＩ　　
ＴＧ２下を仮想ドレイン領域とみなし、その電位をＶ、
と仮定した場合、トランジスタＱｌ、Ｑ２は単一ゲート
（ＭＧｌ、ＭＧ２）のＦＥＴと考えることができる。こ
の場合、３極管動作領域での各トランジスタＱ１．Ｑ２
のドレイン電流１ｄｌ、Ｉｄ２は次の（ｌ　ａ）　、　
（１，ｂ）式により与えられる。

Ｉｄｌ−β　（Ｖ　　−Ｖ８） ［Ｖ　　−Ｖ　　−（Ｖ、、＋Ｖ８）／２］ＭＧ　　　
Ｔｌ ・・・（１ａ） Ｉｄ２＝β　（■１）−Ｖｓ） ［Ｖ　　−Ｖ　　−（Ｖ　　＋Ｖ、）　／２］ＭＧ　　
　　　Ｔ２　　　　　　１） （Ｉｔ）） ただし、βはゲインファクタ、Ｖｓはソース電位、■　
はメモリゲート電圧、Ｖ、Ｖ　　はそれぞれＭＧ　　　
　　　　　　　　　ＴＩ　　　Ｔ２トランジスタＱ］、
、Ｑ２の閾値電圧である。

また、両者のフラットバンド電圧の電位差ΔｖＦＢは、 ΔｖＦＢ＝■Ｔ２−ＶＴ１（２） で表わされる。

ドレイン電流ＩｄｌとＩｄ２の電流差を乗算値読出しパ
ルス期間ｔ　に渡って積分した結果をＱ。、１とすると
、積分値Ｑ　　は次の（３）式で示す。ｕｔ ことができる。

一方、乗算値読出しパルス間隔１１間（第５図（ｃ）　
参照）内に、ソースに蓄えられた信号電荷量Ｑ　、　は
、プリセット時のソース電位をＶｌ　（−１ｇ ■Ｄ）、蓄積時間経過直後のソース電位をＶ２、ソース
の蓄積容量をＣとすると、次の（４）式で示される。

ここで、■　は光電流量、ηは光電変換感度、Ｌは入射
光強度である。ソース蓄積容量Ｃの電圧依存性を無視す
ると、（４）式は、次の（５）式で近似できる。

Ｑ　　とｃ　　（ｖ２−ｖ、）＝−ηＬｔ、・・・（５
）１ｇ 乗算値読出しパルス印加中のソース電位ｖ８の経時変化
を第６図に示す。読出しく乗算値読出しパルス印加）開
始から時間ｔ　の経過時点にかけて、ソース電位■　は
ｖ２→ｖ１　（＝ＶＤ）に上昇する。ここで、ソース電
位Ｖ８の変化を直線にで近似すると、（３）式は次の（
６）式にて表わせる。

ｙｉ　　’　　（Ｖ　　−Ｖ２）／２　　＝−（６）ｗ
　　　　　　　　１ （６）式において、時刻ｔ　′はソース電位ｖｓの電位
変化の時定数に等価な値であり、電位差ΔｖＦＢが乗算
値読出し電圧■ＭＧに比較して小さい範囲では電位差Δ
Ｖ１、Ｂにかかわらず、一定とみなすことができる。

そして、上記（３）　、　（５）　、　（Ｂ）式から、
次の（７）式が導き出せる。

フラットバンド電圧の変化へＶ　　は、書込みＢ 期間中に書込まれた光信号量に比例することから、積分
値Ｑ　　を求めることは、すなわち記憶光信ｕｔ 畳量と撮像時光信号量との積を求めることになる。

以上が光信号乗算原理である。

第７図はこの光信号乗算器の基本構成を示す回路構成図
である。なお、同図において、第２図（ａ）と同じ構成
要素の説明は省略する。同図において、７６は１画素分
の画像メモリ構成部を示し、フォトダイオードＰＤ及び
参照用トランジスタＱ１及び乗算用トランジスタＱ２及
びオーバーフローゲートを有するＩ・ランジスタＴＩＯ
より構成されている。そして、参照用トランジスタＱ１
のＭＮＯＳメモリゲ−１−Ｍ　Ｇ　１は水平方向単位に
参照用ゲート選択線Ｒ３ＬＩ〜３にそれぞれ接続され、
乗算用トランシタＱ２のＭＮＯＳメモリゲートＭＧ２は
垂直方向単位に乗算用ゲート選択線ＭＳＬ１〜３にそれ
ぞれ接続されている。

また、参照用トランジスタＱ１のトランスファゲートＴ
ＧＩのドレインが素直方向単位に参照垂直信号線ＲＶＬ
１〜３にそれぞれ接続され、乗算用ｌ・ランジスＱ２の
トランスファゲートＴＧ２のドレインが垂直方向単位に
、乗算用垂直信号線ＭＶＬＩ〜３にそれぞれ接続されて
いる。

参照用垂直信号線ＲＶＬ　１〜３は選択トランジスタＳ
ＴＩ〜ＳＴ３を介して積分器８１に接続され、乗算用垂
直信号線ＭＶＬ１〜３はそれぞれ選択トランジスタＳＴ
４〜６を介して積分器８２に接続される。選択トランジ
スタＳＴ４〜ＳＴ６は水平同期回路４１によりオン、オ
フが制御されており、選択トランジスタＳＴ］〜ＳＴ３
は図示しない水平同期回路４］と同様な構成の水平同期
回路によりオン、オフが制御されている。

このような構成において、まず乗算用選択信号線ＭＳＬ
１〜３に書込みパルスを与えることにより（この時、参
照用選択信号線Ｒ８ＬＩ〜Ｒ３Ｌ３には書込みパルスを
与えない）、乗算用トランジスタＱ２のメモリゲー１−
ＭＧ２のフラットハンド電圧ｖＰＢを変化させ、光情報
のアナログ記憶を行う。

次に、乗算用選択信号線ＭＳＬ１〜３及び参照用選択信
号線Ｒ８ＬＩ〜３を介して乗算用、参照用トランジスタ
Ｑｌ、Ｑ２のメモリゲ−１−Ｍ　Ｇ　１．　。

ＭＧ２に電圧値■ＭＧの乗算値読出しパルスを１〕える
とともに、全画素７６のトランスフアゲ−１・ＴＧＩ　
　ＴＧ２に転送ゲート電圧■□。を与える。この転送ゲ
ート電圧■　はドレイン電圧■ｌ）に対しＧ て充分大きな電圧である。そして、水平走査回路４１、
垂直走査回路４２等の制御により、参照用垂直信号線Ｒ
ＶＬ１〜３を介して積分器８］に、各画素７６における
参照用トランジスタＱ１のドレイン電流Ｉｄ］が順次与
えられると同時に、乗算用垂直信号線ＭＶＬ１〜３を介
して積分器８２に、各画素７６における乗算用トランジ
スタＱ１のトレイン電流Ｉｄ２が順次与えられる。積分
器８１８２はそれぞれ読出しパルス期間ｔ　中における
同一画素７６のドレイン電流Ｉｄｌ、Ｉｄ２の積分結果
Ｓｌ、Ｓ２を出力する。そして、図示しない差分回路に
より（Ｓｌ−５２）求めることにより、（３）式の積分
値Ｑ　　が得られ、乗算ｕｔ 用トランジスタＱ２にアナログ記憶された光信号情報と
乗算値読出し期間中の光信号情報の乗算結果を得ること
ができる。

〔発明が解決しようとする課題〕

従来の光信号乗算器は以上のように構成されており、同
一平面上に光電変換部、記憶部（乗算部参照部）並びに
走査回路が設けられるため開口率が制限され、光電変換
感度が劣化するという問題点かあった。

この発明は」１記のような問題点を解決するためになさ
れたもので、光電変換に要する開口率を１００％とする
ことが可能な光信号乗算器を得ることを目的とする。

〔課題を解決するための手段〕

光電変換部と、前記光電変換部に電気的に接続され、前
記光電変換部により変換された電荷量に応じてトランジ
スタ特性が変化することで前記電荷量をアナログ記憶す
る第１のメモリトランジスタと、前記光電変換部に電気
的に接続され、一方電極を前記第１のメモリトランジス
タの一方電極と共用する、前記第１のメモリトランジス
タと同一構成の第２のメモリトランジスタと、前記第１
及び第２のメモリトランジスタの他方電極よりそれぞれ
得られる第１及び第２の電流の、所定期間における積分
値の差分処理を行い積分値差分信号を出力する積分値差
分手段と、書込み時に、前記第１のメモリトランジスタ
の制御電極に書込み信号を与え、前記光電変換部により
変換された電荷量を前記第１のメモリトランジスタにア
ナログ記憶させ、乗算値読出し時に、前記第１及び第２
のメモリトランジスタの制御電極に乗算値読出し信号を
与え、前記積分値差分手段より前記差分積分信号を出力
させることにより、乗算値読出し期間中に前記光電変換
部により変換された電荷量と前記第１のメモリトランジ
スタに記憶された電荷量との乗算値を出力させる制御手
段とを備えており、前記光電変換部が最上層である第１
の層中に形成され、前記第１及び第２のメモリトランジ
スタが前記第１の層下の第２の層中に形成されている。

〔作用〕

この発明における第１の層は、光電変換機能以外の機能
を有する必要がないため、全面を光電変換部とすること
ができる。

〔実施例〕

第１図はこの発明の一実施例である光信号乗算器の１画
素分を示す断面図である。なお、この光信号乗算器の基
本構成は第７図とほぼ同じである。

但し光電変換手段としてフォトダイオードＰＤを用いず
、アモルファスＳｉ＋Ｈ膜３１を用いている。

同図に示すように、下層部ＬＤに第２図で示したＭＮＯ
Ｓメモリゲ−１−ＭＧ　（ＭＣＩ、ＭＧ２）を内蔵した
２つの画像メモリー・ランジスタＱ１Ｑ２を形成し、上
層部ＬＵにアモルファスＳＩＨ膜３１から成る光電変換
部を形成している。

この光電変換部では、最」二層から順に、ガラス板３２
１色フィルタ３３．接着剤３４．透明電極３５　アモル
ファスＳｉ：Ｈ膜３１が形成されている。

このような光電変換部を用いた固体撮像素子として、例
えば、テレビジョン学会技術報告（ＭＧ１５、Ｎｏ、２
９　ＥＤ６０６１９８１年）における馬路氏他の論文「
非晶質Ｓｉを用いた単板カラー固体撮像素子の設計、試
作、特性評価」に開示された固体撮像素子がある。

そして、Ａ、Ｑ層２７とｎ＋拡散層５２との間にＡ、２
層６０がＳｉＯ膜５５及び５１３Ｎ４膜５６を突き抜け
て形成され、アモルファスＳｉ：Ｈ膜３１とｎ＋共通ソ
ース層７］との電気的接続を図っている。また上層部Ｌ
Ｕと下層部ＬＤ間の他の領域はポリイミド等からなる層
間絶縁膜６１により絶縁される。この層間絶縁膜６］は
下層部ＬＤの平坦化の役割も兼ねている。

一方、下層部ＬＤにおいて、ｐ　　Ｓｔ基板５０上には
、ｎ＋共通ソース層７１を共通のソース領域として、第
２図で示した、トランジスタＴ２Ｔ３からなるデュアル
ゲートトランジスタと同一構成の参照用トランジスタＱ
ｌ（メモリゲ−１−ＭＧｌ、トランスファゲートＴＧ　
１）及び乗算用トランジスタＱ２（メモリゲートＭＧ２
．ｈランスファゲートＴＧ２）が形成されている。なお
、他の構成については、第２図、第７図で示した従来例
の構成と同じであるので説明は省略する。

このように構成することで、全面に形成された上層部Ｌ
ＵのアモルファスＳｉ　：Ｈ膜３１により光電変換を行
いつつ、予め光電変換されて記憶された電荷量と、現在
光電変換されている電荷量との乗算値を、参照用トラン
ジスタＱ１と乗算用トランジスタＱ２による、第５図〜
第７図の従来例で述べた乗算値読出し動作により積分値
差分信号（Ｓ］−８２）として得ることができる。その
結果、開口率１．００％の光信号乗算器を得ることがで
きる。なお、乗算値読出し動作は光電変換手段がフォト
ダイオードからアモルファスＳｉ：Ｈ膜に変わったのみ
で他は従来例で述べた通りである。

なお、この実施例では、不揮発性Ｉ・ランジスタとして
、５１３Ｎ４膜よりなるＭＮＯ８構造のものを示したが
、フローティングゲー１−　Ｍ　ＯＳ　Ｆ　ＥＴ構造、
　Ｍ　ＯＮ　ＯＳ　（Ｍｅｔａｌ　０ｘｉｄｅ　Ｎ１ｔ
ｒｉｄｅ　Ｏｘｉｄｅｓｅｍｅｃｏｎｄｕｃｔｏｒ）等
の他の不揮発性１−ランジスタを用いてもよい。すなわ
ち、光信号電荷量に応してフラットバンド電圧ＶＦＢ等
のトランジスタ特性が変化することで、光信号電荷量を
アナログ記憶でき、第５図、第６図で示した光信号乗算
原理か適用可能なトランジスタであれば代用できる。

また、この実施例では、光電変換手段としてアモルファ
スＳｉ：Ｈ膜を示したが、ニュービコン膜（Ｚｎ　　　
Ｃｄ　　Ｔｅ）等の他の光電変換膜を１−ｘ　　　　　
　Ｘ 用いてもよい。

〔発明の効果〕

以上説明したように、この発明によれば、第１の層が光
電変換機能以外の機能を有する必要かないため、全面を
光電変換部とするこて、開口率を１００％にすることが
できる。

また、制御手段により、第２の層中に形成された第１及
び第２のメモリトランジスタのトランジスタ特性の違い
を利用して、第１のメモリトランジスタに記憶された電
荷量と乗算値読出し期間中に光電変換部により変換され
た電荷量との乗算値を、積分値差分信号として出力する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例である光信号乗算器を示す
断面図、第２図　（ａ）及び第２図（ｂ）はそれぞれ従
来の画像メモリ素子の基本構成を示す回路構成図及びそ
の１画素の断面構造を示す断面図、第３図は第２図で示
した画像メモリ素子の書込み動作を示すポテンシャル分
布の模式図、第４図は第２図で示した画像メモリ素子の
読出し動作を示すポテンシャル分布の模式図、第５図及
び第６図は従来の光信号乗算器の原理を示す説明図、第
７図は第５図、第６図で示した原理に基づく光信号乗算
器の基本構成を示す回路図である。 図において、３１はアモルファスＳ　ｉ　：　Ｈ膜、２
７．６０はＡ、Ｑ層、５３．５４はｎ＋拡散層、７１は
ｎ＋共通ソース層、Ｑｌは参照用Ｉ・ランジスタ、Ｑ２
は乗算用トランジスタである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）光電変換部と、 前記光電変換部に電気的に接続され、前記光電変換部に
   より変換された電荷量に応じてトランジスタ特性が変化
   することで前記電荷量をアナログ記憶する第１のメモリ
   トランジスタと、 前記光電変換部に電気的に接続され、一方電極を前記第
   １のメモリトランジスタの一方電極と共用する、前記第
   １のメモリトランジスタと同一構成の第２のメモリトラ
   ンジスタと、 前記第１及び第２のメモリトランジスタの他方電極より
   それぞれ得られる第１及び第２の電流の、所定期間にお
   ける積分値の差分処理を行い積分値差分信号を出力する
   積分値差分手段と、 書込み時に、前記第１のメモリトランジスタの制御電極
   に書込み信号を与え、前記光電変換部により変換された
   電荷量を前記第１のメモリトランジスタにアナログ記憶
   させ、乗算値読出し時に、前記第１及び第２のメモリト
   ランジスタの制御電極に乗算値読出し信号を与え、前記
   積分値差分手段より前記差分積分信号を出力させること
   により、乗算値読出し期間中に前記光電変換部により変
   換された電荷量と前記第１のメモリトランジスタに記憶
   された電荷量との乗算値を出力させる制御手段とを備え
   た光信号乗算器において、 前記光電変換部が最上層である第１の層中に形成され、
   前記第１及び第２のメモリトランジスタが前記第１の層
   下の第２の層中に形成されたことを特徴とする光信号乗
   算器。