JPH067554B2 - バリステイツクヘテロ接合バイポ−ラトランジスタ - Google Patents
バリステイツクヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPH067554B2 JPH067554B2 JP61307044A JP30704486A JPH067554B2 JP H067554 B2 JPH067554 B2 JP H067554B2 JP 61307044 A JP61307044 A JP 61307044A JP 30704486 A JP30704486 A JP 30704486A JP H067554 B2 JPH067554 B2 JP H067554B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- electron affinity
- bipolar transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 239000000969 carrier Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタに関し、特
にワイドバンドギャップ構造を有するバリスティックヘ
テロ接合バイポーラトランジスタに関する。
にワイドバンドギャップ構造を有するバリスティックヘ
テロ接合バイポーラトランジスタに関する。
バイポーラトランジスタは電界効果トランジスタに比べ
て電流駆動能力が大きいという優れた特色を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行なわれている。特に化合物半導体を用いたバイポー
ラトランジスタでは、ＭＢＥあるいはＭＯＣＶＤ技術な
どを用いることにより容易にエミッタ・ベース接合にヘ
テロ接合を導入でき、ベース層を高濃度化しても、エミ
ッタ注入効率を大きく保てるなどの利点は大きい。
て電流駆動能力が大きいという優れた特色を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行なわれている。特に化合物半導体を用いたバイポー
ラトランジスタでは、ＭＢＥあるいはＭＯＣＶＤ技術な
どを用いることにより容易にエミッタ・ベース接合にヘ
テロ接合を導入でき、ベース層を高濃度化しても、エミ
ッタ注入効率を大きく保てるなどの利点は大きい。
このような化合物半導体バイポーラトランジスタをより
高周波化，高速化するためには、例えばＮＰＮトランジ
スタの場合ではベース領域での電子走行時間を短縮する
ことが重要である。
高周波化，高速化するためには、例えばＮＰＮトランジ
スタの場合ではベース領域での電子走行時間を短縮する
ことが重要である。
従来のベース走行時間短縮を意図したヘテロ接合バイポ
ーラトランジスタ（以下ＨＢＴと記す）について説明す
る。
ーラトランジスタ（以下ＨＢＴと記す）について説明す
る。
第３図は第１の従来例のエネルギーバンド図である。
この従来例はエミッタ・ベース間にアブラプトヘテロ接
合を応用したものであり、エミッタ・ベース界面には電
子親和力の差に起因する伝導帯底不連続δＥｃが生じ、
エミッタ領域からベース領域へ注入された瞬間の電子１
はδＥｃなる運動エネルギーを有する。この電子１は平
均自由行程λだけ（第３図の３の地点まで）バリスティ
ック（ballistic）に飛行し、この後はベース領域中を
拡散により走行する。ベース全領域を拡散で走行する場
合に比べて、バリスティック飛行が含まれているため走
行時間は短縮される。しかしながら、例えばベース領域
がＰ＋型GaAsからなるときλは数十ナノメータであるた
め、通常用いられる１００ｎｍ以上のベース層厚を有す
るＨＢＴでは走行時間を飛躍的に向上させることはでき
ない。
合を応用したものであり、エミッタ・ベース界面には電
子親和力の差に起因する伝導帯底不連続δＥｃが生じ、
エミッタ領域からベース領域へ注入された瞬間の電子１
はδＥｃなる運動エネルギーを有する。この電子１は平
均自由行程λだけ（第３図の３の地点まで）バリスティ
ック（ballistic）に飛行し、この後はベース領域中を
拡散により走行する。ベース全領域を拡散で走行する場
合に比べて、バリスティック飛行が含まれているため走
行時間は短縮される。しかしながら、例えばベース領域
がＰ＋型GaAsからなるときλは数十ナノメータであるた
め、通常用いられる１００ｎｍ以上のベース層厚を有す
るＨＢＴでは走行時間を飛躍的に向上させることはでき
ない。
第４図は第２の従来例のエネルギーバンド図である。
この従来例はベース領域の伝導帯底に傾斜をつけたいわ
ゆるグレイデットバンドギャップベース（graded band-
gap base）構造のＨＢＴである。この構造はベース領域
を例えばAlxGa1-xAsで形成したとき、ｘをエミッタ側か
らコレクタ側にかけて0.15→０とすることにより実現さ
れる。この構造ではベース領域のつくり付け電界により
電子が加速され、ベース走行時間が短縮される。しかし
ながらこの構造では上述のAlxGa1-xAs（ｘ：0.15→０）
ベース構造とした場合ベース層厚みを１５０ｎｍとする
と、つくり付け電界は約１０ｋＶ／cmとなり、伝導帯の
谷間散乱が多くなるため電子速度は大きくは上昇できな
い。なお第３図の構造においても谷間散乱は存在するが
その値はエミッタからバリスティック電子が注入される
直前の値、すなわち電界が殆ど零（電子速度小）のとき
の値であるため、グレーディッドベース構造に比べて小
さい。
ゆるグレイデットバンドギャップベース（graded band-
gap base）構造のＨＢＴである。この構造はベース領域
を例えばAlxGa1-xAsで形成したとき、ｘをエミッタ側か
らコレクタ側にかけて0.15→０とすることにより実現さ
れる。この構造ではベース領域のつくり付け電界により
電子が加速され、ベース走行時間が短縮される。しかし
ながらこの構造では上述のAlxGa1-xAs（ｘ：0.15→０）
ベース構造とした場合ベース層厚みを１５０ｎｍとする
と、つくり付け電界は約１０ｋＶ／cmとなり、伝導帯の
谷間散乱が多くなるため電子速度は大きくは上昇できな
い。なお第３図の構造においても谷間散乱は存在するが
その値はエミッタからバリスティック電子が注入される
直前の値、すなわち電界が殆ど零（電子速度小）のとき
の値であるため、グレーディッドベース構造に比べて小
さい。
ＨＢＴの高速化を計るためには、ベース領域における電
子速度をできるだけ大きくする必要がある。このために
は谷間散乱の大きいグレーディッドベース構造は不向き
であり、ベースの全領域をバリスティックに電子が飛行
するように工夫する必要がある。これを実現するために
は、ベース領域の厚さをλ以下にすればよいが、このよ
うにするとベース領域の厚さが数十ナノメータ以下とな
り、ベース抵抗が増大してしまい総合的には特性はかえ
って劣化してしまう。
子速度をできるだけ大きくする必要がある。このために
は谷間散乱の大きいグレーディッドベース構造は不向き
であり、ベースの全領域をバリスティックに電子が飛行
するように工夫する必要がある。これを実現するために
は、ベース領域の厚さをλ以下にすればよいが、このよ
うにするとベース領域の厚さが数十ナノメータ以下とな
り、ベース抵抗が増大してしまい総合的には特性はかえ
って劣化してしまう。
本発明の目的はベース領域の厚さを少数キャリアの平均
自由行程より大きくしても高速動作可能なバリスティッ
クヘテロ接合バイポーラトランジスタを提供することを
目的とする。
自由行程より大きくしても高速動作可能なバリスティッ
クヘテロ接合バイポーラトランジスタを提供することを
目的とする。
本発明のバリスティックヘテロ接合バイポーラトランジ
スタは、Ｎ（又はＰ）型広バンドギャップ・エミッタ領
域より大きい電子親和力（又は禁制帯幅と電子親和力の
和）を有するＰ（又はＮ）型ベース領域が電子（又は正
孔）の平均自由行程程度の区間長を有する複数の区間に
分割され、前記各区間内では一定であるが前記エミッタ
領域に近い区間ほど小さな電子親和力（又は禁制帯幅と
電子親和力）を有する半導体材料からなるものである。
スタは、Ｎ（又はＰ）型広バンドギャップ・エミッタ領
域より大きい電子親和力（又は禁制帯幅と電子親和力の
和）を有するＰ（又はＮ）型ベース領域が電子（又は正
孔）の平均自由行程程度の区間長を有する複数の区間に
分割され、前記各区間内では一定であるが前記エミッタ
領域に近い区間ほど小さな電子親和力（又は禁制帯幅と
電子親和力）を有する半導体材料からなるものである。
このような本発明のヘテロ接合バイポーラトランジスタ
によると、エミッタから注入された少数キャリアな平均
自由行程λだけバリスティック飛行し急速に速度が低下
するが、すぐに次の区間との間の伝導帯底不連続部を通
過し再びバリスティック飛行を開始するので、ベース領
域の厚さがλより大きくても大部分のベース領域を少数
キャリアはバリスティック飛行することができる。また
バイポーラトランジスタ構造であるので、仮にベース領
域でバリスティック飛行を停止した１部の少数キャリア
も、拡散によりコレクタ領域に達することができ、増幅
動作に寄与することができる。
によると、エミッタから注入された少数キャリアな平均
自由行程λだけバリスティック飛行し急速に速度が低下
するが、すぐに次の区間との間の伝導帯底不連続部を通
過し再びバリスティック飛行を開始するので、ベース領
域の厚さがλより大きくても大部分のベース領域を少数
キャリアはバリスティック飛行することができる。また
バイポーラトランジスタ構造であるので、仮にベース領
域でバリスティック飛行を停止した１部の少数キャリア
も、拡散によりコレクタ領域に達することができ、増幅
動作に寄与することができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の主要部を示す半導体チップ
の断面図である。
の断面図である。
この実施例は、厚さ２００ｎｍのＮ−Al0.3Ga0.7As（ド
ーパント：Si，濃度：１×１０19cm-3）からなるエミッ
タ層１６で形成されたＮ型広バンドギャップ・エミッタ
領域より大きい電子親和力を有するベース領域が電子の
平均自由行程程度の区間長を有する第１ベース層１７，
第２ベース層１８の２つの区間に分割され、前述の各区
間内では一定であるがエミッタに近い区間ほど小さな電
子親和力を有する半導体材料からなるものである。詳述
すると半絶縁性GaAs基板２１上にＭＢＥ法により厚さ５
００ｎｍのｎ＋−GaAs（ドーパント：Si，濃度：５×１
０18cm-3）からなるコレクタコンタクト層２０，厚さ５
００ｎｍのｎ-−GaAs（ドーパント：Si，濃度：３×１
０16cm-3）からなるコレクタ層１９，厚さ５０ｎｍのｐ
＋−GaAs（ドーパント：Be，濃度：１×１０19cm-3）か
らなる第２ベース層１８，厚さ５０ｎｍのｐ＋−Al0.15
Ga0.85As（ドーパント：Be，濃度：１×１０19cm-3）か
らなる第１ベース層１７，厚さ２００ｎｍのｎ−Al0.3G
a0.7As（ドーパント：Si，濃度：１×１０19cm-3）から
なるエミッタ層１６，厚さ２００ｎｍのｎ＋−GaAs（ド
ーパント：Si，濃度：５×１０18cm-3）からなるキャッ
プ層５が成長されている。ベース電極１２は第１ベース
層１７の露出された面に設けられ、コレクタ電極１３は
コレクタコンタクト層２０の露出された面に設けられて
いる。１４はプロトンがイオン注入されたアイソレーシ
ョン層である。
ーパント：Si，濃度：１×１０19cm-3）からなるエミッ
タ層１６で形成されたＮ型広バンドギャップ・エミッタ
領域より大きい電子親和力を有するベース領域が電子の
平均自由行程程度の区間長を有する第１ベース層１７，
第２ベース層１８の２つの区間に分割され、前述の各区
間内では一定であるがエミッタに近い区間ほど小さな電
子親和力を有する半導体材料からなるものである。詳述
すると半絶縁性GaAs基板２１上にＭＢＥ法により厚さ５
００ｎｍのｎ＋−GaAs（ドーパント：Si，濃度：５×１
０18cm-3）からなるコレクタコンタクト層２０，厚さ５
００ｎｍのｎ-−GaAs（ドーパント：Si，濃度：３×１
０16cm-3）からなるコレクタ層１９，厚さ５０ｎｍのｐ
＋−GaAs（ドーパント：Be，濃度：１×１０19cm-3）か
らなる第２ベース層１８，厚さ５０ｎｍのｐ＋−Al0.15
Ga0.85As（ドーパント：Be，濃度：１×１０19cm-3）か
らなる第１ベース層１７，厚さ２００ｎｍのｎ−Al0.3G
a0.7As（ドーパント：Si，濃度：１×１０19cm-3）から
なるエミッタ層１６，厚さ２００ｎｍのｎ＋−GaAs（ド
ーパント：Si，濃度：５×１０18cm-3）からなるキャッ
プ層５が成長されている。ベース電極１２は第１ベース
層１７の露出された面に設けられ、コレクタ電極１３は
コレクタコンタクト層２０の露出された面に設けられて
いる。１４はプロトンがイオン注入されたアイソレーシ
ョン層である。
次に、この実施例の動作について説明する。
第２図は第１図の実施例のエネルギーバンド図である。
第２図において、ｎ−Al0.3Ga0.7Asからなるエミッタ層
１６、ｐ＋−Al0.15Ga0.85Asからなる第１のベース層１
７，ｐ＋−GaAsからなる第２のベース層１８，ｎ−−Ga
Asからなるコレクタ層１９の接合したときの伝導帯底４
および価電子帯上限５の様子が示されている。図におい
てエミッタ・ベースのアブラプトヘテロ接合による伝導
帯底不連続δＥｃは約0.1ｅＶとなる。このδＥｃを介
して注入されたバリスティック電子１は、平均自由行程
λだけ飛行し（図中３の位置）運動エネルギーを失い、
わずかに拡散走行した後、ｐ＋−Al0.15Ga0.85Asとｐ＋
−GaAsとのアブラプトヘテロ接合界面の伝導帯底不連続
δＥｃ′（この場合約0.1ｅＶ）により再びバリスティ
ック飛行を開始し平均自由行程λ′だけ飛行しコレクタ
領域に達する。
１６、ｐ＋−Al0.15Ga0.85Asからなる第１のベース層１
７，ｐ＋−GaAsからなる第２のベース層１８，ｎ−−Ga
Asからなるコレクタ層１９の接合したときの伝導帯底４
および価電子帯上限５の様子が示されている。図におい
てエミッタ・ベースのアブラプトヘテロ接合による伝導
帯底不連続δＥｃは約0.1ｅＶとなる。このδＥｃを介
して注入されたバリスティック電子１は、平均自由行程
λだけ飛行し（図中３の位置）運動エネルギーを失い、
わずかに拡散走行した後、ｐ＋−Al0.15Ga0.85Asとｐ＋
−GaAsとのアブラプトヘテロ接合界面の伝導帯底不連続
δＥｃ′（この場合約0.1ｅＶ）により再びバリスティ
ック飛行を開始し平均自由行程λ′だけ飛行しコレクタ
領域に達する。
以上説明したように本発明はベース領域を複数の区間に
分割し、エミッタから離れた区間では電子親和力（又は
禁制帯幅と電子親和力の和）を大きくすることにより、
ベース領域の厚さを少数キャリアの平均自由行程より大
きく設定してもベース領域のほぼ全領域にわたって少数
キャリアはバリスティック飛行することができる。この
ためベース領域を厚くしてベース抵抗を下げた状態でも
ベース走行時間を大幅に低減することができＨＢＴの高
周波，高速動作が可能になる。なおベース領域でバリス
ティック飛行を停止した１部の少数キャリアも、拡散に
よりコレクタ領域に達することができ、増幅動作に寄与
することができる。
分割し、エミッタから離れた区間では電子親和力（又は
禁制帯幅と電子親和力の和）を大きくすることにより、
ベース領域の厚さを少数キャリアの平均自由行程より大
きく設定してもベース領域のほぼ全領域にわたって少数
キャリアはバリスティック飛行することができる。この
ためベース領域を厚くしてベース抵抗を下げた状態でも
ベース走行時間を大幅に低減することができＨＢＴの高
周波，高速動作が可能になる。なおベース領域でバリス
ティック飛行を停止した１部の少数キャリアも、拡散に
よりコレクタ領域に達することができ、増幅動作に寄与
することができる。
前述の実施例においてはベース領域の２つの区間に分割
されているが、区間は２つに限らずいくつでもよい。さ
らに半導体材料は互いに格子整合しているAlGaAsとGaAs
を用いたが、材料はこれに限らず電子親和力（又は禁制
帯幅と電子親和力の和）に差のあるものなら何れでもよ
い。また本発明に用いるヘテロ接合は格子整合系に限ら
ず格子不整合系でもよい。
されているが、区間は２つに限らずいくつでもよい。さ
らに半導体材料は互いに格子整合しているAlGaAsとGaAs
を用いたが、材料はこれに限らず電子親和力（又は禁制
帯幅と電子親和力の和）に差のあるものなら何れでもよ
い。また本発明に用いるヘテロ接合は格子整合系に限ら
ず格子不整合系でもよい。
第１図は本発明の一実施例の主要部を示す半導体チップ
の断面図、第２図は第１図の実施例のエネルギーバンド
図、第３図及び第４図はそれぞれ第１及び第２の従来例
のエネルギーバンド図である。 １，２…電子、３…バリスティック飛行から拡散走行に
移る地点、４…伝導帯底、５…価電子帯上限、６，７，
８…フェルミ準位、１１…エミッタ電極、１２…ベース
電極、１３…コレクタ電極、１４…アイソレーション
層、１５…キャッ層、１６…エミッタ、１７…第１ベー
ス層、１８…第２ベース層、１９…コレクタ層、２０…
コレクタコンタクト層、２１…半絶縁性GaAs基板。
の断面図、第２図は第１図の実施例のエネルギーバンド
図、第３図及び第４図はそれぞれ第１及び第２の従来例
のエネルギーバンド図である。 １，２…電子、３…バリスティック飛行から拡散走行に
移る地点、４…伝導帯底、５…価電子帯上限、６，７，
８…フェルミ準位、１１…エミッタ電極、１２…ベース
電極、１３…コレクタ電極、１４…アイソレーション
層、１５…キャッ層、１６…エミッタ、１７…第１ベー
ス層、１８…第２ベース層、１９…コレクタ層、２０…
コレクタコンタクト層、２１…半絶縁性GaAs基板。
Claims (1)
- 【請求項１】Ｎ（又はＰ）型広バンドギャップ・エミッ
タ領域より大きい電子親和力（又は禁制帯幅と電子親和
力の和）を有するＰ（又はＮ）型ベース領域が電子（又
は正孔）の平均自由行程程度の区間長を有する複数の区
間に分割され、前記各区間内では一定であるが前記エミ
ッタ領域に近い区間ほど小さな電子親和力（又は禁制帯
幅と電子親和力）を有する半導体材料からなることを特
徴とするバリスティックヘテロ接合バイポーラトランジ
スタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307044A JPH067554B2 (ja) | 1986-12-22 | 1986-12-22 | バリステイツクヘテロ接合バイポ−ラトランジスタ |
| DE8787119044T DE3780284T2 (de) | 1986-12-22 | 1987-12-22 | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. |
| EP87119044A EP0273363B1 (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| US07/136,589 US4929997A (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307044A JPH067554B2 (ja) | 1986-12-22 | 1986-12-22 | バリステイツクヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63158873A JPS63158873A (ja) | 1988-07-01 |
| JPH067554B2 true JPH067554B2 (ja) | 1994-01-26 |
Family
ID=17964368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61307044A Expired - Lifetime JPH067554B2 (ja) | 1986-12-22 | 1986-12-22 | バリステイツクヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067554B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656852B2 (ja) * | 1987-06-24 | 1994-07-27 | 日本電気株式会社 | ヘテロ接合バイポ−ラトランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59227161A (ja) * | 1983-05-25 | 1984-12-20 | アメリカン・テレフォン・アンド・テレグラフ・カムパニー | バイポ−ラトランジスタ |
-
1986
- 1986-12-22 JP JP61307044A patent/JPH067554B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63158873A (ja) | 1988-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05243256A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| US6696710B2 (en) | Heterojunction bipolar transistor (HBT) having an improved emitter-base junction | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0665217B2 (ja) | トランジスタ | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH067554B2 (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| EP0322773A2 (en) | Semiconductor device with semimetal | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JPH04124830A (ja) | 半導体装置 | |
| JP2569616B2 (ja) | 半導体装置 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH061782B2 (ja) | 半導体装置 | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0612778B2 (ja) | 半導体装置 | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JPS6381854A (ja) | 半導体装置 |