JPH0675789A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0675789A JPH0675789A JP4226881A JP22688192A JPH0675789A JP H0675789 A JPH0675789 A JP H0675789A JP 4226881 A JP4226881 A JP 4226881A JP 22688192 A JP22688192 A JP 22688192A JP H0675789 A JPH0675789 A JP H0675789A
- Authority
- JP
- Japan
- Prior art keywords
- semaphore
- unit
- instruction
- exception
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 システムの効率が向上する情報処理装置を提
供する。 【構成】 セマフォ獲得のためのテストアンドセット命
令の実行によりメモリ上のセマフォの獲得に失敗したこ
とを検出するメモリアクセス部５と、その情報によって
例外を発生する例外処理部７を備えることにより、セマ
フォの獲得の失敗に基づく無駄な処理を少なくし、シス
テムの効率を向上する情報処理装置である。
供する。 【構成】 セマフォ獲得のためのテストアンドセット命
令の実行によりメモリ上のセマフォの獲得に失敗したこ
とを検出するメモリアクセス部５と、その情報によって
例外を発生する例外処理部７を備えることにより、セマ
フォの獲得の失敗に基づく無駄な処理を少なくし、シス
テムの効率を向上する情報処理装置である。
Description
【０００１】
【産業上の利用分野】本発明は複数プロセス間で処理ま
たは領域アクセス権の獲得のために待ち合わせ制御を行
なう情報処理装置に関するものである。
たは領域アクセス権の獲得のために待ち合わせ制御を行
なう情報処理装置に関するものである。
【０００２】
【従来の技術】従来の情報処理装置（例えば、特開平３
−２７１８５９号公報参照）の一例について説明する。
図３は従来の情報処理装置の概略構成を示すものであ
る。図３において、１は命令デコード部で、命令１０を
デコードする。２は制御部で、デコードされた命令から
制御信号を生成する。３はレジスタ部、４はデータメモ
リアクセスのアドレスを計算するアドレス計算部、５は
メモリとのデータのアクセスを行なう、メモリアクセス
部である。６はメモリである。
−２７１８５９号公報参照）の一例について説明する。
図３は従来の情報処理装置の概略構成を示すものであ
る。図３において、１は命令デコード部で、命令１０を
デコードする。２は制御部で、デコードされた命令から
制御信号を生成する。３はレジスタ部、４はデータメモ
リアクセスのアドレスを計算するアドレス計算部、５は
メモリとのデータのアクセスを行なう、メモリアクセス
部である。６はメモリである。
【０００３】以上のように構成された情報処理装置につ
いて、以下その動作について説明する。まず、メモリ上
のセマフォへの獲得アクセスは、次のように行なわれ、
このアクセスの間は、セマフォに対し、他のアクセスは
許されないように制御する。
いて、以下その動作について説明する。まず、メモリ上
のセマフォへの獲得アクセスは、次のように行なわれ、
このアクセスの間は、セマフォに対し、他のアクセスは
許されないように制御する。
【０００４】（１）メモリ上の指定した１バイト（セマ
フォ）を読み出す。（２）読み出した、１バイトを保持
する。
フォ）を読み出す。（２）読み出した、１バイトを保持
する。
【０００５】（３）読み出した１バイトを０ｘｆｆにし
て、メモリ上の（１）で指定したバイトに書き込む。
て、メモリ上の（１）で指定したバイトに書き込む。
【０００６】（４）（２）で保持した値が、０ｘ００な
らば獲得成功とし、０ｘｆｆなら獲得失敗を示す。
らば獲得成功とし、０ｘｆｆなら獲得失敗を示す。
【０００７】（１）,（２）,（３）のアクセスを行なう
命令はテストアンドセット命令と呼ばれる。また、セマ
フォの解放アクセスは、メモリ上のセマフォのアドレス
に対して、０ｘ００を書き込むことによって行なわれ
る。これは、ストア命令によって行なわれる。
命令はテストアンドセット命令と呼ばれる。また、セマ
フォの解放アクセスは、メモリ上のセマフォのアドレス
に対して、０ｘ００を書き込むことによって行なわれ
る。これは、ストア命令によって行なわれる。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、セマフォの獲得に失敗したプロセスは、
セマフォが解放されるまで獲得に失敗するセマフォ獲得
アクセスを繰り返し、プロセッサを無駄な実行を行なう
プロセスが走行するため、システムの効率が低下すると
いう問題点を有していた。
うな構成では、セマフォの獲得に失敗したプロセスは、
セマフォが解放されるまで獲得に失敗するセマフォ獲得
アクセスを繰り返し、プロセッサを無駄な実行を行なう
プロセスが走行するため、システムの効率が低下すると
いう問題点を有していた。
【０００９】本発明は上記問題点に鑑み、システムの効
率が向上する情報処理装置を提供するものである。
率が向上する情報処理装置を提供するものである。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の情報処理装置は、テストアンドセット命令
がセマフォの獲得に失敗したことを検出するメモリアク
セス部と、このメモリアクセス部の検出したセマフォの
獲得の失敗を例外として検出する例外処理部とを備えた
ものである。
めに本発明の情報処理装置は、テストアンドセット命令
がセマフォの獲得に失敗したことを検出するメモリアク
セス部と、このメモリアクセス部の検出したセマフォの
獲得の失敗を例外として検出する例外処理部とを備えた
ものである。
【００１１】
【作用】本発明は上記した構成によって、上記メモリア
クセス部がテストアンドセット命令の実行によって、セ
マフォの獲得に失敗したことを例外処理部に伝え、例外
処理部が例外を発生し、例外処理ハンドラに処理を移
し、例外処理ハンドラはセマフォの獲得に失敗したプロ
セスを休眠状態にすることによって、システムの効率を
向上することとなる。
クセス部がテストアンドセット命令の実行によって、セ
マフォの獲得に失敗したことを例外処理部に伝え、例外
処理部が例外を発生し、例外処理ハンドラに処理を移
し、例外処理ハンドラはセマフォの獲得に失敗したプロ
セスを休眠状態にすることによって、システムの効率を
向上することとなる。
【００１２】
（実施例１）以下本発明の第１の実施例の情報処理装置
について、図面を参照しながら説明する。図１は本発明
の実施例における情報処理装置の構成図を示すものであ
る。
について、図面を参照しながら説明する。図１は本発明
の実施例における情報処理装置の構成図を示すものであ
る。
【００１３】図１において、１は命令１０をデコードす
る命令デコード部、２は命令デコード部でデコードされ
た命令を入力としプロセッサの各部を制御する制御部、
３は汎用レジスタ部、４はレジスタ部３から読み出され
たアドレスソース１５を入力としてメモリアクセスのア
ドレスを計算するアドレス計算部、５はアドレス計算部
４で計算されたアドレス１６を用いてレジスタ部３とメ
モリ６の間でデータアクセスを行なうメモリアクセス
部、６はメモリ部、７は例外を検出し例外処理ハンドラ
への実行の移行を行なう例外処理部である。
る命令デコード部、２は命令デコード部でデコードされ
た命令を入力としプロセッサの各部を制御する制御部、
３は汎用レジスタ部、４はレジスタ部３から読み出され
たアドレスソース１５を入力としてメモリアクセスのア
ドレスを計算するアドレス計算部、５はアドレス計算部
４で計算されたアドレス１６を用いてレジスタ部３とメ
モリ６の間でデータアクセスを行なうメモリアクセス
部、６はメモリ部、７は例外を検出し例外処理ハンドラ
への実行の移行を行なう例外処理部である。
【００１４】以上のように構成された情報処理装置につ
いて、以下図１を用いてその動作を説明する。
いて、以下図１を用いてその動作を説明する。
【００１５】テストアンドセット命令の実行は以下のよ
うに行なわれる。テストアンドセット命令が命令１０に
現れると、命令デコード部１はテストアンドセット命令
をデコードし、制御部２にテストアンドセット命令の処
理を要求する。制御部２はテストアンドセット命令のア
クセスアドレスのソースデータをレジスタ部３から読み
出す。読み出されたソースデータ１５はアドレス計算部
４において加算されテストアンドセット命令のアクセス
アドレス１６として出力される。メモリアクセス部５は
制御部２からテストアンドセット命令の実行を指示さ
れ、アクセスアドレス１６をアドレス１１に出力し、メ
モリ制御信号１２を用いてメモリ６に対して読み出しを
指示する。
うに行なわれる。テストアンドセット命令が命令１０に
現れると、命令デコード部１はテストアンドセット命令
をデコードし、制御部２にテストアンドセット命令の処
理を要求する。制御部２はテストアンドセット命令のア
クセスアドレスのソースデータをレジスタ部３から読み
出す。読み出されたソースデータ１５はアドレス計算部
４において加算されテストアンドセット命令のアクセス
アドレス１６として出力される。メモリアクセス部５は
制御部２からテストアンドセット命令の実行を指示さ
れ、アクセスアドレス１６をアドレス１１に出力し、メ
モリ制御信号１２を用いてメモリ６に対して読み出しを
指示する。
【００１６】メモリ６はアドレス１１で示されるアドレ
スで指定されるバイトをデータ１３に出力し、メモリ制
御信号１２を用いて読み出しの完了を指示する。メモリ
アクセス部５は読み出されたデータ１３をデータ１４に
出力すると同時に、制御信号１７を用いて制御部２にテ
ストアンドセット命令のメモリからの読み出しの完了を
指示する。読みだし完了後、メモリアクセス部５はアド
レス１６で示されているテストアンドセット命令のアク
セスアドレスに０ｘｆｆの値を書き込む制御を行なう。
つまり、アドレス１１には読み出しに使用したアドレス
を出力し、データ１３には０ｘｆｆを出力し、メモリ制
御信号１２は書き込みを指示する。制御部２はメモリか
らの読み出しの完了を認識しレジスタ部３にデータ１４
の書き込みを指示する。
スで指定されるバイトをデータ１３に出力し、メモリ制
御信号１２を用いて読み出しの完了を指示する。メモリ
アクセス部５は読み出されたデータ１３をデータ１４に
出力すると同時に、制御信号１７を用いて制御部２にテ
ストアンドセット命令のメモリからの読み出しの完了を
指示する。読みだし完了後、メモリアクセス部５はアド
レス１６で示されているテストアンドセット命令のアク
セスアドレスに０ｘｆｆの値を書き込む制御を行なう。
つまり、アドレス１１には読み出しに使用したアドレス
を出力し、データ１３には０ｘｆｆを出力し、メモリ制
御信号１２は書き込みを指示する。制御部２はメモリか
らの読み出しの完了を認識しレジスタ部３にデータ１４
の書き込みを指示する。
【００１７】また、メモリアクセス部５はテストアンド
セット命令によって読み出されたデータを０ｘ００と比
較し、０ｘ００でなければ、制御信号１８を用いて、例
外処理部７にテストアンドセット命令がセマフォの獲得
に失敗したことを示す。しかし、読み出したデータが０
ｘ００であれば、例外は発生しない。
セット命令によって読み出されたデータを０ｘ００と比
較し、０ｘ００でなければ、制御信号１８を用いて、例
外処理部７にテストアンドセット命令がセマフォの獲得
に失敗したことを示す。しかし、読み出したデータが０
ｘ００であれば、例外は発生しない。
【００１８】例外処理部７は制御信号１８によって、テ
ストアンドセット命令がセマフォの獲得に失敗したこと
を知ると、制御信号１９を用いて、制御部２に対して、
例外処理ハンドラへの移行を指示する。例外処理ハンド
ラは、現在実行中であるプロセスを待ち状態にし、他の
待ち状態のプロセスを走行させるように、プロセス切替
を行なう。待ち状態になったプロセスは後のプロセス切
替によって、セマフォの獲得に失敗したテストアンドセ
ット命令から実行が再開される。
ストアンドセット命令がセマフォの獲得に失敗したこと
を知ると、制御信号１９を用いて、制御部２に対して、
例外処理ハンドラへの移行を指示する。例外処理ハンド
ラは、現在実行中であるプロセスを待ち状態にし、他の
待ち状態のプロセスを走行させるように、プロセス切替
を行なう。待ち状態になったプロセスは後のプロセス切
替によって、セマフォの獲得に失敗したテストアンドセ
ット命令から実行が再開される。
【００１９】したがって、セマフォの獲得に失敗した場
合の再獲得試行の処理をプログラム中に記述することな
く、セマフォの再獲得試行を行なうことができるので、
プログラムサイズを小さくすることができる。また、シ
ングルプロセッサ構成の場合はプロセス切替が行なわれ
ないと、他のプロセスによってセマフォが解放されるこ
とがないので、セマフォの獲得に失敗したあと、直ちに
プロセス切替が行なわれる分、システム効率が向上す
る。
合の再獲得試行の処理をプログラム中に記述することな
く、セマフォの再獲得試行を行なうことができるので、
プログラムサイズを小さくすることができる。また、シ
ングルプロセッサ構成の場合はプロセス切替が行なわれ
ないと、他のプロセスによってセマフォが解放されるこ
とがないので、セマフォの獲得に失敗したあと、直ちに
プロセス切替が行なわれる分、システム効率が向上す
る。
【００２０】（実施例２）以下本発明の第２の実施例に
ついて図面を参照しながら説明する。図２は本発明の第
２の実施例を示す情報処理装置の構成図である。同図に
おいて、１は命令デコード部、２は制御部、３は汎用レ
ジスタ部、４はアドレス計算部、５はメモリアクセス
部、６はメモリ部、７は例外処理部で、以上は図１の構
成と同様なものである。図１と異なるのは制御信号１８
がテストアンドセット命令の実行によるセマフォの獲得
の失敗に加えて、セマフォを解放する命令の完了を示
し、その制御信号１８によって、セマフォの獲得に失敗
したアクセスアドレスまたはセマフォを解放したアクセ
スアドレスを保持し、レジスタアクセス命令によってそ
の内容を読み出すことができるレジスタ１４を設けた点
である。
ついて図面を参照しながら説明する。図２は本発明の第
２の実施例を示す情報処理装置の構成図である。同図に
おいて、１は命令デコード部、２は制御部、３は汎用レ
ジスタ部、４はアドレス計算部、５はメモリアクセス
部、６はメモリ部、７は例外処理部で、以上は図１の構
成と同様なものである。図１と異なるのは制御信号１８
がテストアンドセット命令の実行によるセマフォの獲得
の失敗に加えて、セマフォを解放する命令の完了を示
し、その制御信号１８によって、セマフォの獲得に失敗
したアクセスアドレスまたはセマフォを解放したアクセ
スアドレスを保持し、レジスタアクセス命令によってそ
の内容を読み出すことができるレジスタ１４を設けた点
である。
【００２１】以上のように構成された情報処理装置につ
いて、以下その動作を説明する。テストアンドセット命
令の実行は以下のように行なわれる。第１の実施例と同
様にテストアンドセット命令のアクセスアドレスの示す
データをデータ１３に読み出し、メモリアクセス部５は
そのデータ１３と０ｘ００を比較し、一致しなければセ
マフォの獲得に失敗したことを、制御信号１８に出力す
る。ここで、例外処理部７は第１の実施例と同様に例外
ハンドラへの移行を指示する。同時にレジスタ８はテス
トアンドセット命令のアクセスアドレス１１を保持す
る。テストアンドセット命令の実行によるセマフォの獲
得の失敗により起動された例外処理ハンドラは、第１の
実施例と同様にセマフォの獲得に失敗した現在実行中の
プロセスを待ち状態にするべくプロセス切替を行なう
が、同時にレジスタ８を読み出す命令を発行しレジスタ
８の内容を読み出し、待ち状態に入る現在実行中のプロ
セスがレジスタ８に保持されているテストアンドセット
命令のアクセスアドレスにあるセマフォの獲得に失敗し
たことを待ち理由としてカーネルデータに登録する。
いて、以下その動作を説明する。テストアンドセット命
令の実行は以下のように行なわれる。第１の実施例と同
様にテストアンドセット命令のアクセスアドレスの示す
データをデータ１３に読み出し、メモリアクセス部５は
そのデータ１３と０ｘ００を比較し、一致しなければセ
マフォの獲得に失敗したことを、制御信号１８に出力す
る。ここで、例外処理部７は第１の実施例と同様に例外
ハンドラへの移行を指示する。同時にレジスタ８はテス
トアンドセット命令のアクセスアドレス１１を保持す
る。テストアンドセット命令の実行によるセマフォの獲
得の失敗により起動された例外処理ハンドラは、第１の
実施例と同様にセマフォの獲得に失敗した現在実行中の
プロセスを待ち状態にするべくプロセス切替を行なう
が、同時にレジスタ８を読み出す命令を発行しレジスタ
８の内容を読み出し、待ち状態に入る現在実行中のプロ
セスがレジスタ８に保持されているテストアンドセット
命令のアクセスアドレスにあるセマフォの獲得に失敗し
たことを待ち理由としてカーネルデータに登録する。
【００２２】セマフォ解放命令の実行は以下のように行
なわれる。セマフォ解放命令が命令１０に現れると、命
令デコード部１はセマフォ解放命令をデコードし、制御
部２にセマフォ解放命令の処理を要求する。制御部２は
セマフォ解放命令のアクセスアドレスのソースデータを
レジスタ部３から読み出す。読み出されたソースデータ
１５はアドレス計算部４において加算されセマフォ解放
命令のアクセスアドレス１６として出力される。メモリ
アクセス部５は制御部２からセマフォ解放命令の実行を
指示され、アクセスアドレス１６をアドレス１１に出力
し、データ１３に０ｘ００を出力し、メモリ制御信号１
２を用いてメモリ６に対して書き込みを指示する。メモ
リアクセス部５はセマフォ解放命令の実行の完了を制御
信号１８に出力し例外処理部７にセマフォ解放命令がセ
マフォの解放を行なったことを示す。例外処理部７は制
御信号１８によって、セマフォ解放命令がセマフォの解
放を行なったことを知ると、制御信号１９を用いて、制
御部２に対して、例外処理ハンドラへの移行を指示す
る。同時に、レジスタ８はセマフォ解放命令のアクセス
アドレス１１を保持する。例外処理ハンドラは、レジス
タ８からセマフォ解放命令のアクセスアドレスを読み出
し、カーネルデータ中の現在待ち状態であるプロセス
で、レジスタ８の保持するセマフォの解放を待っている
プロセスの待ち理由を解除する。そして、レジスタ８に
保持されているアクセスアドレスにあるセマフォの解放
待ちをしていたプロセスがあれば、そこからプロセスを
選択し、なければセマフォ待ち以外の待ち状態のプロセ
スから選択して走行状態にする。セマフォを解放し待ち
状態に入ったプロセスが、後のプロセス切替によって走
行状態になるときは、セマフォ解放命令の次の命令から
実行が再開される。
なわれる。セマフォ解放命令が命令１０に現れると、命
令デコード部１はセマフォ解放命令をデコードし、制御
部２にセマフォ解放命令の処理を要求する。制御部２は
セマフォ解放命令のアクセスアドレスのソースデータを
レジスタ部３から読み出す。読み出されたソースデータ
１５はアドレス計算部４において加算されセマフォ解放
命令のアクセスアドレス１６として出力される。メモリ
アクセス部５は制御部２からセマフォ解放命令の実行を
指示され、アクセスアドレス１６をアドレス１１に出力
し、データ１３に０ｘ００を出力し、メモリ制御信号１
２を用いてメモリ６に対して書き込みを指示する。メモ
リアクセス部５はセマフォ解放命令の実行の完了を制御
信号１８に出力し例外処理部７にセマフォ解放命令がセ
マフォの解放を行なったことを示す。例外処理部７は制
御信号１８によって、セマフォ解放命令がセマフォの解
放を行なったことを知ると、制御信号１９を用いて、制
御部２に対して、例外処理ハンドラへの移行を指示す
る。同時に、レジスタ８はセマフォ解放命令のアクセス
アドレス１１を保持する。例外処理ハンドラは、レジス
タ８からセマフォ解放命令のアクセスアドレスを読み出
し、カーネルデータ中の現在待ち状態であるプロセス
で、レジスタ８の保持するセマフォの解放を待っている
プロセスの待ち理由を解除する。そして、レジスタ８に
保持されているアクセスアドレスにあるセマフォの解放
待ちをしていたプロセスがあれば、そこからプロセスを
選択し、なければセマフォ待ち以外の待ち状態のプロセ
スから選択して走行状態にする。セマフォを解放し待ち
状態に入ったプロセスが、後のプロセス切替によって走
行状態になるときは、セマフォ解放命令の次の命令から
実行が再開される。
【００２３】なお、ここでのプロセスの選択はすべての
プロセスからセマフォの解放待ちのプロセスを除いたプ
ロセス群から次に実行すべきプロセスを適切に選んで走
行状態にすればよく、プロセス固有の優先順位に従って
も良いし、セマフォの解放待ちから解かれたプロセスか
ら選択しても良いし、セマフォの解放を行なったプロセ
スに戻っても良く、それはオペレーティングシステムに
依存する。
プロセスからセマフォの解放待ちのプロセスを除いたプ
ロセス群から次に実行すべきプロセスを適切に選んで走
行状態にすればよく、プロセス固有の優先順位に従って
も良いし、セマフォの解放待ちから解かれたプロセスか
ら選択しても良いし、セマフォの解放を行なったプロセ
スに戻っても良く、それはオペレーティングシステムに
依存する。
【００２４】また、セマフォ待ちから解放されたプロセ
スは、セマフォの獲得に失敗したテストアンドセット命
令から実行が再開される。したがって、第１の実施例と
同様な効果に加え、セマフォ待ちの優先順位の高いプロ
セスをセマフォが解放された後、すぐに走行状態にする
ことが可能となり、システム効率が向上する。なお、実
施例において、セマフォはバイトサイズであるとした
が、これはメモリの最小アクセス単位であるか、また
は、テストアンドセット命令およびセマフォ解放命令に
バイト中のどのビットがセマフォであるかを指定する機
能を付加すれば任意のサイズで良い。また、実施例では
セマフォのセット状態を０ｘｆｆリセット状態を０ｘ０
０としたが、これは、２つの別の任意の固定値であれば
良い。
スは、セマフォの獲得に失敗したテストアンドセット命
令から実行が再開される。したがって、第１の実施例と
同様な効果に加え、セマフォ待ちの優先順位の高いプロ
セスをセマフォが解放された後、すぐに走行状態にする
ことが可能となり、システム効率が向上する。なお、実
施例において、セマフォはバイトサイズであるとした
が、これはメモリの最小アクセス単位であるか、また
は、テストアンドセット命令およびセマフォ解放命令に
バイト中のどのビットがセマフォであるかを指定する機
能を付加すれば任意のサイズで良い。また、実施例では
セマフォのセット状態を０ｘｆｆリセット状態を０ｘ０
０としたが、これは、２つの別の任意の固定値であれば
良い。
【００２５】
【発明の効果】以上のように請求項１記載の本発明は、
テストアンドセット命令がセマフォの獲得に失敗したこ
とを検出するデータアクセス部と、このデータアクセス
部の検出したセマフォの獲得の失敗を例外として検出す
る例外処理部を設けることにより、上記データアクセス
部がテストアンドセット命令の実行によって、セマフォ
の獲得に失敗したことを例外処理部に伝え、例外処理部
が例外を発生し、例外処理ハンドラに処理を移し、例外
処理ハンドラはセマフォの獲得に失敗したプロセスを休
眠状態にすることによって、システムの効率を向上する
ことができる。
テストアンドセット命令がセマフォの獲得に失敗したこ
とを検出するデータアクセス部と、このデータアクセス
部の検出したセマフォの獲得の失敗を例外として検出す
る例外処理部を設けることにより、上記データアクセス
部がテストアンドセット命令の実行によって、セマフォ
の獲得に失敗したことを例外処理部に伝え、例外処理部
が例外を発生し、例外処理ハンドラに処理を移し、例外
処理ハンドラはセマフォの獲得に失敗したプロセスを休
眠状態にすることによって、システムの効率を向上する
ことができる。
【００２６】また請求項２記載の本発明は、テストアン
ドセット命令の実行によるセマフォの獲得の失敗とセマ
フォの解放の完了を検出するメモリアクセス部と、それ
らの情報によりを例外を発生する例外処理部と、それら
のセマフォに対するアクセスアドレスを保持するレジス
タを設けることにより、セマフォ待ちの優先順位の高い
プロセスをセマフォが解放された後、すぐに走行状態に
することが可能となり、システムの効率を向上すること
ができる。
ドセット命令の実行によるセマフォの獲得の失敗とセマ
フォの解放の完了を検出するメモリアクセス部と、それ
らの情報によりを例外を発生する例外処理部と、それら
のセマフォに対するアクセスアドレスを保持するレジス
タを設けることにより、セマフォ待ちの優先順位の高い
プロセスをセマフォが解放された後、すぐに走行状態に
することが可能となり、システムの効率を向上すること
ができる。
【図１】本発明の第１の実施例における情報処理装置の
構成図
構成図
【図２】本発明の第２の実施例における情報処理装置の
構成図
構成図
【図３】従来の情報処理装置の概略構成図
１ 命令デコード部 ２ 制御部 ３ レジスタ部 ４ アドレス計算部 ５ メモリアクセス部 ６ メモリ ７ 例外処理部 ８ レジスタ １０ 命令 １１，１６ アドレス １２，１７，１８，１９ 制御信号 １３，１４ データ １５ ソースデータ
Claims (2)
- 【請求項１】テストアンドセット命令がセマフォの獲得
に失敗したことを検出するメモリアクセス部と、このメ
モリアクセス部の検出したセマフォの獲得の失敗を例外
として検出する例外処理部とを備えた情報処理装置。 - 【請求項２】テストアンドセット命令の実行によるセマ
フォの獲得の失敗とセマフォの解放の完了を検出するメ
モリアクセス部と、それらの情報によりを例外を発生す
る例外処理部と、前記例外の発生を検出し前記セマフォ
のメモリ上のアドレスを退避するレジスタとを備えた情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226881A JPH0675789A (ja) | 1992-08-26 | 1992-08-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226881A JPH0675789A (ja) | 1992-08-26 | 1992-08-26 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675789A true JPH0675789A (ja) | 1994-03-18 |
Family
ID=16852043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4226881A Pending JPH0675789A (ja) | 1992-08-26 | 1992-08-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675789A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
-
1992
- 1992-08-26 JP JP4226881A patent/JPH0675789A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH06103472B2 (ja) | デバツグ用マイクロプロセツサ | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| US5123093A (en) | Operational processor for performing a memory access and an operational process in parallel | |
| JPH04328644A (ja) | デバッグ支援装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH0240722A (ja) | 演算処理装置 | |
| JPH0150936B2 (ja) | ||
| JPH03260839A (ja) | マイクロコンピュータ | |
| JPH0462093B2 (ja) | ||
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS59178547A (ja) | 命令リトライ方式 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH06103495B2 (ja) | 情報処理装置 | |
| JPH03160547A (ja) | データ処理装置の入出力バッファ制御方法 | |
| JPH03174638A (ja) | データ処理装置 | |
| JPH0282318A (ja) | 浮動小数点演算装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH01255037A (ja) | 電子計算機 | |
| JPS62145428A (ja) | 演算処理装置 |