JPH067678B2 - クランプ付き平衡変調回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、前段にクランプ回路を付加したクランプ付き
平衡変調回路に関するものである。

（従来の技術） 搬送波抑圧変調を行なう平衡変調回路として、例えばカ
ラーエンコーダ（符号化回路）は、R-Y信号およびB-Y信
号からなるクロマ信号（chroma signal）を周波数3.58M
Hzのサブキャリヤ（色搬送波）で変調し、得られた被変
調波出力信号をコンポジット信号（複合信号）の一部と
する回路である。このような平衡変調回路においては、
与えられるクロマ信号と該変調回路の入力直流バイアス
点が異なるため、通常、クロマ信号を変調回路に接続す
るには、コンデンサ結合が行なわれる。この際、クロマ
信号自体に直流成分を含むため、結合コンデンサは大容
量のものが使用される。ところが、大容量の結合コンデ
ンサを用いると、直流平均値（APL）に相当する直流成
分のため、変調回路の入力直流バイアス点を移動させる
ことになるため、通常、クランプ回路を前置する手段を
講じるている。

従来、このようなクランプ付き平衡変調回路として、例
えば第２図のようなものがあった。以下、その構成を図
を用いて説明する。

第２図は従来のクランプ付き平衡変調回路の構成を示す
ブロック図である。

第２図において、１はクランプ回路、および２は平衡変
調回路である。クランプ回路１は、クロマ信号等の入力
信号Viが与えられる入力端子３と、クランプパルスVcp
を入力する端子４とを有し、出力端５，６を介して平衡
変調回路２に接続されている。平衡変調回路２は、サブ
キャリヤ等の搬送波Vsを入力する端子７，８と、被変調
波Voを出力する出力端子９とを有している。

そして、クランプ回路１では入力信号Viをクランプパル
スVcpによりクランプし、その出力を出力端５，６を介
して平衡変調回路２へ送出する。すると平衡変調回路２
では、クランプ回路１の出力信号を変調信号としてその
変調信号を搬送波Vsによって変調し、搬送波成分を除去
した後、被変調波Voを端子９から出力する。

第３図は、第２図の回路構成例を示すものである。第３
図において、10は電源電圧Vccが印加される電源端子、
および11は接地電位Vgに保持されるアース端子である。
入力端子３には、入力信号発生器12で発生した入力信号
ViがコンデンサC1を介して与えられる。また、端子７，
８には、搬送波発振器13で発生した搬送波Vsが与えられ
る。

クランプ回路１は、電流ミラー接続線14,15と、電源端
子10に接続された電源線16と、アース端子11に接続され
たアース線17とを有している。入力端子３には、スイッ
チング素子、例えばNPN型スイッチングトランジスタQ1
のコレクタが接続され、このスイッチングトランジスタ
Q1のベースが抵抗R1を介して端子４に、エミッタが基準
電圧Vrを有する基準電圧点18に、それぞれ接続されてい
る。

スイッチングトランジスタQ1のコレクタにはPNP型トラ
ンジスタQ2のベースが接続され、このトランジスタQ2の
エミッタが、定電流負荷用トランジスタQ3を介して電源
線16に、コレクタがアース線17に、それぞれ接続されて
いる。ここで、トランジスタQ2は、トランジスタQ3を定
電流負荷とするエミッタホロワ段（エミッタホロワ増幅
回路）を構成している。

一方、スイッチングトランジスタQ1のエミッタが接続さ
れる基準電圧点18には、PNP型トランジスタQ4のベース
が接続されている。さらにトランジスタQ4のエミッタに
は、定電流負荷用トランジスタQ5を介して電源線16が、
コレクタにはアース線17が、それぞれ接続されている。
ここで、トランジスタQ4は、トランジスタQ5を定電流源
負荷とするエミッタホロワ段を構成している。そして、
トランジスタQ5のベースは、前記トランジスタQ3のベー
スと電流ミラー接続線15によって相互に接続され、トラ
ンジスタQ5とトランジスタQ3が電流ミラー回路を構成し
ている。

電流ミラー回路を構成するトランジスタQ3の左側には、
トランジスタQ6と定電流負荷用トランジスタQ7の直列回
路が設けられている。トランジスタQ6のコレクタは電源
線16に、エミッタはトランジスタQ7のコレクタに、ベー
スはスイッチングトランジスタQ2のエミッタに、それぞ
れ接続されている。トランジスタQ7のエミッタはアース
線17に、ベースは電流ミラー接続線14に、それぞれ接続
されている。そしてトランジスタQ6は、トランジスタQ7
を定電流源負荷とするエミッタホロワ段を構成し、該ト
ランジスタQ6のエミッタが出力端６に接続される。

電流ミラー回路を構成するトランジスタQ5の右側には、
トランジスタQ8と定電流負荷用トランジスタQ9の直列回
路が設けられている。トランジスタQ8のコレクタは電源
線16に、エミッタはトランジスタQ9のコレクタに、ベー
スはトランジスタQ4のエミッタに、それぞれ接続されて
いる。トランジスタQ9のエミッタはアース線17に、ベー
スは電流ミラー接続線14に、それぞれ接続されている。
そしてトランジスタQ8は、トランジスタQ9を定電流源負
荷とするエミッタホロワ段を構成し、該トランジスタQ8
のエミッタが出力端５に接続される。ここで、トランジ
スタQ9は、電流ミラー接続線14を介してトランジスタQ7
と接続され、両者が電流ミラー回路を構成している。

また、トランジスタ７，９間には、定電流負荷用トラン
ジスタQ10,Q11及び抵抗R2,R3の直列回路からなる基準電
圧源が設けられている。トランジスタQ10のエミッタは
電源線16に、ベースは電流ミラー接続線15に、コレクタ
は自己のベースと抵抗R2の一端に、それぞれ接続されて
いる。抵抗R2の他端は基準電圧点18に接続され、この基
準電圧点18に基準電圧Vrを与える。基準電圧点18には抵
抗R3を介してトランジスタQ11のコレクタが接続され、
このトランジスタQ11のベースが自己のコレクタと電流
ミラー接続線14に、エミッタがアース線17にそれぞれ接
続されている。そして、このトランジスタQ10,Q11及び
抵抗R2,R3で決定される。電流11と等しい電流が、両側
に設けられた各トランジスタQ3,Q5,Q7,Q9のコレクタ電
流となる。

クランプ回路１の出力側に設けられる平衡変調回路２
は、差動増幅器を構成するトランジスタQ12,Q13と、一
対の定電流負荷用トランジスタQ14,Q15と、スイッチン
グ回路を構成する一対のトランジスタQ16,Q17及びトラ
ンジスタQ18,Q19と、抵抗R4,R5,R6とを備えており、ギ
ルバード回路とも呼ばれている。

ここで、差動増幅器を構成する一方のトランジスタQ12
は、そのベースが出力端子５に、コレクタが各トランジ
スタQ16,Q17のエミッタに、エミッタがトランジスタQ14
のコレクタに、それぞれ接続されている。他方のトラン
ジスタQ13は、そのベース素子が出力端６に、コレクタ
が各トランジスタQ18,Q19のエミッタに、エミッタがト
ランジスタQ15のコレクタに、それぞれ接続されてい
る。さらに各トランジスタQ12,Q13のエミッタは、抵抗R
4を介して相互に接続されている。

各定電流負荷用トランジスタQ14,Q15のエミッタは、電
源線17に、ベースは電流ミラー接続線14に、それぞれ接
続されている。そしてクランプ回路１中の電流I1と等し
い電流が、各トランジスタQ14,Q15のコレクタに流れ
る。

スイッチング回路を構成する一方のトランジスタQ16,Q1
7のうち、トランジスタQ16のベースは端子７に、コレク
タは抵抗R5を介して電源線16に、それぞれ接続され、ま
た、トランジスタQ17のベースは端子８に、コレクタは
抵抗R6を介して電源線16に、それぞれ接続されている。
他方のトランジスタQ18,Q19のうち、トランジスタQ18の
ベースは端子８に、コレクタは抵抗R5を介して電源線16
に、それぞれ接続され、またトランジスタQ19のベース
は端子７に、コレクタは抵抗R6を介して電源線16に、そ
れぞれ接続されている。さらにトランジスタQ19のコレ
クタは、出力端子９に接続されている。

以上のように構成されるクランプ付き平行変調回路の動
作を、第４図を参照しつつ説明する。なお、第４図は入
力信号Vi、クランプパルスVcp、出力端６の電圧、およ
び出力である被変調波Voの波形図である。

入力信号発生器12で発生した入力信号ViがコンデンサC1
を介して入力端子３に与えられると共に、クランプパル
スVcpが端子４に与えられる。

クランプパルスVcpが電位Vccの高レベル（以下、Ｈレベ
ルという）のときは、電流I2が流れてスイッチングトラ
ンジスタQ1がオン状態となる。これよりトランジスタＱ
２のベース直流バイアスは基準電圧Vrにクランプされ
る。そして、クランプパルスVcpで電位Vgの低レベル
（以下、Ｌレベルという）となり、スイッチングトラン
ジスタQ1がオフ状態となっても、トランジスタQ2のベー
ス直流バイアスはコンデンサC1により電圧Vrに保持され
る。

このようにしてトランジスタQ2のベース直流バイアスが
設定された後は、この電圧Vrに入力信号がViが重畳され
る。すると、この重畳された信号は、いわゆるレベルシ
フト段を構成するトランジスタQ2,Q6によりインピーダ
ンス変換が行なわれ、安定化した電圧（Vr+Vi）として
出力端６に印加される。そのため出力端子６に接続され
る平行変調回路２中のトランジスタQ13のベースには、
一定の電圧（Vr+Vi）が与えられる。

一方、基準電圧点18の基準電圧Vrは、いわゆるレベルシ
フト段を構成するトランジスタQ4,Q8によりインピーダ
ンス変換が行なわれて安定化したバイアス電圧Vrとな
り、このバイアス電圧Vrが出力端５を介して平衡変調回
路２中のトランジスタQ12のベースに与えられる。

平衡変調回路２では、電圧VrがトランジスタQ12のベー
スに、電圧（Vr+Vi）がトランジスタQ13のベースに、そ
れぞれ入力されると共に、搬送波発振器13で発生した搬
送波Vsが端子７，８を介して各トランジスタQ16〜Q19の
ベースに与えられる。差動増幅器を構成するトランジス
タQ12,Q13は、両入力電圧の差Viを利得R6/R4にて増幅
してスイッチング回路を構成する各トランジスタQ16〜Q
19のエミッタに与える。各トランジスタQ16〜19はオ
ン、オフして搬送波Vsを位相反転する。そのため、この
平衡変調回路２は入力信号Viと搬送波Vsを乗算するよう
に働き、第４図に示すような包絡線の被変調波Voを出力
端子９から送出する。

なお、動作中における変調器２の入力直流バイアス点の
移動を修正するために、クランプパルスVcpが一定の周
期でＬレベル（接地電位Vg）となる。すると、このＬレ
ベル期間に、出力端６の電圧が基準電圧にクランプさ
れ、これによって出力端５，６が同電圧Vrとなって、出
力である被変調波Voが零となる。

以上のようなクランプ付き平衡変調回路において、回路
の平衡がとれていないと、搬送波が出力に漏出し（これ
をキャリヤリークという）、出力側における雑音発生等
の弊害をもたらす。ここで、キャリヤリークを最小にす
るための回路の平衡条件としては、(1)差動増幅器を構
成するトランジスタQ12,Q13の入力側に接続された出力
端５と６の間に、直流バイアスの差（これをオフセット
という）がないこと、および(2)スイッチング回路を構
成するトランジスタQ16〜Q19の入力側に接続された端子
７と８の間に直流バイアスの差がないことの２つが重要
な要素である。

（発明が解決しようとする問題点） しかしながら、上記構成のクランプ付き平衡変調回路で
は、端子７，８間のオフセットを除去できるものの、端
子５，６間にオフセットが生じる。すなわち、クランプ
回路１において、スイッチングトランジスタQ1のオン時
の抵抗によって生じるコレクタ・エミッタ間電圧Vcesat
の分だけ、トランジスタQ6の出力端６の電圧が、トラン
ジスタQ8の出力端５の電圧Vrよりも高くなるため、平衡
変調回路２の平衡度がくずれ、これによってキャリヤリ
ークが発生するという問題点があった。

本発明は、前記従来技術が持っていた問題点として、ク
ランプ回路の２出力間にオフセットが生じるという点に
ついて解決したクランプ付き平衡変調回路を提供するも
のである。

（問題点を解決するための手段） 本発明は、前記問題点を解決するために、基準電圧を作
る基準電圧源と、コンデンサを介して入力される入力信
号と前記基準電圧を重畳させるスイッチング素子とを有
するクランプ回路と、前記基準電圧と前記スイッチング
素子の出力とを変調信号として入力し、これを搬送波で
変調して搬送波成分を抑圧した被変調波信号を出力する
平衡変調回路とを備えたクランプ付き平衡変調回路にお
いて、前記スイッチング素子のオン時の電圧降下値と同
一の値だけ電圧を降下させるスイッチ手段を設け、この
スイッチ手段を介して前記基準電圧を前記平衡変調回路
へ入力するようにしたものである。

（作用） 本発明によれば、以上のようにクランプ付き平衡変調回
路を構成したので、スイッチ手段は基準電圧源から与え
られる基準電圧を、スイッチング素子のオン時と同一の
電圧値だけ降下させて平衡変調回路に与える。これによ
りクランプ回路から平衡変調回路へ与えられる２入力間
の直流バイアス差（オフセット）が零となる。したがっ
て、前記問題点を除去できるのである。

（実施例） 第１図は本発明の実施例を示すクランプ付き平衡変調回
路の回路図である。なお、第１図において、第３図中の
要素と同一の要素には同一の符号が付されている。

そしてこのクランプ付き平衡変調回路の第３図のものと
異なる点は、次の通りである。第３図のNPN型のスイッ
チングトランジスタQ1を飽和電圧の小さいPNP型スイッ
チングトランジスタ（スイッチング素子）Q21とし、こ
のトランジスタQ21のベース・エミッタ間に抵抗R21を挿
入して、トランジスタQ21のオフ時の動作速度を速くし
ている。第３図のPNP型トランジスタQ2をNPN型トランジ
スタQ22にすると共に、第３図の定電流負荷用トランジ
スタQ3を抵抗R23に置き換え、この抵抗R23を、ダーリン
トン接続したトランジスタQ22,Q6中のトランジスタQ6の
ベース・エミッタ間に接続している。同様に、第３図中
のPNP型トランジスタQ4をNPNトランジスタQ24にすると
共に、第３図中の定電流負荷用トランジスタQ5を抵抗R2
5に置き換え、この抵抗R25を、ダーリントン接続したト
ランジスタQ24,Q8中のトランジスタQ8のベース・エミッ
タ間に接続している。さらに本実施例では、基準電圧点
18とトランジスタQ24のベースとの間に、スイッチ手
段、即ちスイッチ回路30を接続している。スイッチ回路
30は、スイッチングトランジスタQ21及び抵抗R1,R21と
同一の特性を有する飽和電圧の小さいPNP型スイッチン
グトランジスタQ30と抵抗R30,R31とを備えている。PNP
型スイッチングトランジスタQ30のエミッタは、基準電
圧点18に、コレクタはトランジスタQ24のベースに、ベ
ースは抵抗R31を介してアース線17に、それぞれ接続さ
れると共に、抵抗21との整合をとるため、抵抗R30がト
ランジスタQ30のエミッタ・ベース間に接続されてい
る。

なお、第１図中、I3は抵抗R1を、I4は抵抗R31を、それ
ぞれ流れる電流である。また第１図の回路では、平衡変
調回路２における端子７，８間の搬送波オフセットが零
であり、しかもクランプ回路１及び平衡変調回路２を構
成する各トランジスタ、抵抗などの素子特性は整合がさ
れているものとする。

以上のような構成されるクランプ付き平衡変調回路にお
いて、スイッチングトランジスタQ21のベース・エミッ
タ間を電圧Vbeとすると、端子４に与えられるクランプ
パルスVcpがＬレベルのとき、抵抗R1に流れる電流I3
は、 となり、該トランジスタQ21がオン状態となる。する
と、（基準電圧Vr−トランジスタQ21の飽和電圧Vcesa
t）という電圧がトランジスタQ21のコレクタにかかり、
この電圧がトランジスタQ22,Q6でインピーダンス変換さ
れて出力端６に与えられる。

ところが、本実施例ではスイッチ回路30が設けられ、こ
のスイッチ回路30中の抵抗31の一端が接地されているの
で、トランジスタQ30のベース・エミッタ間電圧をQ21と
等しいと仮定しVbeとすると、抵抗R31に流れる電流I4
は、 となる。ここで、抵抗R1＝R31、R21＝R30に選定されるた
め、電流I3＝I4となり、各トランジスタQ21,Q30のコレ
クタ電流及びベース電流はそれぞれ等しくなって、両ト
ランジスタQ21,Q30の飽和電圧が等しくなる。そのた
め、トランジスタQ30のコレクタには、トランジスタQ21
のコレクタ電圧と同一の電圧がかかり、この電圧がトラ
ンジスタQ24,Q8でインピーダンス変換されて出力端５に
与えられる。

このように、スイッチ回路30を設けたので、各トランジ
スタQ22,Q24のベース直流バイアス点が同電位になり、
これによってクランプ回路出力端５，６には同電位のバ
イアス電圧が印加され、オフセットが零となる。従って
平衡変調回路２の平衡度が均一に保持され、キャリヤリ
ークの発生が防止できる。また、スイッチ回路30、特に
スイッチ素子であるトランジスタQ30は、スイッチング
トランジスタQ21と同一特性のものが使用されるため、
両トランジスタQ21,Q30の整合が容易に行なえる。

なお、上記実施例において、平衡変調回路２は、いわゆ
るギルバート回路で構成したが、本発明はこれに限定さ
れず、搬送波抑圧両側波帯方式の変調回路（DSB-SC）、
搬送波抑圧単側波帯方式の変調回路（SSD）等にも適用
できる。また、上記実施例では、スイッチング素子であ
るPNPスイッチングトランジスタQ21と同一特性のPNP型
トランジスタQ30を設けているが、両トランジスタQ21,Q
30を同一特性の他のトランジスタ、例えばNPN型トラン
ジスタ、MOS型トランジスタ等で構成してもよい。さら
に、これ以外のクランプ回路１及び平衡変調回路２中の
他の回路要素（すなわちトランジスタ及び抵抗）を、整
合のとれた他の回路要素で構成することもできる。例え
ば、トランジスタQ21,Q30以外のトランジスタをPNP型ト
ランジスタ、MOS型トランジスタ等で構成したり、各抵
抗を負荷用トランジスタで構成してもよい。

（発明の効果） 以上詳細に説明したように、本発明によれば、スイッチ
ング素子のオン時の電位降下値と同一の値だけ電圧を降
下させるスイッチ手段を設け、このスイッチ手段を介し
て基準電圧を平衡変調回路へ入力するようにしたので、
スイッチング素子の機能に不完全さがあるとき、例えば
スイッチング素子のオン時の電圧降下があっても、これ
を他に設けたスイッチ手段で相殺してクランプ回路の２
出力間に生じるオフセットを零にでき、これによって平
衡変調回路出力のキャリヤリークを除去できる。

【図面の簡単な説明】

第１図は本発明の実施例を示すクランプ付き平衡変調回
路の回路図、第２図は従来のクランプ付き平衡変調回路
の概略構成図、第３図は第２図の回路図、第４図は第３
図の回路各部の信号波形図である。 １……クランプ回路、２……平衡変調回路、５，６……
出力端、18……基準電圧点、30……スイッチ回路（スイ
ッチ手段）、Vcc……電源電圧、Vi……入力信号、Vo…
…被変調信号、Vs……搬送波、C1……コンデンサ、R2,R
3,Q11……基準電圧源、Q21……スイッチングトランジス
タ（スイッチ素子）、Q30……トランジスタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】印加される電源電圧から基準電圧を作る基
   準電圧源と、コンデンサを介して入力される入力信号と
   前記基準電圧とが与えられクランプパルスによりオン、
   オフして前記基準電圧に前記入力信号を重畳させるスイ
   ッチング素子とを有するクランプ回路と、前記基準電圧
   と前記スイッチング素子の出力とを変調信号として入力
   し、この変調信号を搬送波で変調して搬送波成分を抑圧
   して被変調波信号を出力する平衡変調回路とを備えたク
   ランプ付き平衡変調回路において、 前記スイッチング素子のオン時の電圧降下値と同一の値
   だけ電圧を降下させるスイッチ手段を設け、前記基準電
   圧源から与えられる基準電圧を該スイッチ手段を介して
   前記平衡変調回路へ入力することを特徴とするクランプ
   付き平衡変調回路。