JPS58103207A - 増幅器の電源供給回路 - Google Patents
増幅器の電源供給回路Info
- Publication number
- JPS58103207A JPS58103207A JP56202011A JP20201181A JPS58103207A JP S58103207 A JPS58103207 A JP S58103207A JP 56202011 A JP56202011 A JP 56202011A JP 20201181 A JP20201181 A JP 20201181A JP S58103207 A JPS58103207 A JP S58103207A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- amplifier
- trs
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は増幅器の電源供給回路に関し、特に電力増幅器
の電源供給回路に関するものである。
の電源供給回路に関するものである。
電力増幅器における電力損失を可能な限シ少なくして増
幅器の電力効率を向上させるために、第１図の如き電源
供給方式が採用されている。第１図において、入力信号
Ｖ、は電圧増幅段ｌにより増幅され、バイアス段２を経
てトランジスタＱ、、Ｑ２及び抵抗Ｒ１よシなるドライ
バ段３に印加される。
幅器の電力効率を向上させるために、第１図の如き電源
供給方式が採用されている。第１図において、入力信号
Ｖ、は電圧増幅段ｌにより増幅され、バイアス段２を経
てトランジスタＱ、、Ｑ２及び抵抗Ｒ１よシなるドライ
バ段３に印加される。
ドライバトランジスタＱ、、Ｑ２の各エミッタ出力は、
出力パワ一段４を構成するトランジスタＱ３．Ｑ、の各
ベース入力となり、両トランジスタＱｓ、Ｑ４のエミッ
タ出力は抵抗Ｒ２、Ｒｓを介して共通負荷九をプッシュ
プル駆動するものである。
出力パワ一段４を構成するトランジスタＱ３．Ｑ、の各
ベース入力となり、両トランジスタＱｓ、Ｑ４のエミッ
タ出力は抵抗Ｒ２、Ｒｓを介して共通負荷九をプッシュ
プル駆動するものである。
出力トランジスタＱｓ 、 Ｑ、のコレクタ電源供給端
子への電源供給のために、電源供給回路５及び６が夫々
設けられており、また低レベルの一定電圧を発生する電
圧源上Ｂ１が設けられている。電圧源±Ｂ、は、それぞ
れ一方向性ダイオードＤ１及びＤ２を介して各出力トラ
ンジスタＱ、、Ｑ、のコレクタへ印加されている。５及
び６にて示す各電源供給回路は、それぞれダーリントン
接続されたエミッタフォロワ型のトランジスタＱｎ ＋
Ｑｌ汲びＱ＋３１Ｑ＋４を有しておシ、トランジスタ
Ｑ＋＋ｙＱ＋ｓの各ベースには増幅出力Ｖ。をツェナー
ダイオードＤ３及びＤ４によシそれぞれ正負方向へレベ
ルシフトした電圧が供給されている。そして、これらト
ランジスタＱｏ 、’Ｑ＋汲びＱ１０１ Ｑ１０の各コ
レクタには回路電源上（Ｂｌ ＋Ｂ２ ）を供給してエ
ミッタフォロワとして動作させ、出力トランジスタＱ３
．Ｑ、の各コレクタに回路出力υ。に応じた電圧を供給
するようにしている。尚、電流源Ｉ、、Ｉ２はツェナー
ダイオードＤ、 ； Ｄ４の動作電流源である。
子への電源供給のために、電源供給回路５及び６が夫々
設けられており、また低レベルの一定電圧を発生する電
圧源上Ｂ１が設けられている。電圧源±Ｂ、は、それぞ
れ一方向性ダイオードＤ１及びＤ２を介して各出力トラ
ンジスタＱ、、Ｑ、のコレクタへ印加されている。５及
び６にて示す各電源供給回路は、それぞれダーリントン
接続されたエミッタフォロワ型のトランジスタＱｎ ＋
Ｑｌ汲びＱ＋３１Ｑ＋４を有しておシ、トランジスタ
Ｑ＋＋ｙＱ＋ｓの各ベースには増幅出力Ｖ。をツェナー
ダイオードＤ３及びＤ４によシそれぞれ正負方向へレベ
ルシフトした電圧が供給されている。そして、これらト
ランジスタＱｏ 、’Ｑ＋汲びＱ１０１ Ｑ１０の各コ
レクタには回路電源上（Ｂｌ ＋Ｂ２ ）を供給してエ
ミッタフォロワとして動作させ、出力トランジスタＱ３
．Ｑ、の各コレクタに回路出力υ。に応じた電圧を供給
するようにしている。尚、電流源Ｉ、、Ｉ２はツェナー
ダイオードＤ、 ； Ｄ４の動作電流源である。
か＼る構成において、出力信号υ。のレベルが低い場合
には、ダイオードＤ、 、 Ｄ２が夫々−オンとなって
低い電圧である回路電源上Ｂ、が出力トランジスタＱ３
．Ｑ、のコレクタ電源として供給される。出力信号Ｖ。
には、ダイオードＤ、 、 Ｄ２が夫々−オンとなって
低い電圧である回路電源上Ｂ、が出力トランジスタＱ３
．Ｑ、のコレクタ電源として供給される。出力信号Ｖ。
のレベルがより増大してトランジスタＱ、１゜Ｑ１０の
ベース電圧の絶対値が増大すると、各トランジスタＱ１
□〜Ｑ＋４が導通するようになって、各エミッタフォロ
ワ出力にはトランジスタＱ＋＋＋Ｑ＋ρベース電圧に略
等しい電圧すなわち１２７ｏ＋Ｖ２１なる電圧が各出力
トランジスタＱｓ 、 Ｃ４のコレクタ電源トシて供給
される。こ＼に、ｖ２はツェナーダイオードＤ、 、
Ｄ、のツェナー電圧である。
ベース電圧の絶対値が増大すると、各トランジスタＱ１
□〜Ｑ＋４が導通するようになって、各エミッタフォロ
ワ出力にはトランジスタＱ＋＋＋Ｑ＋ρベース電圧に略
等しい電圧すなわち１２７ｏ＋Ｖ２１なる電圧が各出力
トランジスタＱｓ 、 Ｃ４のコレクタ電源トシて供給
される。こ＼に、ｖ２はツェナーダイオードＤ、 、
Ｄ、のツェナー電圧である。
こうすることにより、信号出力が小なる時には低電圧源
より電源供給がなされ、また信号出力が大となるとこの
信号出力に応じて変化する電圧が電源として供給される
ことになり、一定の高い電圧源より電源が常に供給され
る方式に比し著しい電力損失の減少が図れることになる
。第２図はこの電力損失の出力電力に対する特性を示し
たものであり、実線が第１図に示す方式であり、点線が
一定電圧源を用いた方式である。
より電源供給がなされ、また信号出力が大となるとこの
信号出力に応じて変化する電圧が電源として供給される
ことになり、一定の高い電圧源より電源が常に供給され
る方式に比し著しい電力損失の減少が図れることになる
。第２図はこの電力損失の出力電力に対する特性を示し
たものであり、実線が第１図に示す方式であり、点線が
一定電圧源を用いた方式である。
第１図の回路方式では電力効率の著しい改善が図れるが
、電源供給回路５及び６におけるトランジスタＱｏ〜Ｑ
＋４によるエミッタフォロワは、リード線や接続コード
のインダクタンス、電極間容量。
、電源供給回路５及び６におけるトランジスタＱｏ〜Ｑ
＋４によるエミッタフォロワは、リード線や接続コード
のインダクタンス、電極間容量。
浮遊容量等の影響で発振し易く、この発振を防止するだ
めの補償が困難である。また、高い周波数成分を有する
信号が印加された場合、トランジスタＱ３．Ｑ、のコレ
クタに印加される電圧に時間遅れが生じ一時的に出力ト
ランジスタＱ３． Ｑ、を飽和させることになり出力信
号、歪の発生原因となる。
めの補償が困難である。また、高い周波数成分を有する
信号が印加された場合、トランジスタＱ３．Ｑ、のコレ
クタに印加される電圧に時間遅れが生じ一時的に出力ト
ランジスタＱ３． Ｑ、を飽和させることになり出力信
号、歪の発生原因となる。
本発明の目的は発振防止が容易でかつ出力信号歪に影響
を与えないような増幅器の電源供給回路を提供すること
である。
を与えないような増幅器の電源供給回路を提供すること
である。
本発明による電源供給回路は、増幅器の増幅出力信号レ
ベルに応じた電圧を発生して当該増幅器の電源供給端子
へ供給する供給手段を含む電源供給回路であって、その
特徴とするところはこの供給手段と署て増幅器の増幅出
力信舟レベルに応じた信号を入力とし位相補償が施され
た増幅手段を用い、この増幅手段による増幅出力を増幅
器の電源供給端子へ供給するようにしたことにある。
ベルに応じた電圧を発生して当該増幅器の電源供給端子
へ供給する供給手段を含む電源供給回路であって、その
特徴とするところはこの供給手段と署て増幅器の増幅出
力信舟レベルに応じた信号を入力とし位相補償が施され
た増幅手段を用い、この増幅手段による増幅出力を増幅
器の電源供給端子へ供給するようにしたことにある。
以下に図面により本発明を説明する。
第３図は本発明の一実施例の回路図であり、第１図と同
等部分は同一符号により示されている。
等部分は同一符号により示されている。
第１図と異なる部分についてのみ述べるに、電源供給回
路５及び６として、エミッタフォロワの代り如ダーリン
トン接続されたトランジスタＱｕ 、 Ｑ１０及びＱ＋
３１Ｑ＋４を夫々エミッタ接地として動作させ、所定電
圧ゲインを有する増幅器として用いている。
路５及び６として、エミッタフォロワの代り如ダーリン
トン接続されたトランジスタＱｕ 、 Ｑ１０及びＱ＋
３１Ｑ＋４を夫々エミッタ接地として動作させ、所定電
圧ゲインを有する増幅器として用いている。
このトランジスタＱｌｌ ＋ Ｑ１０のベース入力には
、差動トランジスタＱ１５１ＱＩ６及びＱ１０１ Ｑ＋
ｓよりなる差動アンプの抵抗Ｒ，，、Ｒ，６による差動
出力の一つが印加されている。尚、Ｉ３及び■４は各差
動アンプの電流源であシ、抵抗Ｒ，３，Ｒ，，により、
１ｖｏ十ｖ２１なる電圧が各差動トランジスタＱ＋ａ＋
Ｑ＋ａのベース入力として印加されている。従って、こ
れら差動アンプとダーリントン接続構成のエミッタ接地
回路とにより構成される増幅器の入力として、回路出力
Ｖ。に応じた信号電圧１°ｖｏ十ｖ２１が導入される。
、差動トランジスタＱ１５１ＱＩ６及びＱ１０１ Ｑ＋
ｓよりなる差動アンプの抵抗Ｒ，，、Ｒ，６による差動
出力の一つが印加されている。尚、Ｉ３及び■４は各差
動アンプの電流源であシ、抵抗Ｒ，３，Ｒ，，により、
１ｖｏ十ｖ２１なる電圧が各差動トランジスタＱ＋ａ＋
Ｑ＋ａのベース入力として印加されている。従って、こ
れら差動アンプとダーリントン接続構成のエミッタ接地
回路とにより構成される増幅器の入力として、回路出力
Ｖ。に応じた信号電圧１°ｖｏ十ｖ２１が導入される。
そして、これら増幅器５及び６におけるトランジスタ素
子等による位相回転を補償すべく、トランジスタＱ、１
゜Ｑ、リベース・コレクタ間に位相補償用コンデンサＣ
１及びＣ２が設けられ、この位相補償により増幅器５及
び６における発振の危険が抑圧されることになる。
子等による位相回転を補償すべく、トランジスタＱ、１
゜Ｑ、リベース・コレクタ間に位相補償用コンデンサＣ
１及びＣ２が設けられ、この位相補償により増幅器５及
び６における発振の危険が抑圧されることになる。
トランジスタＱ＋２１Ｑ＋４の各コレクタ出力は、出力
トランジスタＱ３． Ｑ、のコレクタ電源となると共に
、負帰還回路５１及び６１を介して差動トランジスタＱ
７．。
トランジスタＱ３． Ｑ、のコレクタ電源となると共に
、負帰還回路５１及び６１を介して差動トランジスタＱ
７．。
Ｑ１□のベースへ帰還されている。従って、出力トラン
ジスタＱ、、Ｑ、のコレクタ端子（Ｂ）の電位は、差動
トランジスタＱ＋ａ＋Ｑ＋ａのベース入力端子（４）の
電位すなわちｌ ｖｏ＋Ｖ２１に等しく制御されて、第
１図の回路と同様な動作をなすことになる。
ジスタＱ、、Ｑ、のコレクタ端子（Ｂ）の電位は、差動
トランジスタＱ＋ａ＋Ｑ＋ａのベース入力端子（４）の
電位すなわちｌ ｖｏ＋Ｖ２１に等しく制御されて、第
１図の回路と同様な動作をなすことになる。
負帰還回路５１ 、６１の例としては、出力トランジス
タＱ３．Ｑ４のコレクタ端子と差動トランジスタＱ１５
゜Ｑ１□のペース入力端子との間に設けた各一本の抵抗
のみで構成し、帰還率βを１として電源供給回路５．６
の利得を１に選定する方法や、第４図に正側のみの１部
を示すように負帰還回路５１を抵抗Ｒ１１及びコンデン
サＣ３によシ形成して、帰還率βを１ ／ （１＋Ｓ
Ｃ３Ｒｏ ） とし回路利得を（１＋Ｓ Ｃ３Ｒ１＋
）に選定する方法がある。後者の方法では、低域にお
ける利得は１であるが、高域では６ｄＢ１０ＣＴの傾斜
をもって利得が上昇するようになっているから、入力信
号波形が鋭い変化をしても低振幅のうちにＢ点がＡ点よ
りも高電位となるから、出力トランジスタＱ３（Ｑ、
）が飽和することがなく、回路出力に悪影響を与えるこ
とがなくなる。
タＱ３．Ｑ４のコレクタ端子と差動トランジスタＱ１５
゜Ｑ１□のペース入力端子との間に設けた各一本の抵抗
のみで構成し、帰還率βを１として電源供給回路５．６
の利得を１に選定する方法や、第４図に正側のみの１部
を示すように負帰還回路５１を抵抗Ｒ１１及びコンデン
サＣ３によシ形成して、帰還率βを１ ／ （１＋Ｓ
Ｃ３Ｒｏ ） とし回路利得を（１＋Ｓ Ｃ３Ｒ１＋
）に選定する方法がある。後者の方法では、低域にお
ける利得は１であるが、高域では６ｄＢ１０ＣＴの傾斜
をもって利得が上昇するようになっているから、入力信
号波形が鋭い変化をしても低振幅のうちにＢ点がＡ点よ
りも高電位となるから、出力トランジスタＱ３（Ｑ、
）が飽和することがなく、回路出力に悪影響を与えるこ
とがなくなる。
第５図に第３図の回路の各部波形を示しており、信号波
形の鋭い変化に対しても電源供給回路５゜６は瞬時に追
従するから出力信号の歪が生じない。
形の鋭い変化に対しても電源供給回路５゜６は瞬時に追
従するから出力信号の歪が生じない。
第６図は本発明の他の実施例の回路図であり、第３図と
同等部分は同一符号により示されている。
同等部分は同一符号により示されている。
本例においては、低レベルの回路電源上Ｂ１を信号ｖｏ
のエンベロープに応じて変化させるようにしたものであ
り、そのためにエンベロープ検出器７が設ケラれており
、このエンベロープ検出出力に応じたレベルの電圧が電
源子Ｂ１から出力さにてダイオードＤ１． Ｄ２を介し
て出力トランジスタＱ３．Ｑ、の各コレクタへ供給され
ている。
のエンベロープに応じて変化させるようにしたものであ
り、そのためにエンベロープ検出器７が設ケラれており
、このエンベロープ検出出力に応じたレベルの電圧が電
源子Ｂ１から出力さにてダイオードＤ１． Ｄ２を介し
て出力トランジスタＱ３．Ｑ、の各コレクタへ供給され
ている。
従って、出力信号レベルが急変しない限りエンベロープ
に応じた電圧源上Ｂ１が出力トランジスタＱ３． Ｑ４
のコレクタ電源として供給される。出力信号レベルが急
激に変化して増大すると、エンベロープ検出器７はその
大なる時定数のために追従できないだめに、電源供給回
路５，６が作動して信号Ｖ。のレベルに応じて急激に変
化する電圧がトランジスタＱ＋２１ Ｑ１０の各コレク
タより出力トランジスタＱ３． Ｑ、の電源として供給
されるものである。
に応じた電圧源上Ｂ１が出力トランジスタＱ３． Ｑ４
のコレクタ電源として供給される。出力信号レベルが急
激に変化して増大すると、エンベロープ検出器７はその
大なる時定数のために追従できないだめに、電源供給回
路５，６が作動して信号Ｖ。のレベルに応じて急激に変
化する電圧がトランジスタＱ＋２１ Ｑ１０の各コレク
タより出力トランジスタＱ３． Ｑ、の電源として供給
されるものである。
このように、本発明によれば電源供給部を増幅器構成と
して位相補償を施すと共に、負帰還回路の帰還特性に周
波数特性を持たせて電源供給部の増幅特性を低域に比し
高域が増大するようになせば、発振がなく安定でかつ出
力信号歪の少ない増幅出力を得ることが可能となる。
して位相補償を施すと共に、負帰還回路の帰還特性に周
波数特性を持たせて電源供給部の増幅特性を低域に比し
高域が増大するようになせば、発振がなく安定でかつ出
力信号歪の少ない増幅出力を得ることが可能となる。
第１図は従来の電源供給回路の例を示す図、第２図は第
１図の回路の特性図、第３図は本発明の一実施例の回路
図、第４図は第３図の回路の１部具体例を示す図、第５
図は第３図の回路の動作波形図、第６図は本発明の他の
実施例の回路図である。 主要部分の符号の説明 ４・・・・・・・・・・・出力パワー増幅段５．６・・
・・・・電源供給回路 ５１．６］・・・・・・負帰還回路 出願人 パイオニア株式会社 代理人 弁理士 藤村元 彦 本７凹 ５ 本２凹 簗、３０ 尾、ｆ［Ｄ
１図の回路の特性図、第３図は本発明の一実施例の回路
図、第４図は第３図の回路の１部具体例を示す図、第５
図は第３図の回路の動作波形図、第６図は本発明の他の
実施例の回路図である。 主要部分の符号の説明 ４・・・・・・・・・・・出力パワー増幅段５．６・・
・・・・電源供給回路 ５１．６］・・・・・・負帰還回路 出願人 パイオニア株式会社 代理人 弁理士 藤村元 彦 本７凹 ５ 本２凹 簗、３０ 尾、ｆ［Ｄ
Claims (2)
- （１） 増幅器の増幅出力信号レベルに応じた電圧を
発生して前記増幅器の電源供給端子へ供給する供給手段
を含む増幅器の電源供給回路であって、前記供給手段は
前記増幅出力信号レベルに応じた信号を入力とし位相補
償が施された増幅手段よりなり、この増幅手段の出力を
前記電源供給端子へ供給するようにしたことを特徴とす
る電源供給回路。 - （２）前記増幅手段は高域における増幅度が低域よりも
増大する如き特性を有していることを特徴とする特許請
求の範囲第１項記載の電源供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202011A JPS58103207A (ja) | 1981-12-15 | 1981-12-15 | 増幅器の電源供給回路 |
| US06/449,935 US4518928A (en) | 1981-12-15 | 1982-12-15 | Power supply circuit for amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202011A JPS58103207A (ja) | 1981-12-15 | 1981-12-15 | 増幅器の電源供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103207A true JPS58103207A (ja) | 1983-06-20 |
Family
ID=16450439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202011A Pending JPS58103207A (ja) | 1981-12-15 | 1981-12-15 | 増幅器の電源供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4518928A (ja) |
| JP (1) | JPS58103207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052715U (ja) * | 1983-09-16 | 1985-04-13 | 株式会社アドバンテスト | 高電圧出力増幅器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721919A (en) * | 1986-12-22 | 1988-01-26 | General Motors Corporation | Class G bridge amplifier with unipolar supplies |
| US5604463A (en) * | 1992-03-16 | 1997-02-18 | Zero Impedance Systems | Coupling circuit |
| US6028486A (en) * | 1997-10-07 | 2000-02-22 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for reducing power dissipation in multi-carrier amplifiers |
| US6535399B2 (en) | 2001-08-14 | 2003-03-18 | Bose Corporation | Tracking power supply controlling |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533699U (ja) * | 1979-08-16 | 1980-03-04 | ||
| JPS5657316A (en) * | 1979-10-16 | 1981-05-19 | Nippon Gakki Seizo Kk | Electric power amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668010A (en) * | 1979-11-06 | 1981-06-08 | Nippon Gakki Seizo Kk | Power amplifier |
| US4445095A (en) * | 1980-05-19 | 1984-04-24 | Carver R W | Audio amplifier |
-
1981
- 1981-12-15 JP JP56202011A patent/JPS58103207A/ja active Pending
-
1982
- 1982-12-15 US US06/449,935 patent/US4518928A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533699U (ja) * | 1979-08-16 | 1980-03-04 | ||
| JPS5657316A (en) * | 1979-10-16 | 1981-05-19 | Nippon Gakki Seizo Kk | Electric power amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052715U (ja) * | 1983-09-16 | 1985-04-13 | 株式会社アドバンテスト | 高電圧出力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4518928A (en) | 1985-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455535A (en) | Rail to rail operational amplifier intermediate stage | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| JPH053166B2 (ja) | ||
| US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
| US4560920A (en) | Voltage to current converting circuit | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| EP0697766B1 (en) | Buffer circuit with wide dynamic range | |
| US4701719A (en) | Differential amplification circuit | |
| US5880639A (en) | Amplification circuit | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US5115204A (en) | Differential amplifier | |
| US4518928A (en) | Power supply circuit for amplifier | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPS6142887B2 (ja) | ||
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH01157608A (ja) | 演算増幅器に使用する入力段および出力段 | |
| US4318050A (en) | AM Detecting circuit | |
| US5450034A (en) | Reflected plate amplifier | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| US4918400A (en) | Amplifier circuit | |
| JPH08222968A (ja) | 増幅器 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage |