JPH0677126A - 凝縮状態を利用した平坦化材料層形成方法 - Google Patents

凝縮状態を利用した平坦化材料層形成方法

Info

Publication number
JPH0677126A
JPH0677126A JP5159634A JP15963493A JPH0677126A JP H0677126 A JPH0677126 A JP H0677126A JP 5159634 A JP5159634 A JP 5159634A JP 15963493 A JP15963493 A JP 15963493A JP H0677126 A JPH0677126 A JP H0677126A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
material layer
source
plasma
condensed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5159634A
Other languages
English (en)
Inventor
M Moslehi Mehrdad
エム.モスレヒ メールダッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0677126A publication Critical patent/JPH0677126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0431Apparatus for thermal treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/60Deposition of organic layers from vapour phase
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254After-treatment
    • B05D3/029After-treatment with microwaves
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/14Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by electrical means
    • B05D3/141Plasma treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 半導体ウエハ(32)上に全体的に平坦な材
料層(44)を形成するための方法とシステムを得る。 【構成】 本方法及びシステムは、適当な凝縮可能なプ
ロセス蒸気から全体的に平坦な材料層(44)を生成す
るために複数の液体膜(38、40、42)を凝縮させ
るように半導体ウエハ(32)を予め定められた温度に
冷却するためのチラー(56)とチャック(58)を含
んでいる。少なくとも1つの処理エネルギー源(72及
び74)が前記半導体ウエハ(32)上の液体膜を反応
的に固化させる。前記処理エネルギー源は、リモートプ
ラズマ源、高周波プラズマ源、あるいは光子源を含むこ
とができる。材料層を凝縮及び固化させるための工程と
装置とによって、半導体ウエハ表面上に全体的に平坦な
層が徐々に形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子デバイスの製造技術
に関するものであり、更に詳細には凝縮状態での半導体
デバイス処理を用いて平坦化された材料層を堆積させる
方法及びシステムに関するものである。
【0002】
【従来の技術】表面平坦化は半導体デバイスの製造で使
用される光学的微細リソグラフィの焦点深度(DOF)
及びデバイスの信頼性にとって重要な要求である。DO
Fの問題は不均一な表面形状を有する半導体ウエハ表面
エリアに対してマスクパターンの焦点を合わせようとす
る場合に発生する。結像レンズから離れた、あるいは結
像レンズへ近づいた表面の部分は、それぞれ結像レンズ
へ近づいた、あるいは結像レンズから離れた部分に対し
て、ピントがずれてしまう。したがって、デバイスの表
面はできるだけ平坦であることが望ましい。しかし、半
導体製造技術がサブ0.5ミクロンの寸法領域へスケー
ルダウンするにつれて、更に厳しいDOFの要求を満た
す微細リソグラフィ用の、満足し得る、全体的な(グロ
ーバルな)表面平坦化を達成するために、進歩した平坦
化技術が必要となっている。
【0003】全体的平坦化はチップエリア全体での完全
な平坦化を含む。現在まで、半導体デバイス製造用に提
案されている実際的な全体平坦化法としては、化学的・
機械的研磨(CMP)及びプラズマ堆積の重合体膜をバ
ックエッチする方法だけが知られている。更に、CMP
法は、サブ0.5ミクロンの半導体デバイス技術用に利
用できる唯一実証された主要な全体平坦化技術である。
しかし、CMP法の半導体デバイス製造工程への組み込
みを成功させるためには、CMPによってもたらされる
表面の汚染や損傷を除去するために有効なCMP後の洗
浄プロセスが必要とされる。従って、CMP法を完全に
利用可能な全体平坦化プロセスとするためには、やるべ
きことが多く残っている。
【0004】現在まで、全体的に平坦な材料層堆積方法
について、堆積と同一反応室で行うことのできる実際的
な方法は知られていない。その結果、同一反応室中での
材料層の全体平坦化を、CMPによってもたらされるよ
うなデバイス収率への悪影響や複雑さを回避して実現す
る簡便な方法あるいはシステムは知られていない。
【0005】従って、進歩した半導体デバイス製造技術
のための、全体的に平坦化された材料層を堆積させる方
法及びシステムに対する需要が存在する。
【0006】進歩した微細リソグラフィ手段の焦点深度
要求に合致する、全体的に平坦化された材料層を堆積さ
せる方法及びシステムに対する需要が存在する。
【0007】更に、同一反応室中で実行でき、化学的・
機械的研磨法等のその他の既存の方法に付随する損傷や
汚染の問題を回避でき、しかも簡便な、全体的に平坦化
された材料層を堆積させる方法及びシステムに対する需
要が存在する。
【0008】
【発明の概要】従って、本発明は、既存の全体的平坦化
処理方法及びシステムに付随する欠点や制限を克服また
は低減化する、凝縮状態処理を利用した平坦化材料層の
堆積方法及びシステムを提供する。
【0009】本発明の1つの態様は半導体ウエハ上へ全
体的に平坦な材料層を形成する方法であり、半導体ウエ
ハを予め定められた温度へ冷却し、次に半導体ウエハの
温度において凝縮し、ウエハを覆う液相膜に成長するプ
ロセスガスを半導体近傍へ導入する工程を含んでいる。
本方法は、次に、処理エネルギー源を用いて、表面反応
によって半導体ウエハ上で前記液相膜の少なくとも一部
を固化させる工程を含んでいる。これらの工程を繰り返
して、半導体ウエハ上に全体的に平坦化された材料層が
徐々に凝縮及び固化される。
【0010】本発明の技術的な特長は、半導体ウエハ上
へ全体的な平坦化材料層を形成する簡便で採用容易な方
法であって、製造反応室の半導体デバイス製造環境内で
実施し得る方法を提供することである。
【0011】本発明の別の技術的な特長は、化学的・機
械的研磨法等の処理に付随する汚染や損傷の問題を回避
できることである。更に、本方法はウエハエリア全体へ
の層の凝縮及び固化によって半導体ウエハ上へ平坦な材
料層を形成することにより、化学的・機械的研磨法の不
均一な平坦化効果を回避できる。凝縮した液体の表面張
力を利用して、凝縮状態平坦化処理の完了時には平坦な
デバイス表面が得られる。
【0012】本発明の技術的な特長の1つは、プロセス
ガスの凝縮サイクルとプラズマへの露出及びそれに続く
アニーリング工程を用いて平坦化された酸化物堆積を行
うためのTEOS及び酸素、またはシラン及び酸素等の
適当な処理雰囲気を用いた同一反応室での平坦化のため
の誘電体層堆積を許容することである。本発明のこの処
理エネルギー源には、なかでも、パルス化されたプラズ
マ源、大電力マイクロ波源、または光化学的なエネルギ
ー源のような光子源が含まれよう。本発明は、単一ウエ
ハの半導体デバイス製造用の自動化された真空処理装置
(AVP)あるいは同様な装置内で利用されることにな
ろう。本発明はまた、適当なバッチ式の装置においても
利用できる。
【0013】更に別の本発明の技術的な特長は、デバイ
ス上に全体的な平坦層を形成するために、凝縮処理され
たガスの表面張力を利用していることである。従って、
本方法はまず、半導体デバイス上にその極く表面の形状
を反映した被覆層を形成し、その後堆積される層の厚さ
が増大するにつれて、徐々に平坦さを増してゆく材料層
表面を形成することになる。
【0014】本発明及びそれの利用形態及び特長につい
ては、以下の図面を参照した詳細な説明から最もよく理
解できよう。
【0015】
【実施例】本発明の好適実施例は図面を参照することに
よって最もよく理解できる。図面においては、同様な部
品あるいは対応する部品には同じ参照符号が付されてい
る。
【0016】本発明の好適実施例の方法及びシステム
は、プラズマ処理反応炉中に表面を下側に向けて配置さ
れたウエハ処理を基本とする。しかし、本方法及びシス
テムは、表面を上側に向けてもよいし、あるいはウエハ
を立てたウエハ処理を採用することもできる。反応炉は
熱容量の小さいウエハチャックを含み、それは低温(例
えば、−100℃あるいは−150℃)まで冷却され、
もし必要であれば、摂氏数百度まで加熱することもでき
る。更に、反応炉は、電子サイクロトロン共鳴(EC
R)、マグネトロン、あるいは誘導結合のプラズマ処理
エネルギー源を採用することができる。反応炉反応室の
壁温度は所望の温度に制御される。全体的な平坦化処理
手順は、時間を定めたプロセスガスの注入と、ウエハ表
面上の化合物をプラズマに曝すことの複数の工程を含ん
でいる。プラズマ源はリモートプラズマ源でもよい。
【0017】図1は好適実施例が利用している凝縮領域
を示す蒸気圧対温度の定性的なグラフである。曲線10
は、与えられたプロセスガスに対して、凝縮領域を気相
領域から分離する境界曲線の例である。例えば、プロセ
スガスが酸化物堆積のためのTEOS及び酸素、あるい
はシラン及び酸素であるとする。与えられた処理雰囲気
において、曲線10よりも上側の圧力と温度との組み合
わせは凝縮を引き起こす。曲線10の下側あるいは右側
の圧力と温度との組み合わせは凝縮の発生を許容しな
い。曲線10上の任意の点12について、製造反応炉中
の圧力P0 と温度T0 の組み合わせを点(P0 ,T0
と表記するとする。図1のグラフが示すように、温度が
矢印Aの方向へ低下する時に、もし圧力がP0 に留まれ
ば、ウエハ表面上の処理雰囲気中で凝縮が発生する。同
様に、一定の温度T0 において、矢印Cの方向への圧力
の増加は凝縮を引き起こす。逆に、一定の圧力下で、矢
印Bの方向への温度の上昇は凝縮を引き起こさない。同
様に、与えられた温度下で、矢印Dの方向へ圧力が増大
すると、凝縮は発生しない。この結果、与えられた処理
雰囲気の圧力下で、もしウエハ温度範囲が、一定圧力の
矢印AとBに沿って点14と点16との間にあるか、あ
るいは圧力が矢印CとDに沿って点18と点20との間
にあれば、プロセスガス凝縮のための制御可能な処理雰
囲気が存在することになる。
【0018】図2は、液体と剛体構造との間で発生する
毛細管現象を示すための、液媒体中に浸された管構造の
液体表面での表面張力効果を示す断面図である。例え
ば、構造22が液媒体を表し、縦の剛体壁24及び26
が細管構造の側壁を表すとする。任意の構造に対して、
液体が最小の表面積を要求する傾向があるために、表面
上に現れる液体の形状が影響を受けることが知られてい
る。表面効果は化学ポテンシャルで表現できる。更に、
液体に関する既知の現象は曲がった表面の内側の圧力が
外側の圧力よりも常に大きいということである。しか
し、曲率半径rが無限大に近づくにつれて、内圧と外圧
との圧力差は零へ低下する。これらの現象が原因となっ
て、図2に示された毛細管現象が発生する。
【0019】毛細管現象の結果、液体が構造24及び2
6を覆う時は、液体は主面のレベルよりもhだけ高くな
る。こうして、液体と細管材料または構造とが、液体の
分子同士が引き合うよりも強く互いに引き合う場合は、
管中の液体は壁面をはい上がる。その結果、細管中の湾
曲点30が得られる。更に、液体と細管材料とが液体の
分子同士が互いに引き合うよりも弱く互いに引き合う時
(例えば、水銀とガラスの場合)は、管中の液体は壁面
から引き下げられ、細管中にへこみが生ずる。これらの
現象は本発明の目的のために有効な効果である。
【0020】図1及び図2が示す現象は協調して図3が
示す現象をうながし、好適実施例の平坦化された表面を
もたらす。図3を参照すると、半導体デバイス32がそ
の表面を下側に向けて示され、それは例えば、基板材料
34を含み、それには36で一様に示された構造のよう
な表面構造が備わっている。半導体デバイス32の表面
を下側へ向けた配置は、複数の材料層を堆積させた形で
示されている。最初に、基板34および表面構造36を
覆って液体が取り付けられ、その後に固化される。これ
らの層は例えば、外方向へ順に、層38、層40、層4
2、そして平坦化層44まで図示されている。これらの
引き続く層は、好適実施例が全体的に平坦化された材料
層を徐々につけ加えながらどのようにして平坦化に成功
するかを示している。例えば、最初に層38が表面デバ
イス36を覆い、隣接する表面形状36を分離している
間隙エリアを埋め始める。液体の層が次々と凝縮され、
続いて固化されるにつれて、構造36を覆う材料は少な
くなり、これらの構造の間の谷や空隙を埋める材料が増
えてくる。この結果、堆積材料の表面44のような全体
に平坦化された表面が得られる。以下の詳細な説明は、
いかにして好適実施例が材料層44の全体的な平坦化を
達成するかを説明するものである。
【0021】図4を参照すると、図3の半導体デバイス
32のような半導体デバイスを数多く含む、半導体ウエ
ハ32用の処理環境50の例が示されている。この環境
は、半導体ウエハ32を収容する反応室54、高周波
(RF)チャック58を冷却するための冷却装置56、
そして反応室中へシャワーヘッド経路62を経由してリ
モートプラズマを注入するためのマイクロ波プラズマキ
ャビティ60を含んでいる。反応室54はまた、高周波
チャック58を保持するためのチャック保持装置66を
含む金属板64を含んでいる。ここの例では、チャック
冷却装置はチャック入口68からチャック出口70を通
って流れる液体を冷却するようになっている。これによ
って、チャック58は、半導体ウエハ32表面上でプロ
セスガスが凝縮できるに十分な低温まで半導体ウエハ3
2を冷やすことができる。図4には2つのプラズマエネ
ルギー源(RF及びマイクロ波プラズマ)が示されてい
るが、1つのエネルギー源だけを使用することでよい
(RFプラズマまたはマイクロ波プラズマ)。
【0022】図4の例では、チャック58はチラーから
冷媒を流すことのできる複数の通路を備えている。それ
に加えて、チャック58は高周波チャック58に対して
高周波信号を送るための導電性リード線72及び74を
含むことができる。更に、高周波チャック58の温度を
知るために、半導体ウエハ32の温度を測定できるよう
に半導体ウエハ32に接触するチャック58の部分に対
して熱電対76が直接、接している。
【0023】半導体ウエハ32用の処理環境50を取り
囲んで、ガスシャワーヘッドアセンブリ78が設けられ
ており、それは半導体ウエハ32へ向かってプロセスガ
スを導くためのシャワーヘッド80を含んでいる。ピン
82および84によって半導体ウエハ32は高周波チャ
ック58に対して押さえつけられる。処理雰囲気を保持
するために、室壁86は接合部88及び90のような接
合部において密封されている。更に、処理雰囲気54は
外側の製造反応炉壁92によって取り囲まれており、そ
の壁92は接合部94及び96等の接合部において金属
ベース64と一体となっている。
【0024】図4に示された処理環境は凝縮状態処理を
利用して平坦化された材料層を堆積するために十分なも
のである。この平坦化処理は、一連のプロセスガスの凝
縮とプラズマへの露出工程及びそれに続く最終的な熱ア
ニール工程を採用するものである。例えば、この処理は
TEOS、酸素、そしてアルゴン雰囲気を含む雰囲気を
採用する。TEOSを含む雰囲気においては、プロセス
全圧はECRプラズマの場合、例えば0.1ないし10
mTorr(ミリトール)であり、マグネトロンプラズ
マ処理の場合、10ないし100mTorrであり、平
行板プラズマ堆積系の場合、100mTorrないし1
0Torr(トール)である。可能な処理励起エネルギ
ー源としては、プラズマエネルギー源、大電力マイクロ
波エネルギー源、あるいはパルス化された光源を含むう
ちの1つまたは複数の組み合わせが考えられる。本発明
の目的のためには、凝縮されたプロセスガスの層を固化
反応させるために、エネルギーはパルス化されていても
連続的であってもよい。
【0025】図5は好適実施例の全体的平坦化処理の応
用を示す、簡略化された時間図である。全体的な平坦化
処理過程は、時間を定めたガス注入工程とウエハ32表
面上の凝縮された化合物をプラズマに曝す工程を含む複
数の工程を含んでいる。このプラズマ源としては、EC
Rでも、マグネトロンでも、あるいはリモートマイクロ
波プラズマ源でも構わない。同一反応室中で平坦化され
た誘電体堆積プロセスではTEOS及び酸素、またはシ
ラン及び酸素、あるいはその他の反応化学物質が用いら
れる。チャック58の温度は主プロセスガスソース(例
えばTEOS)の凝縮点のすぐ下に保持されているが、
酸素等のキャリアガスやプラズマガスに対しては凝縮点
の上に保持されてもよい。
【0026】図5を参照すると、ウエハの温度変化を示
す曲線100、凝縮のためのシランまたはTEOS流量
を示す曲線102、プラズマまたはパルス化されたマイ
クロ波エネルギーを示す曲線103、そして処理雰囲気
54中での酸素ガスの流量を示す曲線104が示されて
いる。時刻t1 またはそれ以前に、ウエハ温度はレベル
106まで冷やされ、シランまたはTEOS流量はレベ
ル108まで上昇し、プラズマまたはマイクロ波エネル
ギーは低いレベル110に留まり、そして酸素流量はレ
ベル112まで上昇している。この時刻以降の期間中に
おいて半導体ウエハ32上に凝縮液体の第1層が形成さ
れる。次に、時刻t2 において、ウエハ温度は点106
の低いレベルに留まる。しかし、時刻t2 において、凝
縮ガス(TEOSまたはシラン)流量はレベル114ま
で低下し、プラズマまたはパルス化マイクロ波エネルギ
ーはターンオンしてレベル116に達している。このレ
ベルのために、凝縮した液体層は表面反応を起こして固
化し、半導体ウエハ32上に層を形成する。この期間中
及び処理の残りの期間、酸素ガス流量は高レベル112
に留まる。時刻t3 において、シランまたはTEOS流
量が再びレベル108へ上昇し、プラズマまたはパルス
化エネルギー源がレベル110へターンオフすると、第
2の蒸気凝縮工程が発生する。この工程手順は半導体ウ
エハ32上へ望みの平坦化程度が達成されるまで続けら
れる。
【0027】図6は処理の結果を更に改善するために採
られる図5の基本的な手順に対する修正を示す。図6を
参照すると、曲線100は半導体ウエハ32温度につい
ての時間曲線であり、曲線102はTEOSまたはシラ
ン凝縮ガス流量を表し、曲線104は酸素流量等のキャ
リアガス流量を表し、また曲線103はプラズマガスエ
ネルギー源の動作を表している。
【0028】曲線120は半導体ウエハ32上へ固相の
材料層形成を促進するために遠紫外またはエキシマレー
ザを使用する場合を示している。曲線122は処理雰囲
気54中に発生する圧力変化を(排気速度を一定と仮定
して)追跡している。図6に従うと、ウエハ温度は点1
06で示されるように、時刻t1 またはそれ以前に初期
の低レベルへ低下する。同じ時刻あるいはそれ以前に凝
縮プロセスガスTEOSまたはシランの流量はレベル1
08へ上昇し、キャリアガス流量はレベル112へ上昇
している。エネルギー源のレベルは時刻t1 において低
レベルに留まり、遠紫外またはエキシマレーザは曲線1
20が示すようにオフ状態に留まる。時刻t1 におい
て、プロセスガス及びキャリアガスの導入によって圧力
はレベル124まで上昇する。時刻t2 において、ウエ
ハ温度は低レベル106に留まったままで、TEOSま
たはシランの流量が低レベル114へ戻り、他方、酸素
ガス流量は高レベルに留まっている。時刻t2 またはそ
の近傍において、プラズマエネルギー源がレベル116
へターンオンされる。次に、レーザエネルギー源がター
ンオンし、半導体ウエハ32表面上を走査する加熱パル
スが生成される。曲線120はこの段階を示すようにレ
ベル126へ上昇している。
【0029】プロセスガスまたは凝縮ガス(TEOSま
たはシラン)が曲線102のレベル114へ低下するた
め、反応雰囲気54中の圧力は中間レベル128へ低下
する。中間圧力レベル128は主として酸素プラズマガ
スの定常的な流量を反映している。短い期間の後、曲線
120が示すようにレーザはターンオフされ、以前のオ
フレベル130に戻る。次に、短期間の後に酸素プラズ
マエネルギー源が曲線103に示されるようにターンオ
フされてレベル132へ低下する。次に凝縮ガス(TE
OSまたはシラン)はその高レベル108へ回復する。
半導体ウエハ32上で所望の全体的な平坦化レベルが達
成されるまでこのサイクルが続けられる。
【0030】半導体ウエハ32表面上に凝縮されるソー
スガスの量を単位面積当たりの分子数及び/または液体
の厚さで表した値は、反応雰囲気の圧力と凝縮時間とに
よって制御される。凝縮されたTEOSガスまたはシラ
ンガスは、図の時間図が示すように、酸素プラズマを生
成するパルス等のプラズマパルスに曝される。更に、エ
キシマレーザ源を加熱源として使うことによって、例え
ば光学的窓を通してウエハ表面上で走査する加熱パルス
が生成される。
【0031】遠紫外またはエキシマレーザを使用するこ
とで、その動作を曲線120が示しているが、更に反応
性の固化及び堆積反応を促進させるために表面の選択的
加熱が可能となる。こうして、1つの反応励起源、例え
ば曲線103の酸素プラズマエネルギー源が表面反応の
励起源を提供する。次に、曲線120によって表される
遠紫外またはエキシマレーザが、非常に短時間(例え
ば、ナノ秒またはマイクロ秒のオーダ)だけ表面の凝縮
された膜のみを選択的に加熱する。これは基板を加熱す
ることなく、表面だけを短時間加熱し、全体的に平坦化
される材料の堆積に関する代替え法を提供する。
【0032】以上の処理を基礎として、好適実施例を更
に発展させることで、凝縮状態の反応雰囲気中において
基板洗浄及び微粒子除去を行うことができる。好適実施
例は、凝縮された膜を急速に蒸発させることによって微
粒子の除去を促進する凝縮膜との熱的に励起される反応
を誘導する。好適実施例は、急速な蒸発を用いて凝縮膜
本体中の微粒子の除去を引き起こす。急速な蒸発のせい
で、凝縮膜本体が蒸発によって除去されるのに伴って、
この半導体ウエハ上の表面微粒子を取り除くような浚渫
効果が発生する。この処理は不活性ガス雰囲気を採用し
ており、単独の単一ウエハ型、または真空内統合式の多
反応室集合型のいずれの反応炉においても、後処理の微
粒子除去としてだけでなく前処理としても有用であろ
う。以下の説明は表面微粒子除去に適用される本発明の
好適実施例の基本的概念について述べるものである。
【0033】図7を参照すると、ここでは冷却チャック
と呼ばれ、一般的に150として示されたチャック機構
及び冷却装置を含む処理雰囲気54の簡素化された模式
図が示されている。冷却チャック150に取り付けられ
た半導体ウエハ52は誇張された側面図で示されてい
る。この雰囲気は反応室壁86によって取り囲まれ、図
4のシャワーヘッドアセンブリは示されていない。図7
の処理雰囲気54は更に、半導体ウエハ52に対してパ
ルス化されたエネルギー出力を供給する大電力パルス化
マイクロ波エネルギー源152を含んでいる。大電力の
パルス化されたマイクロ波源152のために、一般に1
54で示された微粒子は凝縮膜156の急速な蒸発に伴
ってウエハ52の表面から離れていく。このことは凝縮
された蒸気の急速な蒸発が引き起こす浚渫または吸い出
し効果によって発生する。
【0034】本発明の好適実施例に関して、大電力のパ
ルス化されたマイクロ波源152は、メガワット領域の
ピーク電力を有するマイクロ波電力パルスを短時間発生
させる、クライストロンまたはマグネトロンの大電力源
でよい。すなわち、ナノ秒またはマイクロ秒等の短い期
間だけ、マイクロ波電源152は半導体ウエハ52へエ
ネルギーを供給する。大電力のパルス化されたマイクロ
波源152からの電力出力はあまり小さくてはだめで、
さもないと微粒子を除去するのに十分急速な蒸発が起こ
らない。逆に、この電力出力は、ウエハ52上の半導体
デバイスへ損傷を及ぼさないように十分小さくなければ
ならない。このことは大電力パルス化マイクロ波源52
に関する重要なパラメータにパルス幅あるいはパルス長
及びパルスピーク電力を含むことを意味する。好適実施
例もまた、この大電力のマイクロ波エネルギーのパルス
を数10ないし数100ヘルツの与えられた周波数で供
給する。このように、好適実施例は低周波数のマイクロ
波列を用いて、半導体ウエハ52に対して小さいパルス
幅で大きいピーク電力を有するパルスを供給することに
なる。
【0035】図8は好適実施例の微粒子除去作用を示す
処理時間図の例である。図8を参照すると、曲線100
はチャック150の温度を示し、曲線160は半導体ウ
エハ処理雰囲気内のガスの分圧を示し、そして曲線16
2は大電力パルスマイクロ波源152の動作を示してい
る。時刻t1 において、チャック150は、凝縮状態反
応を促進させ半導体ウエハ52上への液体膜の形成を促
進するために高レベルからレベル106へ冷却される。
同じ時刻t1 において、プロセスガス、例えば蒸気また
は溶剤蒸気が反応雰囲気54中へ流れ込み、反応雰囲気
中のプロセスガスの圧力を示すガス分圧の曲線はレベル
164へ上昇する。次に、急速な蒸発を引き起こすため
に大電力パルス化マイクロ波源152が時刻t2 に励起
サイクルを開始し、時刻t3 に動作を終える。t2 から
3 の期間に半導体ウエハ52上で凝縮材料の急速な蒸
発が発生する。更に加えて、t1 からt3 の期間に、大
電力マイクロ波源は半導体ウエハ52に対して大きいピ
ーク電力の短パルスを数100ないし数1000発供給
することができる。t1 からt2 の期間及び大電力パル
ス化マイクロ波源152の動作後のt3 からt4 の期間
には、半導体ウエハ52上で凝縮及び液体膜の成長が発
生する。凝縮期間とそれに続く急速な蒸発期間というこ
のサイクルによって半導体ウエハ52の表面から微粒子
が除去される。
【0036】本発明の基板洗浄作用に関する好適実施例
では、半導体ウエハ52の表面領域の選択的加熱が行わ
れ、それによって凝縮された層が急速に蒸発し、そのた
め表面微粒子の除去を行う浚渫力が生成される。微粒子
の寸法は数百オングストロームから数ミクロンまでに亙
る。典型的にはマイクロ波源152からの好適な電力レ
ベルを使用することで、半導体ウエハ52上の凝縮され
た液体膜層の表面における温度は非常に短期間であるが
摂氏数百度にまで達し得る。
【0037】本発明のこの好適実施例は、材料層の堆積
に関する好適実施例と同様な特長を有する。要するに、
大電力パルス化マイクロ波源152が半導体ウエハ52
の全表面を覆う凝縮膜を急速に加熱するということであ
る。1つの既知の洗浄方法は半導体ウエハ52の表面を
パルス化されたレーザで走査するものである。この技術
は、しかし、レーザによってウエハ表面を走査すること
を必要とする。しかし、走査を行うことは局所的な応力
を生成し、本好適実施例ではそれは回避されている。更
に、好適実施例では半導体ウエハ52上の凝縮膜の表面
部分のみを一様に加熱する事ができる。半導体ウエハ5
2の表面から微粒子を除去するためにパルス化レーザを
使用することに付随する別の1つの問題は、プロセスの
スループットがかなり小さくなるということである。更
に、レーザで誘起される爆発的な蒸発の中断期間にデバ
イス層へ損傷が入り込む可能性もある。
【0038】他方、マイクロ波源152はこれらの制約
を克服し、またエキシマレーザよりもずっと安価であ
る。凝縮膜を形成するために使用される材料には、水、
アルコール、溶剤、HCl、HF、及び酸等が含まれ
る。好適実施例では、一例として150mmのウエハを
覆って、平方センチメートル当たり約570ワットのピ
ーク電力密度が与えられる。パルスの周波数、温度、そ
して反応室圧力は、しかし、マイクロ波源が中断してい
る間に十分なガス凝縮を引き起こすことができる値に設
定されるべきである。
【0039】本発明の好適実施例は、単独の単一ウエハ
製造型の反応炉、または真空内統合式の多反応室集合型
の反応炉のいずれにおいても前処理または後処理の微粒
子除去のために使用できる。多反応室集合型のプラット
フォームにおいては、複数の処理モジュールが同じウエ
ハハンドリング及びロードロック室を共用している。多
反応室集合型の反応炉の処理モジュールは各種のエッチ
ングあるいは堆積処理をサポートする。どのような場合
でも、全体平坦化材料層堆積作用及び基板洗浄作用のい
ずれの形態においても本好適実施例は凝縮状態の処理環
境中で利用できる。従って、前処理用の反応室中での微
粒子除去は半導体デバイスの収率に対して重要な影響を
及ぼすことができる。よい例は高性能のゲート絶縁体の
形成である。
【0040】要約すると、本発明の好適実施例は、凝縮
状態の処理雰囲気において半導体ウエハ上での平坦化材
料層堆積及び表面洗浄機能を提供する。平坦化材料層堆
積に関して、好適実施例はまず、半導体デバイスを予め
定められた温度まで冷却し、次に凝縮可能な反応蒸気か
ら半導体デバイス上へ液体膜を凝縮させる。次に、本方
法及びシステムは処理エネルギー源を用いて半導体デバ
イス上の膜を反応的に固化させる。これらの凝縮及び固
化の工程によって、半導体ウエハ上における液体材料層
の成長が繰り返され、半導体ウエハ表面上に全体的な平
坦化材料層が徐々に形成される。
【0041】同一反応室中での基板洗浄に関しては、半
導体デバイス上の膜の固化の代わりに、好適実施例は凝
縮液体膜を大電力パルス化マイクロ波源に曝し、それに
よって凝縮膜の急速な蒸発を発生させる。この急速な蒸
発のために、凝縮膜中にある微粒子及び半導体デバイス
表面に付着している微粒子の両方がデバイスから除去さ
れる。急速な蒸発に伴う浚渫作用によって半導体基板か
ら微粒子が洗浄される。
【0042】好適実施例の全体的な平坦化層の堆積作用
は半導体デバイス製造において重要な用途を有する。好
適実施例の基板洗浄作用は半導体ウエハ製造の本質的に
すべての分野に数々の用途を有する。
【0043】本発明はここに取り上げた特定の実施例に
関連して説明してきたが、この説明は限定的な意図のも
のではない。本発明のその他の実施例と共に、ここに開
示する実施例の各種の修正が上の説明を参照することに
よって当業者には明かであろう。従って、本発明の特許
請求の範囲はそのような本発明の範囲に含まれるすべて
の修正を包含するものと解釈されるべきである。
【0044】以上の説明に関して更に以下の項を開示す
る。 (1)半導体ウエハ上に全体的に平坦な材料層を形成す
るための方法であって:前記半導体ウエハを予め定めら
れた温度に冷却すること、凝縮可能なプロセス蒸気から
前記半導体ウエハ表面上へ液体膜を凝縮させること、処
理エネルギー源を用いて前記半導体ウエハ上の前記膜の
一部を反応的に固化させること、前記凝縮及び前記反応
性固化の工程を繰り返して、前記半導体ウエハ上へ全体
的に平坦な材料層を徐々に形成すること、の工程を含む
方法。
【0045】(2)第1項記載の方法であって、更に、
制御された凝縮液体膜成長サイクルとそれに続くプラズ
マ及び/またはマイクロ波エネルギーのパルス処理によ
る励起工程を含む方法。
【0046】(3)第1項記載の方法であって、更に全
体的に平坦な誘電体層を形成する工程を含む方法。
【0047】(4)第3項記載の方法であって、前記方
法がTEOS及び酸素の処理雰囲気中で実行される方
法。
【0048】(5)第1項記載の方法であって、前記方
法がシラン及び酸素の処理雰囲気中で実行される方法。
【0049】(6)第1項記載の方法であって、更に前
記固化された平坦な材料層をアニールする工程を含む方
法。
【0050】(7)第1項記載の方法であって、前記処
理エネルギー源がパルス化されたプラズマエネルギー源
を含んでいる方法。
【0051】(8)第1項記載の方法であって、前記エ
ネルギー源がパルス化された大電力マイクロ波源を含ん
でいる方法。
【0052】(9)第1項記載の方法であって、前記処
理エネルギー源がパルス化された光エネルギー源を含ん
でいる方法。
【0053】(10)第1項記載の方法であって、前記
方法が自動化された真空処理装置中で実行される方法。
【0054】(11)半導体基板上に満足し得る程度に
平坦化された複数の材料層を形成するための方法であっ
て: a)各層に対して、半導体ウエハを予め定められた温度
に冷却すること、b)凝縮可能なプロセス蒸気から前記
半導体ウエハ表面上へ液体膜を凝縮させること、c)処
理エネルギー源を使用して、前記半導体ウエハ表面上の
前記膜の一部を反応的に固化させること、d)前記凝縮
及び前記反応性固化の工程を繰り返すことによって、各
層に関して前記半導体ウエハ上へ平坦な材料層を徐々に
形成すること、全体的に平坦な材料層を覆って、平坦で
ない表面形状を有する付加的な複数のデバイス層を取り
付けること、平坦でない表面形状を有する各々の構造の
形成の後に、前記工程の(a)から(d)を繰り返して
実行すること、の工程を含む方法。
【0055】(12)半導体ウエハ上に全体的に平坦な
材料層を形成するための装置であって;前記半導体ウエ
ハを予め定められた温度に冷却するためのチラー、前記
半導体ウエハ上へ凝縮するプロセスガス、前記半導体ウ
エハ上の前記凝縮膜の一部を反応的に固化させるための
処理エネルギー源、前記チラー、前記プロセスガス、及
び前記処理エネルギー源を使用して、前記半導体ウエハ
上に全体的に平坦化された材料層を徐々に形成させるた
めの回路、を含む装置。
【0056】(13)第12項記載の装置であって、前
記プロセスガスが平坦化された酸化物を堆積させるため
のTEOSを含んでいる装置。
【0057】(14)第12項記載の装置であって、前
記プロセスガスが平坦化された酸化物を堆積させるため
のシランを含んでいる装置。
【0058】(15)第12項記載の装置であって、前
記エネルギー源がパルス状のプラズマエネルギー源を含
んでいる装置。
【0059】(16)第15項記載の装置であって、前
記プラズマが酸素プラズマを含んでいる装置。
【0060】(17)第15項記載の装置であって、前
記処理エネルギー源が選択的なウエハ表面加熱を行うた
めの大電力パルス化マイクロ波源を含んでいる装置。
【0061】(18)第12項記載の装置であって、前
記処理エネルギー源が反応性の表面固化反応を励起する
ための光子源を含んでいる装置。
【0062】(19)第12項記載の装置であって、更
に半導体デバイスを冷却するための高周波チャックを含
む装置。
【0063】(20)第12項記載の装置であって、更
にウエハ表面の予め定められた面を選択的に加熱するた
めのパルス化されたレーザ源を含む方法。
【0064】(21)本方法及びシステムは半導体ウエ
ハ(32)上に全体的に平坦な材料層(44)を形成す
る。本方法及びシステムは、適当な凝縮可能なプロセス
蒸気から全体的に平坦な材料層(44)を生成するため
に複数の液体膜(38、40、42)を凝縮させるよう
に半導体ウエハ(32)を予め定められた温度に冷却す
るためのチラー(56)とチャック(58)を含んでい
る。少なくとも1つの処理エネルギー源(72及び7
4)が前記半導体ウエハ(32)上の液体膜を反応的に
固化させる。前記処理エネルギー源は、リモートプラズ
マ源、高周波プラズマ源、あるいは光子源を含むことが
できる。材料層を凝縮及び固化させるための工程と装置
とによって、半導体ウエハ表面上に全体的に平坦な層が
徐々に形成される。
【0065】
【注意】米国政府は本発明に関して支払済み(ペイドア
ップ)のライセンスを有し、制限を設けた上で、プログ
ラム名MMSTにおいて米国空軍が提携している契約条
項において示されているような妥当な条件のもとで第三
者に対してライセンスを供与することを本特許の所有者
に対して要求する権利を有する。
【図面の簡単な説明】
【図1】好適実施例のプロセスガス雰囲気の代表的な凝
縮特性を蒸気圧力と温度の関数として示すグラフ図。
【図2】本発明が液媒体と一緒に採用している表面張力
現象を示す図。
【図3】好適実施例を用いた、半導体デバイス上におけ
る凝縮と平坦化が徐々に進行する堆積層の形成過程を示
す図。
【図4】好適実施例の重要な要素を強調して示した、簡
略化された製造反応炉の反応室。
【図5】平坦化された酸化物堆積を行うために好適実施
例を利用した実施例における時間図。
【図6】好適実施例を更に改善する別の時間図。
【図7】パルス化された高エネルギー電力源を使用し
た、本発明の更に別の実施例を示す図。
【図8】同一反応室中での半導体ウエハ洗浄及び微粒子
除去処理のために好適実施例を使用した例を示す図。
【符号の説明】
10 境界線 12 境界線上の点 14,16,18,20 点 22 液媒体 24,26 剛体壁 30 湾曲点 32 半導体デバイス 34 基板材料 36 表面形状 38,40,42 層 44 平坦化層 50 処理環境 52 半導体ウエハ 54 反応室 56 冷却装置 58 高周波チャック 60 マイクロ波プラズマキャビティ 62 シャワーヘッド経路 64 金属板 66 チャック保持装置 68 チャック入口 70 チャック出口 72,74 リード線 76 熱電対接続 78 シャワーヘッドアセンブリ 80 シャワーヘッド 82,84 ピン 86 反応室壁 88,90 接合部 92 反応炉壁 94,96 接合部 100 温度曲線 102 シランまたはTEOS流量曲線 103 プラズマまたはマイクロ波エネルギー曲線 104 酸素ガス流量曲線 106 ウエハ温度レベル 108 流量レベル 110 エネルギーレベル 112 流量レベル 114 流量レベル 116 エネルギーレベル 120 遠紫外またはエキシマレーザを使用した場合 122 処理雰囲気の圧力変化曲線 124 圧力レベル 126 遠紫外またはエキシマレーザを使用した場合の
レベル 128 中間圧力レベル 130 レーザレベル 132 エネルギーレベル 150 冷却チャック 152 パルス化マイクロ波源 154 微粒子 156 凝縮膜 160 ガスの分圧曲線 162 マイクロ波源の動作曲線 164 分圧レベル

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハ上に全体的に平坦な材料層
    を形成するための方法であって:前記半導体ウエハを予
    め定められた温度に冷却すること、 凝縮可能なプロセス蒸気から前記半導体ウエハ表面上へ
    液体膜を凝縮させること、 処理エネルギー源を用いて前記半導体ウエハ上の前記膜
    の一部を反応的に固化させること、 前記凝縮及び前記反応性固化の工程を繰り返して、前記
    半導体ウエハ上へ全体的に平坦な材料層を徐々に形成す
    ること、 の工程を含む方法。
  2. 【請求項2】 半導体ウエハ上に全体的に平坦な材料層
    を形成するための装置であって;前記半導体ウエハを予
    め定められた温度に冷却するためのチラー、 前記半導体ウエハ上へ凝縮するプロセスガス、 前記半導体ウエハ上の前記凝縮膜の一部を反応的に固化
    させるための処理エネルギー源、 前記チラー、前記プロセスガス、及び前記処理エネルギ
    ー源を使用して、前記半導体ウエハ上に全体的に平坦化
    された材料層を徐々に形成させるための回路、を含む装
    置。
JP5159634A 1992-06-30 1993-06-29 凝縮状態を利用した平坦化材料層形成方法 Pending JPH0677126A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/906,981 US5504040A (en) 1992-06-30 1992-06-30 Planarized material layer deposition using condensed-phase processing
US906981 2001-07-17

Publications (1)

Publication Number Publication Date
JPH0677126A true JPH0677126A (ja) 1994-03-18

Family

ID=25423343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5159634A Pending JPH0677126A (ja) 1992-06-30 1993-06-29 凝縮状態を利用した平坦化材料層形成方法

Country Status (2)

Country Link
US (1) US5504040A (ja)
JP (1) JPH0677126A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048799A (en) * 1987-02-27 2000-04-11 Lucent Technologies Inc. Device fabrication involving surface planarization
KR0134108B1 (ko) * 1994-06-30 1998-04-20 김주용 반도체 소자의 제조방법
US6107152A (en) * 1998-02-20 2000-08-22 Micron Technology, Inc. Method of forming tungsten nitride comprising layers using NF3 as a nitrogen source gas
US6197706B1 (en) * 2000-06-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Low temperature method to form low k dielectric
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
DE10216786C5 (de) * 2002-04-15 2009-10-15 Ers Electronic Gmbh Verfahren und Vorrichtung zur Konditionierung von Halbleiterwafern und/oder Hybriden
US7011890B2 (en) * 2003-03-03 2006-03-14 Applied Materials Inc. Modulated/composited CVD low-k films with improved mechanical and electrical properties for nanoelectronic devices
US7067437B2 (en) 2003-09-12 2006-06-27 International Business Machines Corporation Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
JP6843089B2 (ja) * 2018-04-09 2021-03-17 東京エレクトロン株式会社 結露防止方法および処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01296611A (ja) * 1988-05-25 1989-11-30 Canon Inc 半導体薄膜堆積法

Also Published As

Publication number Publication date
US5504040A (en) 1996-04-02

Similar Documents

Publication Publication Date Title
US5261965A (en) Semiconductor wafer cleaning using condensed-phase processing
US4938839A (en) Method of removing photoresist on a semiconductor wafer
EP1420438A2 (en) Method and apparatus for etching a deep trench
KR20040105567A (ko) 유기층 제거 방법 및 장치
KR102616691B1 (ko) 챔버 부품들을 제조하기 위한 방법
EP1843972B1 (en) Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers
JPH0677126A (ja) 凝縮状態を利用した平坦化材料層形成方法
US4844774A (en) Phototreating method and apparatus therefor
EP0749148B1 (en) Plasma processing apparatus
US6265138B1 (en) Process and apparatus for oblique beam revolution, for the effective laser stripping of sidewalls
US20020069966A1 (en) Scanning plasma reactor
CN101300667A (zh) 蚀刻方法以及蚀刻装置
KR100514396B1 (ko) 레이저를 이용한 반도체 기판 처리 시스템 및 방법
JP2000012521A (ja) プラズマアッシング方法
JPS60216549A (ja) 半導体装置の製造方法
Auvert et al. A repair machine for VLSI using laser induced micro-chemistry
JP2019219561A (ja) マイクロレンズの製造方法およびプラズマ処理装置
JPH0375373A (ja) プラズマ処理装置の清浄化方法
JP2667930B2 (ja) 微細加工方法及び装置
CN121647060A (zh) 基片处理装置和清洁方法
JPH02170524A (ja) 半導体装置の製造方法
KR100195202B1 (ko) 샐로우 트렌치 소자분리방법
CN119816786A (zh) 基板处理方法及基板处理系统
JPH0793284B2 (ja) 半導体素子の作製方法
JPH08186091A (ja) プラズマエッチング方法