JPH0677399A - 双方向半導体スイッチ - Google Patents
双方向半導体スイッチInfo
- Publication number
- JPH0677399A JPH0677399A JP14489293A JP14489293A JPH0677399A JP H0677399 A JPH0677399 A JP H0677399A JP 14489293 A JP14489293 A JP 14489293A JP 14489293 A JP14489293 A JP 14489293A JP H0677399 A JPH0677399 A JP H0677399A
- Authority
- JP
- Japan
- Prior art keywords
- main
- terminal
- electrode
- control
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Power Conversion In General (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】単純化され、安い製造コストと簡単な冷却を可
能にする双方向半導体スイッチを得ること。 【構成】オン、オフのスイッチが可能な双方向半導体ス
イッチにおいて、主端子（１、２）と制御端子（３、
４）を形成するプリントされた導体がベース板（９）に
設けられている。オン、オフのスイッチが可能な少なく
とも２つの逆ブロッキングする半導体素子（５ａ−ｈ）
が主端子（１、２）を形成するプリントされた導体に適
用されている。半導体素子（５ａ−ｈ）の制御電極（８
ａ−ｈ）と第２の主電極（７ａ−ｈ）は、半導体スイッ
チが所望の双方向スイッチング機能を有するように相互
接続される。
能にする双方向半導体スイッチを得ること。 【構成】オン、オフのスイッチが可能な双方向半導体ス
イッチにおいて、主端子（１、２）と制御端子（３、
４）を形成するプリントされた導体がベース板（９）に
設けられている。オン、オフのスイッチが可能な少なく
とも２つの逆ブロッキングする半導体素子（５ａ−ｈ）
が主端子（１、２）を形成するプリントされた導体に適
用されている。半導体素子（５ａ−ｈ）の制御電極（８
ａ−ｈ）と第２の主電極（７ａ−ｈ）は、半導体スイッ
チが所望の双方向スイッチング機能を有するように相互
接続される。
Description
【０００１】
【産業上の利用分野】本発明は、パワーエレクトロニク
スの分野に関する。特に本発明は、ａ）第１の主端子、
第２の主端子及び２つの制御端子、ｂ）オン、オフの切
り換え可能であり、２つの主面を有する半導体基板と前
記主面間に複数の異なってドープされたシリコン層を有
する半導体素子、およびｃ）前記第１の主面は第１の主
電極を有し、第２の主面は第２の主電極と制御電極を有
している双方向性半導体スイッチに関する。
スの分野に関する。特に本発明は、ａ）第１の主端子、
第２の主端子及び２つの制御端子、ｂ）オン、オフの切
り換え可能であり、２つの主面を有する半導体基板と前
記主面間に複数の異なってドープされたシリコン層を有
する半導体素子、およびｃ）前記第１の主面は第１の主
電極を有し、第２の主面は第２の主電極と制御電極を有
している双方向性半導体スイッチに関する。
【０００２】
【従来技術】この種の双方向半導体スイッチはドイツ公
開公報ＤＥ4,011,509 に記載されている。近年、最新の
コンバータのコンセプトは工業的なデバイス（この関係
においては、例えば、T.A. Lipo, IEEE Transaction on
power Electronics, Vol. 13, No. 2, April 1988, pa
ges 105-117 参照）のパワーエレクトロニクスの分野に
おいて発表されている。しかしながら、これらのコンバ
ータ回路（例えば、Lipoによる論文に述べられているマ
トリックスコンバータ）の実現は双方向性導通及び阻止
能力を有する素子を必要とする。双方向においてオン、
オフのスイッチが可能であるこの素子の応用は他に必要
なフリーホイールリングダイオードを省き、保護素子を
不要にすることを可能にする。
開公報ＤＥ4,011,509 に記載されている。近年、最新の
コンバータのコンセプトは工業的なデバイス（この関係
においては、例えば、T.A. Lipo, IEEE Transaction on
power Electronics, Vol. 13, No. 2, April 1988, pa
ges 105-117 参照）のパワーエレクトロニクスの分野に
おいて発表されている。しかしながら、これらのコンバ
ータ回路（例えば、Lipoによる論文に述べられているマ
トリックスコンバータ）の実現は双方向性導通及び阻止
能力を有する素子を必要とする。双方向においてオン、
オフのスイッチが可能であるこの素子の応用は他に必要
なフリーホイールリングダイオードを省き、保護素子を
不要にすることを可能にする。
【０００３】スイス特許（CH 1491/89-8) において、双
方向スイッチング機能は前後に制御電極を有する部品に
よって達成される。これはバイラテラルなＭＯＳ制御型
短絡回路を有するサイリスタであり、双方向の阻止能力
と導通を保証している。しかしながら、両側に制御電極
を有する素子は製造工程において高度の要求が出される
ばかりか、冷却とハウジングへ組立部品を集積化するこ
とには問題がある。従って、このような素子は非常に高
価でもある。
方向スイッチング機能は前後に制御電極を有する部品に
よって達成される。これはバイラテラルなＭＯＳ制御型
短絡回路を有するサイリスタであり、双方向の阻止能力
と導通を保証している。しかしながら、両側に制御電極
を有する素子は製造工程において高度の要求が出される
ばかりか、冷却とハウジングへ組立部品を集積化するこ
とには問題がある。従って、このような素子は非常に高
価でもある。
【０００４】
【発明の概要】従って、本発明の第１の目的は、従来技
術と対比して、単純化され、安い製造コストと簡単な冷
却によって区別される新規な双方向半導体スイッチを提
供することである。この目的は、特許請求の範囲の請求
項１の特徴によって達成される。
術と対比して、単純化され、安い製造コストと簡単な冷
却によって区別される新規な双方向半導体スイッチを提
供することである。この目的は、特許請求の範囲の請求
項１の特徴によって達成される。
【０００５】特に、本発明の本質は、双方向スイッチン
グ機能がハイブリッド形状で実現される点にある。この
目的のために、オンオフのスイッチが可能な少なくとも
２つの逆導通半導体素子がそれらの第１の主面すなわち
主電極によりプリントされた導体に着けられる。半導体
素子の制御電極すなわち第２の主電極は制御端子すなわ
ち主端子に半導体スイッチが双方向スイッチング機能を
有するように相互接続される。
グ機能がハイブリッド形状で実現される点にある。この
目的のために、オンオフのスイッチが可能な少なくとも
２つの逆導通半導体素子がそれらの第１の主面すなわち
主電極によりプリントされた導体に着けられる。半導体
素子の制御電極すなわち第２の主電極は制御端子すなわ
ち主端子に半導体スイッチが双方向スイッチング機能を
有するように相互接続される。
【０００６】本発明の好ましい実施例が請求項２以下に
開示される。本発明による設計上の利点は現在知られて
いる素子を用いることが可能なことである。従って、こ
のスイッチは実現が容易であり、安いコストで製造で
き、また冷却技術ついての切迫した要求を殆ど有してい
ない。本発明によるスイッチは一面上にのみ制御電極を
有しているので、冷却は実質的に非常に簡単に行われる
ことができ、また半導体スイッチはハウジングに対する
困難性もなく集積化することができる。全体として、こ
れらの利点は双方向スイッチの信頼性を増大するのに寄
与している。
開示される。本発明による設計上の利点は現在知られて
いる素子を用いることが可能なことである。従って、こ
のスイッチは実現が容易であり、安いコストで製造で
き、また冷却技術ついての切迫した要求を殆ど有してい
ない。本発明によるスイッチは一面上にのみ制御電極を
有しているので、冷却は実質的に非常に簡単に行われる
ことができ、また半導体スイッチはハウジングに対する
困難性もなく集積化することができる。全体として、こ
れらの利点は双方向スイッチの信頼性を増大するのに寄
与している。
【０００７】
【実施例】さて、図面を参照すると、ここで同じ参照番
号は同一あるいは対応する部分を示しているが、図１は
本発明による双方向半導体スイッチの上面を示す。この
スイッチは２つの主端子（１、２）を通してスイッチさ
れるべき電流が流れる端子、および２つの制御端子
（３、４）と幾つかの半導体素子（５ａ−５ｈ）を有し
ている。半導体素子（５ａ−５ｈ）は幾つかの異なって
ドープされたシリコン層から成っている。これらの層は
第１の主面と第２の主面（６ａ−ｈ）により境界をつけ
られている。第１の主面は第１の主電極（一般的には、
アノード）を有し、第２の主面（６ａ−ｈ）は第２の主
電極（一般的には、カソード）と制御電極（８ａ−ｈ）
を有している。半導体素子（５ａ−５ｈ）は制御電極
（８ａ−ｈ）を介してオン、オフスイッチすることがで
きる逆阻止半導体スイッチであり、好ましくはＭＯＳ制
御構造、例えばＭＣＴ、ＩＧＢＴあるいはＭＯＳＦＥＴ
を有している。
号は同一あるいは対応する部分を示しているが、図１は
本発明による双方向半導体スイッチの上面を示す。この
スイッチは２つの主端子（１、２）を通してスイッチさ
れるべき電流が流れる端子、および２つの制御端子
（３、４）と幾つかの半導体素子（５ａ−５ｈ）を有し
ている。半導体素子（５ａ−５ｈ）は幾つかの異なって
ドープされたシリコン層から成っている。これらの層は
第１の主面と第２の主面（６ａ−ｈ）により境界をつけ
られている。第１の主面は第１の主電極（一般的には、
アノード）を有し、第２の主面（６ａ−ｈ）は第２の主
電極（一般的には、カソード）と制御電極（８ａ−ｈ）
を有している。半導体素子（５ａ−５ｈ）は制御電極
（８ａ−ｈ）を介してオン、オフスイッチすることがで
きる逆阻止半導体スイッチであり、好ましくはＭＯＳ制
御構造、例えばＭＣＴ、ＩＧＢＴあるいはＭＯＳＦＥＴ
を有している。
【０００８】プリントされた導体は、それらの導体が上
述の主端子（１、２）と制御電極（３、４）を形成する
ように、好ましくはＤＣＢセラミックから成るベース板
９に設けられる。プリントされた導体を設けるために、
ＤＣＢセラミックを扱う通常の方法が用いられる。主端
子（１、２）のプリントされた導体は、例えばその内部
リムが広い２つの連結しているＵ字状の導体によって形
成される。第１あるいは第２の制御端子は外部の薄いリ
ムに平行に延びている。
述の主端子（１、２）と制御電極（３、４）を形成する
ように、好ましくはＤＣＢセラミックから成るベース板
９に設けられる。プリントされた導体を設けるために、
ＤＣＢセラミックを扱う通常の方法が用いられる。主端
子（１、２）のプリントされた導体は、例えばその内部
リムが広い２つの連結しているＵ字状の導体によって形
成される。第１あるいは第２の制御端子は外部の薄いリ
ムに平行に延びている。
【０００９】少なくとも２つの半導体素子（５ａ、５
ｅ）は、第１の主電極が第１の主端子（１）あるいは第
２の主端子（２）に電気的に接続されるように、それら
の第１の主面を有するベース板に設けられる。第２の主
電極（７ａ、７ｅ）は、主端子（１、２）に、また制御
電極（８ａ、８ｅ）は制御電極（３、４）に、これによ
り生ずる半導体スイッチが双方向スイッチ機能を有する
ように、相互接続される。
ｅ）は、第１の主電極が第１の主端子（１）あるいは第
２の主端子（２）に電気的に接続されるように、それら
の第１の主面を有するベース板に設けられる。第２の主
電極（７ａ、７ｅ）は、主端子（１、２）に、また制御
電極（８ａ、８ｅ）は制御電極（３、４）に、これによ
り生ずる半導体スイッチが双方向スイッチ機能を有する
ように、相互接続される。
【００１０】双方向スイッチ機能を得るために、半導体
素子（５ｅ）の第１の主電極は第１の主端子（１）に接
続され、その第２の主電極（７ｅ）は第２の主端子２に
接続される。同じ半導体素子（５ｅ）の制御電極（８
ｅ）は第１の制御端子３に接続される。半導体素子（５
ａ）の第１の主電極は第２の主端子（２）に接続され、
その第２の主電極（７ａ）は第１の主端子（１）に接続
される。また同じ半導体素子（５ａ）の制御電極（８
ａ）は第２の制御端子（４）に接続される。ワイヤボン
ディング技術あるいはフォイルクリップ技術が接続技術
として用いられるのが好ましい。しかしながら、本発明
はこれらの２つの技術に限定されないことは勿論であ
り、このような半導体スイッチのハイブリッドを実現す
るために適当である如何なる接続技術を用いることも可
能である。
素子（５ｅ）の第１の主電極は第１の主端子（１）に接
続され、その第２の主電極（７ｅ）は第２の主端子２に
接続される。同じ半導体素子（５ｅ）の制御電極（８
ｅ）は第１の制御端子３に接続される。半導体素子（５
ａ）の第１の主電極は第２の主端子（２）に接続され、
その第２の主電極（７ａ）は第１の主端子（１）に接続
される。また同じ半導体素子（５ａ）の制御電極（８
ａ）は第２の制御端子（４）に接続される。ワイヤボン
ディング技術あるいはフォイルクリップ技術が接続技術
として用いられるのが好ましい。しかしながら、本発明
はこれらの２つの技術に限定されないことは勿論であ
り、このような半導体スイッチのハイブリッドを実現す
るために適当である如何なる接続技術を用いることも可
能である。
【００１１】本発明による半導体スイッチの機能は、典
型的な例を参照して以下に説明される。半導体素子は一
方向においてのみ電流を導通し、またオン、オフでスイ
ッチすることができる電流弁を表している。第１の状態
において、電流は第１の主端子（１）から第２の主端子
（２）に流れるとする。この目的のために、半導体素子
（５ｅ）は第１の制御端子（３）において対応する制御
信号によりオンスイッチされ、それにより導通状態にな
る。半導体（５ａ）は第２の制御端子（４）において対
応する制御信号によりオフスイッチされ、すなわち結局
半導体素子は逆ブロックキングしているので、オフスイ
ッチを持続する。この状態において、電流は第１の主端
子（１）から半導体素子（５ｅ）の第１の主電極を介し
て第２の主電極（７ｅ）に、且つそこからワイヤボンド
されたワイヤを介して第２の主端子（２）に流れる。第
２の半導体素子（５ａ）はブロキング効果を有している
ので、第１の主端子（１）−半導体素子（５ａ）の第１
の主電極−第２の主電極（７ａ）−ワイヤポンドされた
ワイヤ−第２の主端子（２）の電流路はブロックされ
る。
型的な例を参照して以下に説明される。半導体素子は一
方向においてのみ電流を導通し、またオン、オフでスイ
ッチすることができる電流弁を表している。第１の状態
において、電流は第１の主端子（１）から第２の主端子
（２）に流れるとする。この目的のために、半導体素子
（５ｅ）は第１の制御端子（３）において対応する制御
信号によりオンスイッチされ、それにより導通状態にな
る。半導体（５ａ）は第２の制御端子（４）において対
応する制御信号によりオフスイッチされ、すなわち結局
半導体素子は逆ブロックキングしているので、オフスイ
ッチを持続する。この状態において、電流は第１の主端
子（１）から半導体素子（５ｅ）の第１の主電極を介し
て第２の主電極（７ｅ）に、且つそこからワイヤボンド
されたワイヤを介して第２の主端子（２）に流れる。第
２の半導体素子（５ａ）はブロキング効果を有している
ので、第１の主端子（１）−半導体素子（５ａ）の第１
の主電極−第２の主電極（７ａ）−ワイヤポンドされた
ワイヤ−第２の主端子（２）の電流路はブロックされ
る。
【００１２】電流が第２の主端子（２）から第１の主端
子（１）に流れる場合については、半導体素子（５ａ）
は導通スイッチの働きをしており、半導体素子（５ｅ）
はブロッキングスイッチの働きをしている。制御信号は
それにしたがって印加される。電流が全く流れない場合
については、二つの半導体素子（５ａ、５ｅ）は対応す
る制御信号によりオフスイッチされる。その結果、二つ
の電流路はブロックされ、電流は流れない。
子（１）に流れる場合については、半導体素子（５ａ）
は導通スイッチの働きをしており、半導体素子（５ｅ）
はブロッキングスイッチの働きをしている。制御信号は
それにしたがって印加される。電流が全く流れない場合
については、二つの半導体素子（５ａ、５ｅ）は対応す
る制御信号によりオフスイッチされる。その結果、二つ
の電流路はブロックされ、電流は流れない。
【００１３】単純化するために、これまで二つの半導体
素子（５ａ、５ｅ）のみについて述べた。しかしなが
ら、８素子の例である図１に示されているように並列に
複数の半導体素子を用いることが推奨される。この目的
のために、上述の機能をもつ態様において、半導体素子
（５ａ）は素子群（５ａ−ｇ）により、また半導体素子
（５ｅ）は素子群（５ｅ−ｈ）によりそれぞれ置き換え
られる。しかしながら、素子の数には限界がない。
素子（５ａ、５ｅ）のみについて述べた。しかしなが
ら、８素子の例である図１に示されているように並列に
複数の半導体素子を用いることが推奨される。この目的
のために、上述の機能をもつ態様において、半導体素子
（５ａ）は素子群（５ａ−ｇ）により、また半導体素子
（５ｅ）は素子群（５ｅ−ｈ）によりそれぞれ置き換え
られる。しかしながら、素子の数には限界がない。
【００１４】図２は、ｘ−ｘ線に沿った半導体スイッチ
の断面を示し、半導体素子（５ａ−ｈ）がどのようにプ
リントされた導体に適用されるかを表している。半導体
素子（５ａ，５ｅ）は、プリントされた導体（２あるい
は１）に着けられたコンタクト板（１１ａ，１１ｅ）に
着けられている。コンタクト板（１１ａ，１１ｅ）は半
導体素子の第１の主電極に電気的に接続されている。半
導体素子（５ａあるいは５ｅ）の第１の主面のプリント
された導体（１あるいは２）からの距離は、その素子が
ブロックしている場合プリントされた導体と半導体素子
間に印加された電圧による破壊が起こらないように選ら
ばれる。ベース板はＤＣＢセラミックから成っているの
で、その下面上に銅層（１０）を有している。
の断面を示し、半導体素子（５ａ−ｈ）がどのようにプ
リントされた導体に適用されるかを表している。半導体
素子（５ａ，５ｅ）は、プリントされた導体（２あるい
は１）に着けられたコンタクト板（１１ａ，１１ｅ）に
着けられている。コンタクト板（１１ａ，１１ｅ）は半
導体素子の第１の主電極に電気的に接続されている。半
導体素子（５ａあるいは５ｅ）の第１の主面のプリント
された導体（１あるいは２）からの距離は、その素子が
ブロックしている場合プリントされた導体と半導体素子
間に印加された電圧による破壊が起こらないように選ら
ばれる。ベース板はＤＣＢセラミックから成っているの
で、その下面上に銅層（１０）を有している。
【００１５】従って、全体として本発明は商業的に利用
できる素子から構成される双方向半導体素子を提供し、
特に簡単に実現でき、効果的で簡単な冷却と簡単な接続
技術により、高い信頼性を有し、且つ安いコストで製造
することができるものである。本発明の種々の変形と変
更が上述の教示に基づいて可能であることは明らかであ
る。したがって、本発明の特許請求の範囲に記載された
範囲内において、本発明はここに特に述べられた以外に
も実行できることを理解すべきである。
できる素子から構成される双方向半導体素子を提供し、
特に簡単に実現でき、効果的で簡単な冷却と簡単な接続
技術により、高い信頼性を有し、且つ安いコストで製造
することができるものである。本発明の種々の変形と変
更が上述の教示に基づいて可能であることは明らかであ
る。したがって、本発明の特許請求の範囲に記載された
範囲内において、本発明はここに特に述べられた以外に
も実行できることを理解すべきである。
【図１】本発明による双方向半導体スイッチの上面図で
ある。
ある。
【図２】ｘ−ｘ線に沿った本発明の双方向半導体スイッ
チの断面図である。
チの断面図である。
【記号の説明】１ 第１の主端子 ２ 第２の主端子 ３ 第１の制御端子 ４ 第２の制御端子 ５ａ−ｈ 半導体素子 ６ａ−ｈ 第２の主面 ７ａ−ｈ 第２の主電極 ８ａ−ｈ 制御電極 ９ ベース板 １０ 銅層 １１ コンタクト板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (8)
- 【請求項１】 ａ）第１の主端子、第２の主端子及び２
つの制御端子と、 ｂ）オン、オフのスイッチが可能であり、２つの主面を
有する半導体基板と前記主面間に複数の異なってドープ
されたシリコン層を有する半導体素子と、 ｃ）前記第１の主面は第１の主電極を有し、第２の主面
は第２の主電極と制御電極を有しているスイッチにおい
て、 ｄ）プリントされた導体が２つの主端子と２つの制御端
子を形成するように、幾つかのプリントされた導体がベ
ース板に設けられ、 ｅ）半導体素子は逆ブロッキングしており、 ｆ）少なくとも２つの半導体素子がそれらの第１の主面
によってベース板に設けられており、 ｇ）前記半導体素子の半分は第１の主電極が第１の主端
子に接続され、他の半分は第１の主電極が第２の主端子
に接続されており、且つ ｈ）第２の主電極は前記主端子と相互接続され、また制
御電極は前記制御端子と相互接続されて半導体スイッチ
は双方向スイッチチング機能を有することを特徴とする
双方向半導体スイッチ。 - 【請求項２】 ａ）第１の主電極が第１の主端子に接続
されている半導体素子の第２の主電極は第２の主端子に
接続され、また同じ半導体素子の制御電極は第１の制御
端子に接続され、且つ ｂ）第１の主電極が第２の主端子に接続されている半導
体素子の第２の主電極は第１の主端子に接続され、また
同じ半導体素子の制御電極は第２の制御端子に接続され
ていることを特徴とする請求項１に記載の双方向半導体
スイッチ。 - 【請求項３】 前記ベース板は直接銅がボンディングさ
れているセラミックから成っている請求項１または２に
記載の双方向半導体スイッチ。 - 【請求項４】 それぞれの主端子への第２の主電極の接
続、あるいはそれらの制御端子への制御電極の接続はワ
イヤボンディング技術によってなされることを特徴とす
る請求項３に記載の双方向半導体スイッチ。 - 【請求項５】 それぞれの主端子への第２の主電極の接
続、あるいはそれらの制御端子への制御電極の接続はフ
ォイルクリップ技術によってなされることを特徴とする
請求項３に記載の双方向半導体スイッチ。 - 【請求項６】 前記半導体素子とベース板間に半導体素
子が第１の主面により接続されているコンタクト板があ
り、前記コンタクト板はベース板上に部分的に接続され
ていることを特徴とする請求項１ないし５に記載の双方
向半導体スイッチ。 - 【請求項７】 半導体素子はＭＯＳ制御構造、特にＭＣ
Ｔ、ＩＧＢＴまたはＭＯＳＦＥＴ構造を有していること
を特徴とする請求項１ないし６に記載の双方向半導体ス
イッチ。 - 【請求項８】 ベース板はプラスチックに閉じ込められ
たハウジングに挿入され、前記第１と第２の主端子、お
よび制御端子が導き出されていることを特徴する請求項
１ないし７に記載の双方向半導体スイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4222973:1 | 1992-07-13 | ||
| DE19924222973 DE4222973A1 (de) | 1992-07-13 | 1992-07-13 | Bidirektionaler Halbleiterschalter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677399A true JPH0677399A (ja) | 1994-03-18 |
Family
ID=6463071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14489293A Pending JPH0677399A (ja) | 1992-07-13 | 1993-06-16 | 双方向半導体スイッチ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5311043A (ja) |
| EP (1) | EP0578991A1 (ja) |
| JP (1) | JPH0677399A (ja) |
| DE (1) | DE4222973A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7134343B2 (en) | 2003-07-25 | 2006-11-14 | Kabushiki Kaisha Toshiba | Opto-acoustoelectric device and methods for analyzing mechanical vibration and sound |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310558A (ja) * | 1993-04-20 | 1994-11-04 | Sanyo Electric Co Ltd | Ｉｃチップ |
| US5539254A (en) * | 1994-03-09 | 1996-07-23 | Delco Electronics Corp. | Substrate subassembly for a transistor switch module |
| DE19739381A1 (de) * | 1997-09-09 | 1999-03-11 | Asea Brown Boveri | Bidirektionales Leistungshalbleiterbauelement |
| US5895974A (en) * | 1998-04-06 | 1999-04-20 | Delco Electronics Corp. | Durable substrate subassembly for transistor switch module |
| US6127727A (en) * | 1998-04-06 | 2000-10-03 | Delco Electronics Corp. | Semiconductor substrate subassembly with alignment and stress relief features |
| WO2004107442A1 (de) * | 2003-05-27 | 2004-12-09 | Siemens Aktiengesellschaft | Bidirektionaler schalter und verwendung des schalters |
| JP4471967B2 (ja) * | 2006-12-28 | 2010-06-02 | 株式会社ルネサステクノロジ | 双方向スイッチモジュール |
| EP2725609B1 (en) * | 2011-06-27 | 2019-11-13 | Rohm Co., Ltd. | Semiconductor module |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE8203300U1 (de) * | 1982-06-24 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit Keramiksubstrat | |
| US3766634A (en) * | 1972-04-20 | 1973-10-23 | Gen Electric | Method of direct bonding metals to non-metallic substrates |
| US3994430A (en) * | 1975-07-30 | 1976-11-30 | General Electric Company | Direct bonding of metals to ceramics and metals |
| EP0064856B1 (en) * | 1981-05-12 | 1986-12-30 | LUCAS INDUSTRIES public limited company | A multi-phase bridge arrangement |
| DE3127456A1 (de) * | 1981-07-11 | 1983-02-03 | Brown, Boveri & Cie Ag, 6800 Mannheim | Stromrichteranordnung |
| DE3245762A1 (de) * | 1982-03-13 | 1983-09-22 | Brown, Boveri & Cie Ag, 6800 Mannheim | Halbleiterbauelement in modulbauweise |
| DE3521572A1 (de) * | 1985-06-15 | 1986-12-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul mit keramiksubstrat |
| DE8700978U1 (de) * | 1987-01-21 | 1987-03-05 | Siemens AG, 1000 Berlin und 8000 München | Halbleiteranordnung mit mindestens einem Halbleiterkörper |
| JPH0740790B2 (ja) * | 1987-02-23 | 1995-05-01 | 株式会社東芝 | 大電力パワ−モジユ−ル |
| IT1204522B (it) * | 1987-04-14 | 1989-03-03 | Sgs Microelettronica Spa | Circuito integrato monolitico di potenza in configurazione a semiponte,particolarmente per il pilotaggio di motori elettrici |
| IT1222152B (it) * | 1987-07-28 | 1990-09-05 | Sgs Microelettronica Spa | Dispositivo a piu' piastrine di materiale in contenitore di metallo e resina |
| US5036377A (en) * | 1988-08-03 | 1991-07-30 | Texas Instruments Incorporated | Triac array |
| DE3937045A1 (de) * | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
| US5043859A (en) * | 1989-12-21 | 1991-08-27 | General Electric Company | Half bridge device package, packaged devices and circuits |
| DE9017041U1 (de) * | 1990-12-18 | 1991-03-07 | Akyürek, Altan, Dipl.-Ing., 8560 Lauf | Halbleitermodul |
| US5170337A (en) * | 1992-01-29 | 1992-12-08 | General Electric Company | Low-inductance package for multiple paralleled devices operating at high frequency |
-
1992
- 1992-07-13 DE DE19924222973 patent/DE4222973A1/de not_active Withdrawn
-
1993
- 1993-05-28 US US08/068,175 patent/US5311043A/en not_active Expired - Fee Related
- 1993-06-16 JP JP14489293A patent/JPH0677399A/ja active Pending
- 1993-06-18 EP EP19930109752 patent/EP0578991A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7134343B2 (en) | 2003-07-25 | 2006-11-14 | Kabushiki Kaisha Toshiba | Opto-acoustoelectric device and methods for analyzing mechanical vibration and sound |
Also Published As
| Publication number | Publication date |
|---|---|
| US5311043A (en) | 1994-05-10 |
| DE4222973A1 (de) | 1994-01-20 |
| EP0578991A1 (de) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
| KR100430772B1 (ko) | 반도체장치 | |
| CN108933116B (zh) | 具有引线框的半导体封装 | |
| CN104380463B (zh) | 用于将多个功率晶体管安装在其上的衬底和功率半导体模块 | |
| US10290567B2 (en) | Transistor package with three-terminal clip | |
| CN113497010A (zh) | 用于电驱动装置的逆变器的半桥模块及逆变器 | |
| US7514777B2 (en) | Power semiconductor module | |
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| JPH0677399A (ja) | 双方向半導体スイッチ | |
| JP7628424B2 (ja) | 電子回路ユニット | |
| US11973065B2 (en) | Semiconductor arrangements | |
| US11749731B2 (en) | Semiconductor device | |
| US5115300A (en) | High-power semiconductor device | |
| US20250069967A1 (en) | Semiconductor device | |
| US6740902B2 (en) | Semiconductor package for series-connected diodes | |
| US11133303B2 (en) | Semiconductor device and semiconductor arrangement comprising semiconductor devices | |
| KR100983959B1 (ko) | 반도체 장치 | |
| CN112447612A (zh) | 多芯片封装 | |
| JPH11177021A (ja) | 半導体スイッチの電極構造 | |
| JP3644161B2 (ja) | パワー半導体モジュール | |
| JP2003243608A (ja) | 電力用モジュール | |
| JP7487411B2 (ja) | 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法 | |
| US20250391805A1 (en) | Semiconductor device | |
| CN110491848B (zh) | 半导体装置 | |
| JP2020038885A (ja) | 半導体装置 |