JPH067742B2

JPH067742B2 - Ｄｃ―ｄｃコンバータ

Info

Publication number: JPH067742B2
Application number: JP30296289A
Authority: JP
Inventors: 政樹塩谷; 増生花若
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1989-06-15
Filing date: 1989-11-21
Publication date: 1994-01-26
Anticipated expiration: 2009-01-26
Also published as: JPH0389848A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、ＤＣ−ＤＣコンバータの出力制御特性の改善
に関するものである。

＜従来の技術＞ＤＣ−ＤＣコンバータは変動する直流電圧を入力して様
々な負荷に対し一定の直流電圧を供給するものである。
電流共振形ＤＣ−ＤＣコンバータはスイッチングした電
流の変化をＬＣ共振を利用して滑かにする方式のもの
で、従来のスイッチング方式のものと比べ、ノイズとス
イッチング損失が小さいことが特長である。

第９図は従来の不連続モードの電流共振形ＤＣ−ＤＣコ
ンバータの全波形のものを示す構成ブロック図、第１０
図はその動作を示すタイムチャートである。ここで不連
続モードとは各スイッチング周期ごとに電流が流れない
期間をもつものをいう。安定化されていない入力電圧Ｖ
_ｉが入力端子２、３に加えられている。時刻ｔ＝０でMO
SFET４がオンになると（第１０図（Ａ）（Ｄ））、イン
ダクタンス６を流れる電流ｉ_Ｌは直線的に増加し（第１
０図（Ｂ））、還流用ダイオード８を流れる電流は直線
的に減少する。時刻ｔ＝Ｔ_１で電流ｉ_Ｌが出力電流Ｉ_０
に等しくなつたとき、還流用ダイオード８がオフとな
り、インダクタンス６、コンデンサ７により共振状態と
なり、正弦波状の共振電流ｉ_Ｌが流れる（第１０図
（Ｂ））。ここで第１０図（Ｂ）において、Ｚ_ｎはイン
ダクタンス６及びコンデンサ７からなる共振インピーダ
ンスである。時刻ｔ＝Ｔ_ｎで共振電流ｉ_Ｌが逆方向に流
れ始め、MOSFET４の寄生ダイオード５を介して電圧源１
への回生電流となる。この状態でMOSFET４をオフにする
と、時刻ｔ＝Ｔ２で逆方向に流れている共振電流ｉ_Ｌが
０になるとき共振状態が停止する。区間Ｔ_２≦ｔ≦Ｔ_３
で共振用コンデンサ７の電荷が出力側に放出され、コン
デンサ７の電圧Ｖ_Ｃは直線的に下降する（第１０図
（Ｃ））。ここで区間０≦ｔ≦Ｔ_２は共振電流ｉ_Ｌの正
弦波形の２π（１周期）の位相にほぼ対応している。コ
ンデンサ７の電圧Ｖ_Ｃが０になると還流用ダイオード８
が導通する。時刻Ｔ_３から次のスイッチング迄の区間で
はMOSFET４のドレイン・ソース間電圧はＶ_ds＝Ｖ_ｉであ
り、出力電流Ｉ_０は全て還流用ダイオード８を流れる。
インダクタンス９、コンデンサ１０からなる出力フィル
タにより平滑化された一定の出力電流Ｉ_０が出力端子１
１、１２を介して負荷１３に流れる。このような構成の
ＤＣ−ＤＣコンバータでは、負荷（Ｉ_０）の大きさが変
っても第１０図（Ｂ）における共振電流ｉ_Ｌが負荷電流
Ｉ_０分だけ上下にシフトして対応するので、原理的には
出力電圧の変化を生じない。入力電圧Ｖ_ｉの変動に対し
ては次式の入出力電圧比と周波数比の関係を利用して、
スイッチング周波数ｆ_Ｓにより出力電圧Ｖ_０を一定に制
御する。

出力電圧Ｖ_０／入力電圧Ｖ_ｉ＝スイッチング周波数ｆ_Ｓ／共振周波数ｆ_ｎ…(1) ＜発明が解決しようとする課題＞しかしながら上記の回路では、入力電圧Ｖ_ｉがｎ倍変化
すると、出力電圧Ｖ_０を一定に保つためにはスイッチン
グ周波数ｆ_Ｓをｎ倍変化させる必要がある。第１１図は
入力電圧Ｖ_ｉを変化させたときのMOSFET４のＶ_gs及びイ
ンダクタンス電流ｉ_Ｌの変化を無負荷（Ｉ_０＝０）の状
態について示すタイムチャートである。第１１図（Ａ）
と（Ｂ）を比較すると、入力電圧がＶ_i1から６Ｖ_i1へ変
化した時スイッチング周波数はｆ_S1から１／６（ｆ_s1）
に６倍変化する。このため、広い入力範囲仕様を持つ場
合は大幅なスイッチング周波数の変化が生じ、出力フイ
ルタの設計が困難、並列運転の場合に干渉が起こりやす
い、広帯域の発振器が必要等の問題が生じる。

本発明は上記の問題を解決するためになされたもので、
出力制御に必要なスイッチング周波数を低減した電流共
振形のＤＣ−ＤＣコンバータを実現することを目的とす
る。

＜課題を解決するための手段＞上記課題を解決するための本発明の第１の構成は、電流
スイッチ及びＬＣ共振回路を備え、入力電圧の変化に対
して出力電圧を一定とするように前記電流スイッチのス
イッチング周波数を変化させる不連続モードの電流共振
形ＤＣ−ＤＣコンバータにおいて、特定の入力電圧範囲
で各スイッチング周期ごとに共振電流を複数周期連続し
て流すように電流スイッチを制御する制御手段を備えた
ことを特徴とするものであり、第２の構成は、前記制御
手段として、入力電圧が属するレンジを判定する判定回
路と、出力電圧に対応する信号を入力する複数の位相補
償回路と、この複数の位相補償回路の出力のいずれか１
つを前記判定回路の出力に対応して選択する第１の選択
回路と、この第１の選択回路の出力を入力する電圧制御
発振器と、この電圧制御発振器の出力を入力する複数の
ワンショットマルチバイブレータと、この複数のワンシ
ョットマルチバイブレータの出力のいずれか１つを前記
判定回路の出力に対応して選択して電流スイッチを駆動
する第２の選択回路とを備え、入力電圧に応じて前記位
相補償回路と電流スイッチのオン時間とを切り換えるよ
うに構成したことを特徴とするものである。

＜作用＞制御手段により入力電圧に応じて電流スイッチのオン時
間を整数倍に変えることができるため、制御に必要なス
イッチング周期の変化を小さくすることができる。

＜実施例＞以下、図面を用いて本発明を詳しく説明する。

第１図は本発明に係るＤＣ−ＤＣコンバータの一実施例
を示す構成ブロック図である。なお、第１１図において
第９図と同一要素には同一符号を付して重複する説明は
省略する。１４は入力端子２、３に接続する入力電圧検
出部で、１４１、１４２は入力電圧Ｖ_ｉを分圧する抵
抗、１４３は基準電圧、１４４は入力電圧Ｖｉの分圧信
号を基準電圧１４３と比較する差動増幅器等からなる第
１の比較器である。１５は出力端子１１、１２に接続す
る出力電圧検出部で、１５１、１５２は出力電圧Ｖ_０を
分圧する抵抗、１５３は基準電圧、１５４は出力電圧Ｖ
_０の分圧信号を基準電圧１５３と比較する差動増幅器で
ある。１６は比較器１４４、差動増幅器１５４の出力に
基づいてMOSFET４のスイッチングのタイミングを制御す
るゲート駆動制御回路、１７はゲート駆動制御回路１６
の出力により制御されてMOSFET４のゲートを駆動するゲ
ート駆動回路である。

上記のような構成のＤＣ−ＤＣコンバータの動作を次に
説明する。入力電圧Ｖ_ｉの可変範囲は６倍の入力変動を
考慮してＶ_i1〜６Ｖ_i1とし、これをＶ_i1〜２Ｖ_i1と２Ｖ
_i1〜６Ｖ_i1の２つのレンジに分ける。入力電圧Ｖ_ｉがＶ
_i1〜２Ｖ_i1の範囲では共振を２周期連続させ、２Ｖ_i1〜
６Ｖ_i1では共振を１周期で止める。各レンジにおいて入
力電圧変動に対して出力電圧が一定となるようにスイッ
チング周波数を制御する。

第２図のタイムチャートを用いて以下に動作の詳細を説
明する。出力電圧検出部１５において差動増幅器１５４
は出力電圧Ｖ_０の抵抗１５１、１５２による分圧出力と
基準電圧１５３の偏差を検出する。ゲート駆動制御回路
１６は差動増幅器１５４から出力される偏差出力が小さ
くなるようMOSFET４のスイッチング周波数を変化させ、
出力電圧Ｖ_０を一定に制御する。入力電圧Ｖ_ｉがＶ_i1〜
２_i1の範囲では比較器１４４の反転入力が基準電圧１４
３より低く、比較器１４４の出力は正電圧となる。この
信号によりゲート駆動制御回路１６は第２図（Ａ）
（Ｂ）に示すように、各スイッチング周期ごとに正弦波
の２周期分の共振電流ｉ_Ｌがインダクタンス６に流れる
ようにゲートのオン時間を制御する。これは、各スイッ
チング周期において、共振電流ｉ_Ｌが正弦波の２周期目
に逆方向に流れる区間Ｔ_Ｆ（第２図（Ａ））でMOSFET４
がオフとなるようにゲートを制御することにより実現で
きる。入力電圧がＶ_i1から２_i1迄変化すると、スイッチ
ング周波数はｆs1／２（即ち第１１図（Ａ）の場合の２
倍のスイッチング周期）からｆ_S1／４迄変化して平衡す
る。入力電圧Ｖ_ｉが２Ｖ_i1〜６Ｖ_i1の範囲では比較器１
４４の反転入力が基準電圧１４３より高く、比較器１４
４の出力は負電圧となる。この信号によりゲート駆動制
御回路１６は第２図（Ｃ）（Ｄ）に示すように、各スイ
ッチング周期ごとに正弦波の１周期分の共振電流ｉ_Ｌが
インダクタンス６に流れるようにゲートのオン時間を制
御する。これは、第１１図の場合と同じ動作である。入
力電圧Ｖ_ｉが２Ｖ_i1から６Ｖ_i1迄変化すると、スイッチ
ング周波数はｆ_s1／２からｆ_s1１６迄変化する。したが
って入力電圧Ｖ_ｉがＶ_i1から６_i1迄変化しても、スイッ
チング周波数の変化範囲はｆ_s1／２からｆ_s1／６迄であ
るから、３倍の変化に抑えることができる。これは従来
例の場合（６倍）と比べて半分である。

このような構成のＤＣ−ＤＣコンバータによれば、入力
変化に対する出力安定化制御に必要なスイッチング周波
数の変化範囲が小さくなったので、従来のものに比べ
て、出力フィルタの設計が容易になり、並列運転をする
場合にビートによる干渉が起こりにくく、狭い帯域幅の
発振器が使用できる等の利点がある。

なお連続させる共振回数は２周期に限らず、３，４，
５，…ｎの任意の整数倍の周期とすることにより、スイ
ッチング周波数ｆ_ｓの変化をさらに小さくすることがで
きる。Ｖ_i1〜ｋＶ_i1のｋ倍の入力変化に対し、Ｖ_i1〜ｎ
Ｖ_i1のレンジをｎ周期づつの共振でカバーし、ｎＶ_i1〜
ｋＶ_i1（ｎ≦ｋ）のレンジを従来の１周期の共振でカバ
ーすると、ｆ_ｓの変化範囲について次式が成立つ。すな
わちＶ_i1〜ｎＶ_i1のレンジでは、Ｖ_０／Ｖ_i1＝（ｆ_ｓ／ｎ）／（ｆ_ｎ／ｎ） …(2) Ｖ_０／ｎＶ_i1＝（ｆ_ｓ／ｎ^２）／（ｆ_ｎ／ｎ） …(3) の間で変化し、ｎＶ_i1〜ｋＶ_i1のレンジでは、Ｖ_０／ｎＶ_i1＝（ｆ_ｓ／ｎ）／ｆ_ｎ …(4) Ｖ_０／ｋＶ_i1＝（ｆ_ｓ／ｋ）／ｆ_ｎ …(5) の間で変化する。したがってｆ_ｓの変化範囲はｎ^２≦ｋ
のときｆｓ／ｎ〜ｆｓ／ｋで．ｋ／ｎ倍の変化となり、
ｎ^２＞ｋのときｆ_ｓ／ｎ〜ｆ_ｓ／ｎ^２で、ｎ倍の変化と
なる。このうちｎ＝２、３とした場合を第３図に示す。
即ち入力変化ｋが大きくなる程共振回数ｎを大きくで
き、ｆ_ｓの変化範囲を小さくする効果（ｋ／ｎ倍）が大
きくなる。

又、第４図に示すように、入力レンジを２つ以上の適当
な数に増やし、それぞれのレンジに異なる共振回数を適
当に組合せることにより、上記の場合よりも更にスイッ
チング周波数の変化範囲を減らすことができる。第４図
において、１４３_１〜１４３_m-1及び１４４_１〜１４４
_m-1はｍ個のレンジに分けるための比較器及び異なる基
準電圧で、その他の部分は第１図の場合と同様である。
例えば入力変化Ｖ_i1〜６_i1を３つのレンジで分割する場
合、レンジ_i1〜２_i1では３回共振でカバーし次式Ｖ_０／Ｖ_i1＝（ｆ_ｓ／３）／（ｆ_ｎ／３） …(6) Ｖ_０／２Ｖ_i1＝（ｆ_ｓ／６）／（ｆ_ｎ／３）…(7) の範囲で動作させ、２Ｖ_i1〜３Ｖ_i1では２回共振でカバ
ーし次式Ｖ_０／２Ｖ_i1＝（ｆ_ｓ／４）／（ｆ_ｎ／２）…(8) Ｖ_０／３Ｖ_i1＝（ｆ_ｓ／６）／（ｆ_ｎ／２）…(9) の範囲で動作させ、３Ｖ_i1〜６Ｖ_i1では１回共振でカバ
ーし次式Ｖ_０／３Ｖ_i1＝（ｆ_ｓ／３）／ｆ_ｎ …(10) Ｖ_０／６Ｖ_i1＝（ｆ_ｓ／６）／ｆ_ｎ …(11) の範囲で動作させるようにすれば、必要なスイッチング
周波数の変化範囲はｆ_ｓ／３〜ｆ_ｓ／６となり、２倍の
変化に抑えることができる。

第５図は本発明の他の実施例を示す構成ブロック図であ
り、第１図の装置におけるゲート駆動制御回路の具体的
な構成を示すものである。なお、第５図において第１図
と同一要素には同一符号を付して重複する説明は省略す
る。１６は比較器１４４、誤差増幅器１５４の出力に基
づいてMOSFET４のスイッチングのタイミングを制御する
ゲート駆動制御回路であり、１６１は入力電圧が属する
レンジを判定する判定回路であり、比較器１４４の出力
が入力され入力電圧がどのレンジに入るかを判定しＤラ
ッチで保持するＤフリップフロップ、１６２は抵抗、１
６３、１６４は任意の個数に分けられた入力レンジそれ
ぞれに対応する位相補償回路、１６５は位相補償回路１
６３、１６４の出力のいずれか１つをＤフリップフロッ
プ１６１の出力に対応して選択する第１の選択回路であ
り、Low信号でオンするアナログスイッチ、１６６はア
ナログスイッチ１６５の出力が入力する電圧制御発振器
（以下、単にＶＣＯという）、１６７、１６８はＶＣＯ
１６６の出力が入力するワンショットマルチバイブレー
タ（以下、単にワンショットという）、１６９はワンシ
ョット１６７、１６８の出力のいずれか１つをＤフリッ
プフロップ１６１の出力に対応して選択する第２の選択
回路であり、Low信号でオンするアナログスイッチであ
る。１８は１次側と２次側を絶縁するためのパワートラ
ンス、１９は整流ダイオード、２０は出力電圧検出部１
５とゲート駆動制御回路１６を絶縁して結合するフォト
カプラ、２１はゲート駆動制御回路１６とMOSFET４を絶
縁して結合するためのパルストランスである。なお、上
記構成において、パワートランス１８を用いて１次側と
２次側を絶縁しない場合は、フォトカプラ２０は不要で
ある。又、ゲート駆動制御回路１６とMOSFET４をパルス
トランス２１で絶縁しているが、ゲート駆動回路１７と
MOSFET４を直接接続し、比較器１４４とＤフリップフロ
ップ１６１の間にフォトカプラを入れて絶縁しても良
い。

このような構成において、このＤＣ−ＤＣコンバータの
動作は第１図の装置と同様であるため、その説明は省略
するが、ここでゲート駆動制御回路１６の動作について
第６図のタイムチャートを用いて以下に詳細に説明す
る。なお、入力電圧Ｖ_ｉの可変範囲は６倍の入力変動を
考慮してＶ_i1〜６Ｖ_i1とし、入力電圧Ｖ_ｉがＶ_i1から３
Ｖ_i1に変化した場合を考える。この時、基準電圧１４３
は２Ｖ_i1相当とし、入力電圧Ｖ_ｉをＶ_i1〜２Ｖ_i1と２Ｖ
_i1〜６Ｖ_i1の２つのレンジに分けている。

入力電圧Ｖ_ｉがＶ_i1の場合、比較器１４４の出力Ｖ_biは
Low信号、Ｄフリップフロップ１６１の出力ＱはLow信
号、はHigh信号となり、アナログスイッチ１６５、１
６９はそれぞれLow信号でオンするので、出力制御ルー
プは誤差増幅器１５４→フォトカプラ２０→位相補償回
路１６３→ＶＣＯ１６６→ワンショット１６７→ゲート
駆動回路１７→パルストランス２１→MOSFET４となる。
この時のＶＣＯ１６６の出力Ｖ_VCOを第６図（Ａ）に、
ワンショット１６７の出力Ｖ_0S1を第６図（Ｂ）に、MOS
FET４を流れる共振電流ｉ_Ｌを第６図（Ｃ）にそれぞれ
示す。（Ｂ）図においてワンショット１６７のパルス長
ｔ_１は共振を２周期続けさせるのに必要なMOSFET４のゲ
ートのオン時間と等しくとる。即ちワンショット１６７
の出力Ｖ_0s1のタイミングでMOSFET４は駆動される。入
力電圧Ｖ_ｉが３Ｖ_i1になると、比較器１４４の出力Ｖ_bi
はHigh信号となり、その直後のＶＣＯのパルスでＤフリ
ップフロップ１６１の出力ＱはHigh信号、はLow信号
になり、アナログスイッチ１６５、１６９は共に上がオ
フ、下がオンとなる。したがって、出力制御ループは誤
差増幅器１５４→フォトカプラ２０→位相補償回路１６
４→ＶＣＯ１６６→ワンショット１６８→ゲート駆動回
路１７→パルストランス２１→MOSFET４となり、MOSFET
４はワンショット１６８の出力Ｖ_OS2のタイミングでオ
ン−オフされる。この時のＶＣＯ１６６の出力Ｖ_VCOを
第６図（Ｄ）に、ワンショット１６８の出力Ｖ_Os2を第
６図（Ｅ）に、MOSFET４を流れる共振電流ｉ_Ｌを第６図
（Ｆ）にそれぞれ示す。（Ｅ）図において、ワンショッ
ト１６８のパルス長ｔ_２は、共振１周期分のゲートのオ
ン時間に等しく設定してあり、誤差増幅器１５４、位相
補償回路１６４、ＶＣＯ１６６により入力電圧と負荷に
平衡したスイッチング周波数におちつく。このようにＶ
ＣＯのパルスに同期させてワンショットと位相補償回路
を同時に切り換えているので、ゲート信号とスイッチン
グ周波数を同時に変えることができる。又、位相補償回
路の出力を切り換えているので、切換時の過渡応答がス
ムーズとなり、切換による出力電圧の変動を小さくする
ことができる。なお、第２図に戻り、１回共振と２回共
振では入力変動に対するスイッチング周波数の変化率が
異なるが、これは各位相補償回路のゲインにより一致さ
せることができる。したがって、位相補償回路が１６３
→１６４へ切り替わったことにより、スイッチング周期
は１回共振に適した大きさに変化する。

第７図は本発明の他の実施例を示す構成図であり、入力
レンジを２つ以上の適当な数（この場合はｎ個）に増や
し、それぞれのレンジに異なる共振回数を適当に組み合
わせることにより、上記の場合と同様にスイッチング周
波数の変化範囲を減らすことができる。なお、第７図に
おいて第５図と同一要素には同一符号を付して重複する
説明は省略する。３１はアナログ比較回路であり、第５
図の装置の比較器１４４がｎ個並んだものであり、その
出力はｎビットのデジタル値となる。ただし、それぞれ
の比較器は各入力レンジに対応した異なる基準電圧を持
っている。３２はｎビットのＤラッチ、３３はエンコー
ダ、３４_１〜３４_ｎは各入力レンジに対応するｎ個の位
相補償回路、３５、３６はマルチプレクサ、３７１〜３
７ｎはワンショットであり、各入力レンジの共振回数に
対応するゲート信号を発生する。この実施例では、アナ
ログ比較回路３１とＤラッチ３２でその時刻での入力電
圧Ｖ_ｉがどの入力レンジに含まれるかを判断し、それを
エンコーダ３３でｍビット（ｎ＞ｍ）に信号化する。例
えば、エンコーダ３３の出力がｓ番目の入力レンジを示
していたとすると、マルチプレクサ３５は位相補償回路
３４_ｓを、マルチプレクサ３６はワンショット３７_ｓを
それぞれ選択し、その時の出力制御ループは、誤差増幅
器１５４→フォトカプラ２０→位相補償回路３４_ｓ→Ｖ
ＣＯ１６６→ワンショット３７_ｓ→ゲート駆動回路１７
→パルストランス２１→MOSFET４となる。このようにア
ナログ比較回路とをマルチプレクサを使用することによ
り、入力レンジを多く分けても容易に拡張することがで
き、入力レンジに応じて位相補償回路とワンショットが
選択され、スイッチング周期と共振回路が切り換えられ
る。

更に、第８図に示すようにソフトスタート入力を位相補
償回路の前に入れることにより、１個のソフトスタート
入力で全入力レンジに対するソフトスタートを行うこと
もできる。

なお、電流スイッチ４はMOSFETに限らず、任意の電子式
スイッチ素子を用いることができる。

又、最大入力電圧Ｖ_imaxにおける１スイッチング周期中
の共振回数は１回とは限らず、複数回の共振が連続する
ように構成することもできる。

また全波形の電流共振形ＤＣ−ＤＣコンバータの基本構
成は第９図の構成に限らず、ハーフブリッジタイプ，フ
ルブリッジタイプ、フォワードタイプ等を用いることが
できる。

＜発明の効果＞以上の説明から明らかなように、本願発明によれば、出
力制御に必要なスイッチング周波数を低減した全波形の
電流共振形ＤＣ−ＤＣコンバータを簡単な構成で実現す
ることができる。

【図面の簡単な説明】

第１図は本発明に係るＤＣ−ＤＣコンバータの一実施例
を示す構成ブロック図、第２図は第１図装置の動作を示
すタイムチャート、第３図は各共振回数における入力電
圧変化に対するスイッチング周波数変化の関係を示す
図、第４図は本発明に係るＤＣ−ＤＣコンバータの変形
例を示す構成ブロック図、第５図は本発明の他の実施例
を示す構成ブロック図、第６図は第５図装置の動作を示
すタイムチャート、第７図及び第８図は本発明に係わる
ＤＣ−ＤＣコンバータの変形例を示す構成ブロック図、
第９図は従来の電流共振形ＤＣ−ＤＣコンバータを示す
構成ブロック図、第１０図及び第１１図は第９図装置の
動作を示すタイムチャートである。４…電流スイッチ、６…インダクタンス、７…コンデン
サ、１４…入力電圧検出部、１５…出力電圧検出部、１
６…ゲート駆動制御回路、１６１…判定回路（Ｄフリッ
プフロップ）、１６３、１６４…位相補償回路、１６
５、１６９…第１、第２の選択回路（アナログスイッ
チ）、１６６…電圧制御発振器、１６７、１６８…ワン
ショットマルチバイブレータ、１７…ゲート駆動回路、
Ｖ_ｉ…入力電圧、Ｖ_０…出力電圧。

フロントページの続き (56)参考文献Ｊｏｖａｎｏｖｉｃ，Ｌｅｅ，Ｃｈｅｎ “ＡＺＥＲＯ−ＣＵＲＲＥＴ−ＳＷＩＴＣＨＥＤＯＦＦ−ＬＩＮＥＱＵＡＳＩ −ＲＥＳＯＮＡＮＴＣＯＮＶＥＲＴＥＲＷＩＴＨＲＥＤＵＣＥＤＦＲＥＱＵＥＮＣＹＲＡＮＧＥ”ＨＦＰＣ・ＭＡＹ 1988 ＰＲＯＣＥＥＤＩＮＧＳＰ．15 −24

Claims

【特許請求の範囲】

【請求項１】入力直流電源にスイッチ素子，ＬＣ共振回
路，整流回路及び平滑回路が従属的に接続され、前記ス
イッチ素子のスイッチング周波数を変えることにより前
記平滑回路より得られる出力電圧を一定値に制御する不
連続モードの電流共振形ＤＣ−ＤＣコンバータにおい
て、動作時の前記入力直流電圧を検出してその電圧が予め区
分された入力電圧レンジの内のどのレンジに入るかを判
定する回路と、その判定結果に従って前記スイッチ素子
のオン時間を切り換えることにより前記入力直流電圧の
値に応じてスイッチングの１周期中の共振回数を変える
制御手段と、前記出力電圧を検出しその検出電圧が設定
値と一致するように前記スイッチ素子のオフ時間を適当
に変える出力制御回路とを備えたことを特徴とするＤＣ
−ＤＣコンバータ。
【請求項２】前記制御手段として、入力電圧が属するレ
ンジを判定する判定回路と、出力電圧に対応する信号を
入力する複数の位相補償回路と、この複数の位相補償回
路の出力のいずれか１つを前記判定回路の出力に対応し
て選択する第１の選択回路と、この第１の選択回路の出
力を入力する電圧制御発振器と、この電圧制御発振器の
出力を入力する複数のワンショットマルチバイブレータ
と、この複数のワンショットマルチバイブレータの出力
のいずれか１つを前記判定回路の出力に対応して選択し
て電流スイッチを駆動する第２の選択回路とを備え、入
力電圧に応じて前記位相補償回路と電流スイッチのオン
時間とを切り換えるように構成したことを特徴とする請
求項（１）記載のＤＣ−ＤＣコンバータ。