JPH0389848A - Ｄｃ―ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ＤＣ−ＤＣコンバータの出力制御特性の改善
に関するものである。

〈従来の技術〉 ＤＣ−ＤＣコンバータは変動する直流電圧を入力して様
々な負荷に対し一定の直流電圧を供給するものである。

電流共振形ＤＣ−ＤＣコンバータはスイッチングした電
流の変化をＬＣ共振を利用して滑かにする方式のもので
、従来のスイッチング方式のものと比べ、ノイズとスイ
ッチング損失が小さいことが特長である。

第９図は従来の不連続モードの電流共振形ＤＣ−ＤＣコ
ンバータの全波形のものを示す構成ブロック図、第１０
図はその動作を示すタイムチャートである。ここで不連
続モードとは各スイッチング周期ごとに電流が流れない
期間をもつものをいう、安定化されていない入力電圧Ｖ
、が入力端子２．３に加えられている０時刻１＝０でＨ
Ｏ８ＦＥＴ４がオンになると（第１０図（Ａ）（Ｄ））
、インダクタンス６電流れる電流ｌ、は直線的に増加し
く第１０図（Ｂ））、還流用ダイオード８電流れる電流
は直線的に減少する０時刻ｔ＝Ｔ１で電流ｌ　が出力電
流Ｉ。に等しくなったとき、還流用し ダイオード８がオフとなり、インダクタンス６、コンデ
ンサ７により共振状態となり、正弦波状の共振電流ＩＬ
が流れる（第１０図（Ｂ））、ここで第１０図（Ｂ）に
おいて、Ｚｏはインダクタンス６及びコンデンサ７から
なる共振インピーダンスである０時刻ｔ＝Ｔ　　で共振
電流ＩＬが逆方向に流れ始め、ＭＯ３ＦＥＴ４の寄生ダ
イオード５を介して電圧源１への回生電流となる。この
状態でＭＯ３ＦＥＴ４をオフにすると、時刻ｔ＝Ｔ２で
逆方向に流れでいる共振電流１．が０になるとき共振状
態が停止する０区間Ｔ２≦ｔ≦Ｔ３で共振用コンデンサ
７の電荷が出力側に放出され、コンデンサ７の電圧Ｖ。

は直線的に下降する（第１０図（Ｃ））。

ここで区間０≦ｔ≦Ｔ２は共振電流１．の正弦波形の２
π（１周期）の位相にほぼ対応している。

コンデンサ７の電圧ＶｃがＯになると還流用ダイオード
８が導通する０時刻Ｔ３から次のスイッチング迄の区間
ではＭＯ３ＦＥＴ４のドレイン・ソース間電圧はＶｄ５
＝ｖｉであり、出力電流Ｉ。は全て還流用ダイオード８
電流れる。インダクタンス９、コンデンサ１０からなる
出力フィルタにより平滑化された一定の出力ＩＥ　ｍ　
Ｉ　６が出力端子１１．１２を介して負荷１３に流れる
。このような構成のＤＣ−ＤＣコンバータでは、負荷（
１０）の大きさが変っても第１０図（Ｂ）における共振
電流１、が負荷電流Ｉ。分だけ上下にシフトして対応す
るので、原理的には出力電圧の変化を生じない。

入力電圧■、の変動に対しては次式の入出力電圧比と周
波数比の関係を利用して、スイッチング周波数ｆ　によ
り出力電圧Ｖ。を一定に制御する。

出力電圧Ｖ。／入力電圧ｖ。

＝スイッチング周波数で　／共振周波数ｆｎ・・・（１
）〈発明が解決しようとする課題〉 しかしながら上記の回路では、入力電圧Ｖ、がｎ倍変化
すると、出力電圧Ｖ。を一定に保つためにはスイッチン
グ周波数ｆ、をｎ倍変化させる必要がある。第１１図は
入力電圧ｖ１を変化させたときのＭＯ３ＦＥＴ４のｖｇ
、及びインダクタンス電流ＩＬの変化を無負荷（Ｉｏ＝
Ｏ）の状態について示すタイムチャートである。第１１
図（Ａ）と（Ｂ）を比較すると、入力電圧がＶ、から６
Ｖｉ１へ変化１ した時スイッチング周波数はｆ３１から１／６　（ｆ、
１）に６倍変化する。このため、広い入力範囲仕様を持
つ場合は大幅なスイッチング周波数の変化が生じ、出力
フィルタの設計が困難、並列運転の場合に干渉が起こり
やすい、広帯域の発振器が必要等の問題が生じる。

本発明は上記の問題を解決するためになされたもので、
出力制御に必要なスイッチング周波数を低減した電流共
振形のＤＣ−ＤＣコンバータを実現することを目的とす
る。

く課題を解決するための手段〉 上記課題を解決するための本発明の第１の構成は、電流
スイッチ及びＬＣ共振回路を備え、入力電圧の変化に対
して出力電圧を一定とするように前記電流スイッチのス
イッチング周波数を変化させる不連続モードの電流共振
形ＤＣ−ＤＣコンバータにおいて、特定の入力電圧範囲
で各スイッチング周期ごとに共振電流を複数周期連続し
て流すように電流スイッチを制御する制御手段を備えた
ことを特徴とするものであり、第２の構成は、前記制御
手段として、入力電圧が属するレンジを判定する判定回
路と、出力電圧に対応する信号を入力する複数の位相補
償回路と、この複数の位相補償回路の出力のいずれか１
つを前記判定回路の出力に対応して選択する第１の選択
回路と、この第１の選択回路の出力を入力する電圧制御
発振器と、この電圧制御発振器の出力を入力する複数の
ワンショットマルチバイブレータと、この複数のワンシ
ゴットマルチバイブレータの出力のいずれか１つを前記
判定回路の出力に対応して選択して電流スイッチを駆動
する第２の選択回路とを備え、入力電圧に応じて前記位
相補償回路と電流スイッチのオン時間とを切り換えるよ
うに構成したことを特徴とするものである。

く作用〉 制御手段により入力電圧に応じて電流スイッチのオン時
間を整数倍に変えることができるため、制御に必要なス
イッチング周期の変化を小さくすることができる。

〈実施例〉 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係るＤＣ−ＤＣコンバータの一実施例
を示す構成ブロック図である。なお、第１図において第
９図と同一要素には同一符号を付して重複する説明は省
略する。１４は入力端子２．３に接続する入力電圧検出
部で、１４１．１４２は入力電圧Ｖ、を分圧する抵抗、
１４３は基準電圧、１４４は入力電圧Ｖｉの分圧信号を
基準電圧１４３と比較する差動増幅器等からなる第１の
比較器である。１５は出力端子１１．１２に接続する出
力電圧検出部で、１５１．１５２は出力電圧ｖｏを分圧
する抵抗、１５３は基準電圧、１５４は出力電圧■。の
分圧信号を基準電圧１５３と比較する差動増幅器である
。１６は比較器１４４、差動増幅器１５４の出力に基づ
いてＭＯ３ＦＥＴ４のスイッチングのタイミングを制御
するゲート駆動制御回路、１７はゲート駆動制御回路１
６の出力により制御されてＭＯ８ＦＥＴ４のゲートを駆
動するゲート駆動回路である。

上記のような構成のＤＣ−ＤＣコンバータの動作を次に
説明する。入力電圧Ｖ、の可変範囲は６□ 倍の入力変動を考慮してＶ、〜６Ｖｉ１とし、これ１ をｖ　〜２Ｖｉ１と２Ｖｉ１〜６Ｖｉ１の２つのレンジ
１ に分ける。入力電圧Ｖ、がＶｉ１〜２Ｖｉ１の範囲では
共振を２周期連続させ、２Ｖ、〜６Ｖｉ１では共１ 振を１周期で止める。各レンジにお、いて入力電圧変動
に対して出力電圧が一定となるようにスイッチング周波
数を制御する。

第２図のタイムチャートを用いて以下に動作の詳細を説
明する。出力電圧検出部１５において差動増幅器１５４
は出力電圧Ｖ。の抵抗１５１，１５２による分圧出力と
基準電圧１５３の偏差を検出する。ゲート駆動制御回路
１６は差動増幅器１５４から出力される偏差出力が小さ
くなるようＭＯ８ＦＥＴ４のスイッチング周波数を変化
させ、出力電圧Ｖ　を一定に制御する。入力電圧Ｖｉが
Ｖｉ１〜２ｖｉ１の範囲では比較器１４４の反転入力が
基準電圧１４３より低く、比較器１４４の出力は正電圧
となる。この信号によりゲート駆動制御回路１６は第２
図（Ａ）（Ｂ）に示すように、各スイッチング周期ごと
に正弦波の２周期分の若振電流ｌＬがインダクタンス６
に流れるようにゲートのオン時間を制御する。これは、
各スイッチング周期において、共振電流ｉｔが正弦波の
２周期目に逆方向に流れる区間ＴＦ　（第２図（Ａ））
でＮ０３ＦＥＴ４がオフとなるようにゲートを制御する
ことにより実現できる。入力電圧がＶｉｌから２Ｖｉ１
迄変化すると、スイッチング周波数はｆｓ１／２（即ち
第１１図（Ａ）の場合の２倍のスイッチング周期）から
ｆ、／４迄変化して平衡する。入力電圧Ｖ。

が２Ｖｉ１〜６Ｖ：１の範囲では比較器１４４の反転入
力が基準電圧１４３より高く、比較器１４４の出力は負
電圧となる。この信号によりゲート駆動制御回路１６は
第２図（Ｃ）（Ｄ）に示すように、各スイッチング周期
ごとに正弦波の１周期分の共振電流ＩＬがインダクタン
ス６に流れるようにゲートのオン時間を制御する。これ
は、第１１図の場合と同じ動作である。入力電圧Ｖ・が
２ｖｉ１から６Ｖｉ１迄変化すると、スイッチング周波
数はｆ、１／２からｆ　、／　６迄変化する。したがっ
て入力電圧Ｖ、がｖｉｌから６Ｖｉ１迄変化しても、ス
イッじ チング周波数の変化範囲はｆ　　／２からｆ　、／　６
１ 迄であるから、３倍の変化に抑えることができる。

これは従来例の場合（６倍）と比べて半分である。

このような構成のＤＣ−ＤＣコンバータによれば、入力
変化に対する出力安定化制御に必要なスイッチング周波
数の変化範囲が小さくなったので、従来のものに比べて
、出力フィルタの設計が容易になり、並列運転をする場
合にビートによる干渉が起こりに＜＜、狭い帯域幅の発
振器が使用できる等の利点がある。

なお連続させる共振回数は２周期に限らず、３゜４．５
．・・・ｎの任意の整数倍の周期とすることにより、ス
イッチング周波数で、の変化をさらに小さくすることが
できる。■・〜ｋｖｉ１のに倍の入１ 力変化に対し、■、〜ｎ　Ｖ　ｉｌのレンジをｎ周期づ
１ つの共振でカバーし、ｎ　Ｖ　−〜ｋ　Ｖ　、　、　（
ｎ≦ｋ）１ のレンジを従来の１周期の共振でカバーすると、ｆｓの
変化範囲について次式が成立つ、すなわちＶ、〜ｎ　Ｖ
　＋　１のレンジでは、 １ Ｖ　　／ＶＨ１＝　（ｆ３／ｎ）／　（ｆｏ／ｎ）　　
−・・■Ｖ　　／　ｎ　Ｖ　１１＝（ｆ　ｓ　／　ｎ　
　）　／　（ｆ　ｎ　／　ｎ　）・・・（３） の間で変化し、ｎＶ、〜ｋｖｉ１のレンジでは、１ ｖ　／ｎＶｉ１＝（ｆＳ／ｎ）／ｆｎ　　　　・・・（
４）ｖｏ／に’ｙ、＝　（ｆ８／ｋ）／ｆｎ　　　　・
・・（５）の間で変化する。したがってで、の変化範囲
はｎ２≦にのときｆ　Ｓ　／　ｎ　〜ｆ　Ｓ　／　ｋで
、ｋ　／　ｎ倍の変化となり、ｎ’　＞ｋのときｆ　ｓ
　／　ｎ　〜ｆ　ｓ　／　ｎ２で、ｎ倍の変化となる。

このうちｎ＝２．３とした場合を第３図に示す、即ち入
力変化ｋが大きくなる程共振回数ｎを大きくでき、ｆ、
の変化範囲を小さくする効果（ｋ　／　ｎ倍）が大きく
なる。

又、第４図に示すように、入力レンジを２つ以上の適当
な数に増やし、それぞれのレンジに異なる共振回数を適
当に組合せることにより、上記の場合よりも更にスイッ
チング周波数の変化範囲を減らすことができる。第４図
において、１４３１〜１４３　　及び１４４１〜１４４
１．−１はｍ個の僧−ル レンジに分けるための比較器及び異なる基準電圧で、そ
の他の部分は第１図の場合と同様である。

例えば入力変化■１１〜６ｖ：１を３つのレンジで分割
する場合、レンジＶｉ１〜２ｖｉ１では３回共振でカバ
ーし次式 ％式％（６） （７） の範囲で動作させ、２■１１〜３ｖｉ１では２回共振で
カバーし次式 ％式％（８） （９） の範囲で動作させ、３ｖｉ１〜６ｖｉ１では１回共振で
カバーし次式 ％式％ の範囲で動作させるようにすれば、必要なスイッチング
周波数の変化範囲はｆ　　／３〜で、／６となり、２倍
の変化に抑えることができる。

第５図は本発明の他の実施例を示す構成ブロック図であ
り、第１図の装置におけるゲート駆動制御回路の具体的
な構成を示すものである。なお、第５図において第１図
と同一要素には同一符号を付して重複する説明は省略す
る。１６は比較器１４４、誤差増幅器１５４の出力に基
づいてＮ０８ＦＥＴ４のスイッチングのタイミングを制
御するゲート駆動制御回路であり、１６１は入力電圧が
属するレンジを判定する判定回路であり、比較器１４４
の出力が入力され入力電圧がどのレンジに入るかを判定
しＤラッチで保持するＤフリップフロップ、１６２は抵
抗、１６３．１６４　！［−、ｆ）ａ敗ニ分けられた入
力レンジそれぞれに対応する位相補償回路、１６５は位
相補償口路１６３．１６４の出力のいずれか１つをＤフ
リップフロップ１６１の出力に対応して選択する第１の
選択回路であり、Ｌｏｗ信号でオンするアナログスイッ
チ、１６６はアナログスイッチ１６５の出力が入力する
電圧制御発振器（以下、単にＶＣＯという）、１６７．
１６８はＶＣＯ１６６の出力が入力するワンショットマ
ルチバイブレータ（以下、単にワンショットという）、
１６９はワンショット１６７．１６８の出力のいずれか
１つをＤフリップフロップ１６１の出力に対めして選択
する第２の選択回路であり、Ｌｏｗ信号でオンするアナ
ログスイッチである。１８は１次側と２次側を絶縁する
ためのパワートランス、１９は整流ダイオード、２０は
出力電圧検出部１５とゲート駆動制御回路１６を絶縁し
て結合するフォトカプラ、２１はゲート駆動制御回路１
６とＭＯ３ＦＥＴ４を絶縁して結合するためのパルスト
ランスである。なお、上記構成において、パワートラン
ス１８を用いて１次曲と２次曲を絶縁しない場合は、フ
ォトカプラ２０は不要である。

又、ゲート駆動制御回路１６とＭＯＳＦＥＴ　４をパル
ストランス２１で絶縁しているが、ゲート駆動回路１７
とＭＯＳＦＥＴ４を直接接続し、比較器１４４とＤフリ
ップフロッグ１６１の間にフォトカプラを入れて絶縁し
ても良い。

このような構成において、このＤＣ−ＤＣコンバータの
動作は第１図の装置と同様であるため、その説明は省略
するが、ここでゲート駆動制御回路１６の動作について
第６図のタイムチャートを用いて以下に詳細に説明する
。なお、入力電圧Ｖｉの可変範囲は６倍の入力変動を考
慮してＶｉ１〜６ｖ　とし、入力電圧Ｖ、がＶｉｌから
３ｖｉ１に変ｉ１　　　　　　　　　　　　　　＋ 化した場合を考える。この時、基準電圧１４３は２Ｖｉ
１相当とし、入力電圧ｖ、をｖｉ１〜２ｖｉ１と２Ｖ、
１〜６Ｖｉ１の２つのレンジに分けている。

入力電圧Ｖ、がＶ：１の場合、比較器１４４の出力Ｖｂ
ｉはＬｏｗ信号、Ｄフリップフロップ１６１の出力Ｑは
Ｌｏｗ信号、Ｑは旧ｇｈ信号となり、アナログスイッチ
１６５．１６９はそれぞれＬｏｗ信号でオンするので、
出力制御ループは誤差増幅器１５４→フオトカプラ２０
→位相補償回路１６３→■Ｃ０１６６→ワンショット１
６７→ゲート駆動回路１７→パルストランス２１→ＨＯ
８ＦＥ丁４となる。

この時のＶＣＯ１６６の出力ＶｖＣｏを第６図（Ａ）に
、ワンショット１６７の出力Ｖｏｓ１を第６図（Ｂ）に
、Ｎ０３ＦＥＴ４電流れる共振電流ｉ［を第６図（Ｃ）
にそれぞれ示す、（Ｂ）図においてワンショット１６７
のパルス長ｔ１は共振を２周期続けさせるのに必要なＭ
ＯＳＦＥＴ４のゲートのオン時間と等しくとる。即ちワ
ンショット１６７の出力ＶＯ３１のタイミングでＭＯＳ
ＦＥＴ４は駆動される。入力電圧Ｖ、が３■ｉ１になる
と、比較器１４４の出力ＶｂｉはＨ１（ｌｈ傷信号なり
、その直後のＶＣＯのパルスでＤフリラグフロップ１６
１の出力Ｑは旧ｇｈ信号、ζはＬｏｗ信号になり、アナ
ログスイッチ１６５．１６９は共に上がオフ、下がオン
となる。したがづて、出力制御ループは誤差増幅器１５
４→フオトカプラ２０→位相補償回路１６４→■Ｃ０１
６６→フンショット１６８→ゲート駆動回路１７→パル
ストランス２１→ＨＯ３ＦＥＴ４となり、ＭＯＳＦＥＴ
４はフンショット１６８の出力Ｖ。８２のタイミングで
オン−オフされる。この時のＶＣＯ１６６の出力Ｖｖｃ
ｏを第６図（Ｄ）に、ワンショット１６８の出力Ｖ。Ｓ
２を第６図（Ｅ）に、ＭＯＳＦＥＴ４電流れる共振電流
１．を第６図（Ｆ）にそれぞれ示す、（Ｅ）図において
、ワンショット１６８のパルス長ｔ２は、共振１周期分
のゲートのオン時間に等しく設定してあり、誤差増幅器
１５４、位相補償回路１６４、ＶＣＯ１６６により入力
電圧と負荷に平衡したスイッチング周波数におちつく。

このようにｖＣＯのパルスに同期させてワンショットと
位相補償回路を同時に切り換えているので、ゲート信号
とスイッチング周波数を同時に変えることができる。又
、位相補償回路の出力を切り換えているので、切換時の
過渡応答がスムーズとなり、切換による出力電圧の変動
を小さくすることができる。なお、第２図に戻り、１回
共振と２回共振では入力変動に対するスイッチング周波
数の変化率が異なるが、これは各位相補償回路のゲイン
により一致させることができる。したがって、位相補償
回路が１６３→１６４へ切り替わったことにより、スイ
ッチング周期は１回共振に適した大きさに変化する。

第７図は本発明の他の実施例を示す構成図であり、入力
レンジを２つ以上の適当な数（この場合はｎ個）に増や
し、それぞれのレンジに異なる共振回数を適当に組み合
わせることにより、上記の場合と同様にスイッチング周
波数の変化範囲を減らすことができる。なお、第７図に
おいて第５図と同一要素には同一符号を付して重複する
説明は省略する。３１はアナログ比較回路であり、第５
図の装置の比較器１４４がｎ個並んだものであり、その
出力はｎビットのデジタル値となる。ただし、それぞれ
の比較器は各入力レンジに対応した異なる基準電圧を持
っている。３２はｎビットのＤラッチ、３３はエンコー
ダ、３４１〜３４．は各入力レンジに対応するｎ個の位
相補償回路、３５．３６はマルチプレクサ、３７１〜３
７ｎはワンシヨツトであり、各入力レンジの共振回数に
対応するゲート信号を発生する。この実施例では、アナ
ログ比較回路３１とＤラッチ３２でその時刻での入力電
圧Ｖ・がどの入力レンジに含まれるかを判断し、それを
エンコーダ３３でｍビット（ｎ＞ｍ）に信号化する６例
えば、エンコーダ３３の出力がＳ番目の入力レンジを示
していたとすると、マルチプレクサ３５は位相補償回路
３４．を、マルチプレクサ３６はワンショット３７．を
それぞれ°選択し、その時の出力制御ループは、誤差増
幅器１５４→フオトカブラ２０→位相補償回路３４Ｓ−
＋ＶＣＯ１６６→ワンシヨツト３７　→ゲート駆動回路
１７→パルストランス２１→ＨＯ３ＦＥＴ４となる。

このようにアナログ比較回路とマルチプレクサを使用す
ることにより、入力レンジを多く分けても容易に拡領す
ることができ、入力レンジに応じて位相補償回路とワン
ショットが選択され、スイッチング周期と共振回数が切
り換えられる。

更に、第８図に示すようにソフトスタート入力を位相補
償回路の前に入れることにより、１個のソフトスタート
入力で全入力レンジに対するソフトスタートを行うこと
もできる。

なお、電流スイッチ４はＭＯＳＦＥＴに限らず、任意の
電子式スイッチ素子を用いることができる。

又、最大入力電圧Ｖ、ａｘにおける１スイッチング周期
中の共振回数は１回とは限らず、複数回の共振が連続す
るように構成することもできる。

また全波形の電流共振形ＤＣ−ＤＣコンバータの基本構
成は第９図の構成に限らず、ハーフブリッジタイプ、フ
ルブリッジタイプ、フォワードタイプ等を用いることが
できる。

〈発明の効果〉 以上の説明から明らかなように、本願発明によれば、出
力制御に必要なスイッチング周波数を低減した全波形の
電流共振形ＤＣ−ＤＣコンバータを簡単な構成で実現す
ることができる。

【図面の簡単な説明】

第１図は本発明に係るＤＣ−ＤＣコンバータの一実施例
を示す構成ブロック図、第２図は第１図装置の動作を示
すタイムチャート、第３図は各共振回数における入力電
圧変化に対するスイッチング周波数変化の関係を示す図
、第４図は本発明に係るＤＣ−ＤＣコンバータの変形例
を示す構成ブロック図、第５図は本発明の他の実施例を
示す構成ブロック図、第６図は第５図装置の動作を示す
タイムチャート、第７図及び第８図は本発明に係わるＤ
Ｃ−ＤＣコンバータの変形例を示す構成ブロック図、第
９図は従来の電流共振形ＤＣ−ＤＣコンバータを示す構
成ブロック図、第１０図及び第１１図は第９図装置の動
作を示すタイムチャートである。 ４・・・電流スイッチ、６・・・インダクタンス、７・
・・コンデンサ、１４・・・入力電圧検出部、１５・・
・出力電圧検出部、１６・・・ゲート駆動制御回路、１
６１・・・判定回路（Ｄフリップフロップ）−１６３，
１６４・・・位相補償回路、１６５．１６９・・・第１
、第２の選択回路（アナログスイッチ）、１６６・・・
電圧制御発振器、１６７．１６８・・・ワンショットマ
ルチバイブレータ、１７・・・ゲート駆動回路、■・・
・入力電圧、■０・・・出力電圧。 第ろ図 （１）入ｎｆｌｌｆｃｖｔｒａｚ１合 第 ε 図

Claims (2)

【特許請求の範囲】
1. （１）電流スイッチ及びＬＣ共振回路を備え、入力電圧
   の変化に対して出力電圧を一定とするように前記電流ス
   イッチのスイッチング周波数を変化させる不連続モード
   の電流共振形ＤＣ−ＤＣコンバータにおいて、特定の入
   力電圧範囲で各スイッチング周期ごとに共振電流を複数
   周期連続して流すように電流スイッチを制御する制御手
   段を備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. （２）前記制御手段として、入力電圧が属するレンジを
   判定する判定回路と、出力電圧に対応する信号を入力す
   る複数の位相補償回路と、この複数の位相補償回路の出
   力のいずれか１つを前記判定回路の出力に対応して選択
   する第１の選択回路と、この第１の選択回路の出力を入
   力する電圧制御発振器と、この電圧制御発振器の出力を
   入力する複数のワンショットマルチバイブレータと、こ
   の複数のワンショットマルチバイブレータの出力のいず
   れか１つを前記判定回路の出力に対応して選択して電流
   スイッチを駆動する第２の選択回路とを備え、入力電圧
   に応じて前記位相補償回路と電流スイッチのオン時間と
   を切り換えるように構成したことを特徴とする請求項１
   記載のＤＣ−ＤＣコンバータ。