JPH0677484A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH0677484A JPH0677484A JP22868392A JP22868392A JPH0677484A JP H0677484 A JPH0677484 A JP H0677484A JP 22868392 A JP22868392 A JP 22868392A JP 22868392 A JP22868392 A JP 22868392A JP H0677484 A JPH0677484 A JP H0677484A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- hydrogenation
- polycrystalline
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 多結晶Ｓｉ薄膜トランジスタ製造において、
Ｓｉ膜−ゲ−ト絶縁膜界面付近のダングリングボンドの
終端のための水素化を効率的かつ確実に行う。 【構成】 チャネルとなるポリＳｉ層を２層構造とし、
下層のチャネルポリＳｉ膜３１を成膜する工程と、水素
を多量に含むプラズマＳｉＮ膜２をＰＣＶＤ法で成膜す
る工程と、上層のチャネルポリＳｉ膜３２を成膜する工
程とを含む製造方法により、Ｓｉ膜−ゲート絶縁膜界面
の近傍に水素化のための水素供給源を設ける。
Ｓｉ膜−ゲ−ト絶縁膜界面付近のダングリングボンドの
終端のための水素化を効率的かつ確実に行う。 【構成】 チャネルとなるポリＳｉ層を２層構造とし、
下層のチャネルポリＳｉ膜３１を成膜する工程と、水素
を多量に含むプラズマＳｉＮ膜２をＰＣＶＤ法で成膜す
る工程と、上層のチャネルポリＳｉ膜３２を成膜する工
程とを含む製造方法により、Ｓｉ膜−ゲート絶縁膜界面
の近傍に水素化のための水素供給源を設ける。
Description
【０００１】
【産業上の利用分野】本発明は多結晶シリコン薄膜トラ
ンジスタの製造方法に係り、特に液晶表示装置などに利
用されるガラスや石英等の透明非晶質絶縁体基板上に多
結晶シリコン薄膜トランジスタを製造する方法に関す
る。
ンジスタの製造方法に係り、特に液晶表示装置などに利
用されるガラスや石英等の透明非晶質絶縁体基板上に多
結晶シリコン薄膜トランジスタを製造する方法に関す
る。
【０００２】
【従来の技術】従来より、多結晶Ｓｉ（シリコン）薄膜
トランジスタ（以下薄膜トランジスタをＴＦＴと略す）
液晶表示装置の製造においては、無アルカリガラスや石
英等の透明非晶質絶縁体基板上に化学気相成長（ＣＶ
Ｄ）法等で非晶質Ｓｉを堆積し、これを電気炉により６
００℃程度で１〜１００時間程度熱アニ−ルしたり、あ
るいは、レ−ザビ−ムやランプを照射して１０ｎｓｅｃ
〜数ｓｅｃ程度の間、８００〜１２００℃程度に昇温し
たりして多結晶化している。
トランジスタ（以下薄膜トランジスタをＴＦＴと略す）
液晶表示装置の製造においては、無アルカリガラスや石
英等の透明非晶質絶縁体基板上に化学気相成長（ＣＶ
Ｄ）法等で非晶質Ｓｉを堆積し、これを電気炉により６
００℃程度で１〜１００時間程度熱アニ−ルしたり、あ
るいは、レ−ザビ−ムやランプを照射して１０ｎｓｅｃ
〜数ｓｅｃ程度の間、８００〜１２００℃程度に昇温し
たりして多結晶化している。
【０００３】こうして作られた多結晶Ｓｉ膜を所望の形
状、サイズにエッチングした後に、絶縁膜や多結晶Ｓｉ
膜やメタル膜を形成してパタ−ニングする。そして通常
ＴＦＴ形成工程の最後に、多結晶Ｓｉ膜とゲ−ト絶縁膜
界面付近に存在するダングリングボンド（１０19〜１０
22ｃｍ-3）を水素で埋めて終端化させる水素化が行われ
ている。この水素化により、電界効果移動度の増加や閾
値電圧の低減等のトランジスタ特性を向上させている。
水素化までのプロセス最高温度は基板となるガラスの歪
点以下の約６００℃以下である。
状、サイズにエッチングした後に、絶縁膜や多結晶Ｓｉ
膜やメタル膜を形成してパタ−ニングする。そして通常
ＴＦＴ形成工程の最後に、多結晶Ｓｉ膜とゲ−ト絶縁膜
界面付近に存在するダングリングボンド（１０19〜１０
22ｃｍ-3）を水素で埋めて終端化させる水素化が行われ
ている。この水素化により、電界効果移動度の増加や閾
値電圧の低減等のトランジスタ特性を向上させている。
水素化までのプロセス最高温度は基板となるガラスの歪
点以下の約６００℃以下である。
【０００４】従来、水素化の方法はプラズマ水素化又は
ＳｉＮ膜による水素化が行われて来た。プラズマ水素化
はプラズマ化学気相成長（ＰＣＶＤ）装置内で２００〜
４００℃で水素プラズマ下にＴＦＴを晒して水素化する
方法であり、ＳｉＮ膜による水素化は、パッシベ−ショ
ン膜として水素を多く含むＳｉＮ膜を成膜し、この膜中
の水素を３００〜４５０℃程度の熱により拡散させて水
素化を行う方法である。
ＳｉＮ膜による水素化が行われて来た。プラズマ水素化
はプラズマ化学気相成長（ＰＣＶＤ）装置内で２００〜
４００℃で水素プラズマ下にＴＦＴを晒して水素化する
方法であり、ＳｉＮ膜による水素化は、パッシベ−ショ
ン膜として水素を多く含むＳｉＮ膜を成膜し、この膜中
の水素を３００〜４５０℃程度の熱により拡散させて水
素化を行う方法である。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
断面図に示すように従来のプレーナ型多結晶ＳｉＴＦＴ
においては、水素が入り始める面とチャネルの多結晶Ｓ
ｉ表面が１μｍ程度離れており、さらに厚さが２００ｎ
ｍ程度以上あるＳｉゲート電極５の中は水素が拡散しに
くいことから、水素は層間絶縁膜を経てゲート電極周囲
から横方向にゲート絶縁膜４を通ってＳｉ−ゲート絶縁
膜界面に到達する。
断面図に示すように従来のプレーナ型多結晶ＳｉＴＦＴ
においては、水素が入り始める面とチャネルの多結晶Ｓ
ｉ表面が１μｍ程度離れており、さらに厚さが２００ｎ
ｍ程度以上あるＳｉゲート電極５の中は水素が拡散しに
くいことから、水素は層間絶縁膜を経てゲート電極周囲
から横方向にゲート絶縁膜４を通ってＳｉ−ゲート絶縁
膜界面に到達する。
【０００６】このように拡散距離が長いことと、プラズ
マ水素化の場合にはＰＣＶＤ装置内の水素濃度が１０9
ｃｍ-3程度と低いために、十分な水素化が成されるまで
に数時間程度の時間がかかるという問題点がある。
マ水素化の場合にはＰＣＶＤ装置内の水素濃度が１０9
ｃｍ-3程度と低いために、十分な水素化が成されるまで
に数時間程度の時間がかかるという問題点がある。
【０００７】また、ＳｉＮ膜による水素化においては、
水素の濃度が１０22ｃｍ-3程度あり、プラズマ水素化よ
りも密度が高いことから３０分程度と短時間で水素化が
行われるものの、やはりパッシベーションのＳｉＮ膜と
多結晶Ｓｉ−ゲート絶縁膜界面との距離が１μｍ程度離
れているため、大きいサイズのＴＦＴは水素化されにく
く、移動度の増加や閾値電圧の減少等の特性改善がおこ
なわれないという問題点がある。
水素の濃度が１０22ｃｍ-3程度あり、プラズマ水素化よ
りも密度が高いことから３０分程度と短時間で水素化が
行われるものの、やはりパッシベーションのＳｉＮ膜と
多結晶Ｓｉ−ゲート絶縁膜界面との距離が１μｍ程度離
れているため、大きいサイズのＴＦＴは水素化されにく
く、移動度の増加や閾値電圧の減少等の特性改善がおこ
なわれないという問題点がある。
【０００８】またいずれの水素化においても、多結晶Ｓ
ｉ内の水素拡散が遅いことからゲート電極周囲からゲー
ト絶縁膜４の中を横方向にのみ水素が拡散するという事
もあって、あらゆるサイズのＴＦＴのＳｉ−ゲート絶縁
膜界面全域に水素が拡散せず、ＴＦＴの特性がばらつく
という問題点もある。
ｉ内の水素拡散が遅いことからゲート電極周囲からゲー
ト絶縁膜４の中を横方向にのみ水素が拡散するという事
もあって、あらゆるサイズのＴＦＴのＳｉ−ゲート絶縁
膜界面全域に水素が拡散せず、ＴＦＴの特性がばらつく
という問題点もある。
【０００９】また別の水素化の方法として、チャネルＳ
ｉ膜の下層全面にＳｉＮ膜を堆積して、水素供給源とＳ
ｉ−ＳｉＯ2界面との距離を短くするという方法がある
が、これはプラズマシリコン窒化膜自身がもつ大きい内
部応力と熱処理により生じる急激な温度変化のために、
レーザやランプで熱処理した後に、膜中にクラックが生
じてＴＦＴが動作しなくなる等の問題が生じる。
ｉ膜の下層全面にＳｉＮ膜を堆積して、水素供給源とＳ
ｉ−ＳｉＯ2界面との距離を短くするという方法がある
が、これはプラズマシリコン窒化膜自身がもつ大きい内
部応力と熱処理により生じる急激な温度変化のために、
レーザやランプで熱処理した後に、膜中にクラックが生
じてＴＦＴが動作しなくなる等の問題が生じる。
【００１０】このほかに、ゲート絶縁膜にＳｉＯ2膜の
代わりにＳｉＮ膜を使用して水素化を不要にすることも
考えられるが、ＳｉＮ膜自身がストイキオメトリーから
ずれ易いため抵抗率が１０9Ωｃｍ程度と低かったり、
膜厚が１００ｎｍ程度と薄かったりする場合には、絶縁
膜の伝導やピンホール等によりゲート・ソース間或いは
ゲート・ドレイン間がリークしやすくなるため２００ｎ
ｍ程度以上に膜厚を厚くしなければならない。膜厚を厚
くすれば電界効果移動度が高くてもＴＦＴの相互コンダ
クタンスが小さくなって、高速の動作が不可能となり、
ドライバ回路も透明ガラス基板に作り込むという多結晶
ＳｉＴＦＴの目的が達成されないことになる。
代わりにＳｉＮ膜を使用して水素化を不要にすることも
考えられるが、ＳｉＮ膜自身がストイキオメトリーから
ずれ易いため抵抗率が１０9Ωｃｍ程度と低かったり、
膜厚が１００ｎｍ程度と薄かったりする場合には、絶縁
膜の伝導やピンホール等によりゲート・ソース間或いは
ゲート・ドレイン間がリークしやすくなるため２００ｎ
ｍ程度以上に膜厚を厚くしなければならない。膜厚を厚
くすれば電界効果移動度が高くてもＴＦＴの相互コンダ
クタンスが小さくなって、高速の動作が不可能となり、
ドライバ回路も透明ガラス基板に作り込むという多結晶
ＳｉＴＦＴの目的が達成されないことになる。
【００１１】そこで本発明の課題は、レーザビームやラ
ンプによるアニールによって非晶質Ｓｉを多結晶化する
プレーナ型多結晶ＳｉＴＦＴにおいて、ＴＦＴのサイズ
にかかわらず多結晶Ｓｉ−ゲート絶縁膜界面のダングリ
ングボンドを終端化させるための水素化を効率的かつ確
実に行い、ＳｉＴＦＴの電界効果移動度や閾値電圧など
の電気特性を一様に改善することにある。
ンプによるアニールによって非晶質Ｓｉを多結晶化する
プレーナ型多結晶ＳｉＴＦＴにおいて、ＴＦＴのサイズ
にかかわらず多結晶Ｓｉ−ゲート絶縁膜界面のダングリ
ングボンドを終端化させるための水素化を効率的かつ確
実に行い、ＳｉＴＦＴの電界効果移動度や閾値電圧など
の電気特性を一様に改善することにある。
【００１２】
【課題を解決するための手段】本発明の多結晶シリコン
薄膜トランジスタは、チャネル部のポリシリコン膜を２
層とし、その層間に水素を多量に含むプラズマシリコン
窒化物からなる層を封じ込めることにより、前記課題を
解決するものである。また、本発明においては、基板上
に下層のチャネルポリシリコンを堆積する工程と、水素
を多量に含むプラズマシリコン窒化物をプラズマ化学気
相法で堆積する工程と、前記プラズマシリコン窒化物の
不要部分を食刻する工程と、上層のチャネルポリシリコ
ンを堆積する工程とを含む方法により多結晶シリコン薄
膜トランジスタを製造することができる。
薄膜トランジスタは、チャネル部のポリシリコン膜を２
層とし、その層間に水素を多量に含むプラズマシリコン
窒化物からなる層を封じ込めることにより、前記課題を
解決するものである。また、本発明においては、基板上
に下層のチャネルポリシリコンを堆積する工程と、水素
を多量に含むプラズマシリコン窒化物をプラズマ化学気
相法で堆積する工程と、前記プラズマシリコン窒化物の
不要部分を食刻する工程と、上層のチャネルポリシリコ
ンを堆積する工程とを含む方法により多結晶シリコン薄
膜トランジスタを製造することができる。
【００１３】
【作用】本発明においては、多結晶ＳｉＴＦＴの製造プ
ロセスにおいて、チャネル部のポリＳｉ膜を２層構造と
し、その層間に水素多量に含むプラズマシリコン窒化膜
を封じ込めることにより、ＳｉＴＦＴ製造の最終工程で
のＳｉ−ゲート絶縁膜界面のダングリングボンドの水素
化の水素源を前記プラズマシリコン窒化膜とすることが
できる。
ロセスにおいて、チャネル部のポリＳｉ膜を２層構造と
し、その層間に水素多量に含むプラズマシリコン窒化膜
を封じ込めることにより、ＳｉＴＦＴ製造の最終工程で
のＳｉ−ゲート絶縁膜界面のダングリングボンドの水素
化の水素源を前記プラズマシリコン窒化膜とすることが
できる。
【００１４】これにより、水素を必要とするダングリン
グボンドから水素供給源までの距離が非常に短くなり、
水素化のための熱アニール処理時間を短くすることがで
きる。また、チャネル部分に対して均一に水素が供給さ
れるため、同一基板上の画素用ＴＦＴやドライバ用ＴＦ
Ｔなどの異なる形状や寸法の多結晶ＳｉＴＦＴも均一に
水素化される。
グボンドから水素供給源までの距離が非常に短くなり、
水素化のための熱アニール処理時間を短くすることがで
きる。また、チャネル部分に対して均一に水素が供給さ
れるため、同一基板上の画素用ＴＦＴやドライバ用ＴＦ
Ｔなどの異なる形状や寸法の多結晶ＳｉＴＦＴも均一に
水素化される。
【００１５】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。図１は本発明の多結晶ＳｉＴＦＴでチャネルポリＳ
ｉ膜を２層とし、その層間に水素を多量に含むプラズマ
シリコン窒化膜を挟んだ構造を有するものの断面図であ
る。このプラズマシリコン窒化膜は平行平板型プラズマ
気相成長（ＰＣＶＤ）装置によって堆積する。堆積条件
の一例は、原料の流量が、ＳｉＨ4；３０ＳＣＣＭ、Ｎ
Ｈ3；１００ＳＣＣＭ、圧力０．６Ｔｏｒｒ、ＲＦパワ
ー０．１６Ｗ／ｃｍ2、温度３００℃である。
る。図１は本発明の多結晶ＳｉＴＦＴでチャネルポリＳ
ｉ膜を２層とし、その層間に水素を多量に含むプラズマ
シリコン窒化膜を挟んだ構造を有するものの断面図であ
る。このプラズマシリコン窒化膜は平行平板型プラズマ
気相成長（ＰＣＶＤ）装置によって堆積する。堆積条件
の一例は、原料の流量が、ＳｉＨ4；３０ＳＣＣＭ、Ｎ
Ｈ3；１００ＳＣＣＭ、圧力０．６Ｔｏｒｒ、ＲＦパワ
ー０．１６Ｗ／ｃｍ2、温度３００℃である。
【００１６】このようなプラズマシリコン窒化膜中の水
素はランプやレーザ等が加える短時間の熱では逃散せ
ず、ＴＦＴプロセスの後に行う保護膜の形成を終えても
プラズマシリコン窒化膜中には水素が１０22ｃｍ-3程度
と十分な量が残っており、水素化の供給源となりうるも
のである。またＳｉ膜は約２００ｎｍ以下と薄いため、
膜の垂直方向にも水素は拡散することが可能である。
素はランプやレーザ等が加える短時間の熱では逃散せ
ず、ＴＦＴプロセスの後に行う保護膜の形成を終えても
プラズマシリコン窒化膜中には水素が１０22ｃｍ-3程度
と十分な量が残っており、水素化の供給源となりうるも
のである。またＳｉ膜は約２００ｎｍ以下と薄いため、
膜の垂直方向にも水素は拡散することが可能である。
【００１７】この構造のＴＦＴの膜厚・膜種の一例は次
の通りである。プラズマシリコン窒化膜２は２００ｎｍ
である。チャネルＳｉ膜３１および３２は１００ｎｍ程
度である。これはＰＣＶＤ法等で非晶質Ｓｉ膜を形成
し、ランプやレーザ光で多結晶化する。ゲート絶縁膜４
は熱ＣＶＤ法等でＳｉＯ2膜を１００〜２００ｎｍ成膜
する。ゲート電極５は熱ＣＶＤ法等で形成したポリＳｉ
膜で２００〜４００ｎｍの厚さである。層間絶縁膜６は
熱ＣＶＤ法によるＳｉＯ2膜で３００〜７００ｎｍ形成
する。電極７はスパッタ法によって成膜したＡｌ等のメ
タルで３００〜１０００ｎｍ成膜する。透明電極８はス
パッタ法等によるＩＴＯ（ｉｎｄｉｕｍｔｉｎ ｏｘｉ
ｄｅ）膜で、５０〜３００ｎｍ形成する。パッシベーシ
ョン膜９はＰＣＶＤ法等によるＳｉＮ膜等で２００〜５
００ｎｍ形成する。水素の拡散は図１の構造まで形成し
た後、電気炉において３００〜４５０℃の熱アニールを
行う。
の通りである。プラズマシリコン窒化膜２は２００ｎｍ
である。チャネルＳｉ膜３１および３２は１００ｎｍ程
度である。これはＰＣＶＤ法等で非晶質Ｓｉ膜を形成
し、ランプやレーザ光で多結晶化する。ゲート絶縁膜４
は熱ＣＶＤ法等でＳｉＯ2膜を１００〜２００ｎｍ成膜
する。ゲート電極５は熱ＣＶＤ法等で形成したポリＳｉ
膜で２００〜４００ｎｍの厚さである。層間絶縁膜６は
熱ＣＶＤ法によるＳｉＯ2膜で３００〜７００ｎｍ形成
する。電極７はスパッタ法によって成膜したＡｌ等のメ
タルで３００〜１０００ｎｍ成膜する。透明電極８はス
パッタ法等によるＩＴＯ（ｉｎｄｉｕｍｔｉｎ ｏｘｉ
ｄｅ）膜で、５０〜３００ｎｍ形成する。パッシベーシ
ョン膜９はＰＣＶＤ法等によるＳｉＮ膜等で２００〜５
００ｎｍ形成する。水素の拡散は図１の構造まで形成し
た後、電気炉において３００〜４５０℃の熱アニールを
行う。
【００１８】図３はチャネルポリＳｉを２層としてプラ
ズマシリコン窒化膜を封じ込める構造を形成する過程の
一例を示す図である。Ｓｉ膜は化学気相成長法で行えば
段差の部分も被覆でき、プラズマＳｉＮ膜を密封できる
ものである。そのプロセス例を以下に説明する。図３
（ａ）においてまず下層のチャネルポリＳｉ３１を堆積
する。図３（ｂ）において挟み込むプラズマＳｉＮ膜２
を堆積した後、図３（ｃ）においてＳｉＮ膜をパターニ
ングする。次に図３（ｄ）において上層のチャネルポリ
Ｓｉ３２を堆積する。そして図３（ｅ）においてチャネ
ル部ポリＳｉ膜を一括してパターニングする。その後の
プロセスは従来法と同じである。
ズマシリコン窒化膜を封じ込める構造を形成する過程の
一例を示す図である。Ｓｉ膜は化学気相成長法で行えば
段差の部分も被覆でき、プラズマＳｉＮ膜を密封できる
ものである。そのプロセス例を以下に説明する。図３
（ａ）においてまず下層のチャネルポリＳｉ３１を堆積
する。図３（ｂ）において挟み込むプラズマＳｉＮ膜２
を堆積した後、図３（ｃ）においてＳｉＮ膜をパターニ
ングする。次に図３（ｄ）において上層のチャネルポリ
Ｓｉ３２を堆積する。そして図３（ｅ）においてチャネ
ル部ポリＳｉ膜を一括してパターニングする。その後の
プロセスは従来法と同じである。
【００１９】また、本実施例のＴＦＴ構造では、シリコ
ン窒化膜はＳｉより抵抗が十分に高いために、ソース・
ドレイン間のリークも起こらず、またシリコン窒化膜は
パターニングされているために、シリコン窒化膜自身の
持つ内部応力もトランジスタ周辺で緩和されて、膜中に
クラックが生じることもない。この構造を有するＴＦＴ
プロセスにおいて、非晶質Ｓｉ膜の多結晶化及びソース
・ドレイン領域の活性化は短時間で行えるレーザやラン
プによるアニールが適当で、ソース・ドレインの活性化
もレーザやランプで行う方が望ましい。
ン窒化膜はＳｉより抵抗が十分に高いために、ソース・
ドレイン間のリークも起こらず、またシリコン窒化膜は
パターニングされているために、シリコン窒化膜自身の
持つ内部応力もトランジスタ周辺で緩和されて、膜中に
クラックが生じることもない。この構造を有するＴＦＴ
プロセスにおいて、非晶質Ｓｉ膜の多結晶化及びソース
・ドレイン領域の活性化は短時間で行えるレーザやラン
プによるアニールが適当で、ソース・ドレインの活性化
もレーザやランプで行う方が望ましい。
【００２０】
【発明の効果】以上説明したとおり、本発明において
は、多結晶ＳｉＴＦＴの製造プロセスにおいて、チャネ
ル部のポリＳｉ膜を２層構造とし、その層間に水素を多
量に含むプラズマシリコン窒化膜を封じ込めることによ
り、ＳｉＴＦＴ製造の最終工程でのＳｉ−ゲート絶縁膜
界面のダングリングボンドを終端する水素化の水素供給
源を界面近くに持つことになり、水素化のための熱アニ
ール時間が短くなり生産効率が高まるという効果があ
る。
は、多結晶ＳｉＴＦＴの製造プロセスにおいて、チャネ
ル部のポリＳｉ膜を２層構造とし、その層間に水素を多
量に含むプラズマシリコン窒化膜を封じ込めることによ
り、ＳｉＴＦＴ製造の最終工程でのＳｉ−ゲート絶縁膜
界面のダングリングボンドを終端する水素化の水素供給
源を界面近くに持つことになり、水素化のための熱アニ
ール時間が短くなり生産効率が高まるという効果があ
る。
【００２１】また、同一基板上の画素用ＴＦＴやドライ
バ用ＴＦＴなどのあらゆる形状や寸法の多結晶ＳｉＴＦ
Ｔも均一に水素化され、これらの電界効果移動度や閾値
電圧などの電気特性を一様に改善することができるとい
う効果がある。
バ用ＴＦＴなどのあらゆる形状や寸法の多結晶ＳｉＴＦ
Ｔも均一に水素化され、これらの電界効果移動度や閾値
電圧などの電気特性を一様に改善することができるとい
う効果がある。
【図１】図１は、本発明の多結晶ＳｉＴＦＴの断面図で
ある。
ある。
【図２】図２は、従来方式のプレーナ型多結晶ＳｉＴＦ
Ｔの断面図である。
Ｔの断面図である。
【図３】図３は、チャネルポリＳｉを２層としてプラズ
マシリコン窒化膜を封じ込める構造を形成する過程の一
例を示す断面図である。
マシリコン窒化膜を封じ込める構造を形成する過程の一
例を示す断面図である。
１ 無アルカリガラスや石英等の透明ガラス基板 ２ プラズマシリコン窒化膜 ３ チャネル部多結晶Ｓｉ膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ 層間絶縁膜 ７ ソース・ドレイン電極 ８ 透明電極膜 ９ パッシベーション膜 ３１ 下層チャネル部多結晶Ｓｉ膜 ３２ 上層チャネル部多結晶Ｓｉ膜
フロントページの続き (72)発明者 土本 修平 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (2)
- 【請求項１】 多結晶シリコン薄膜トランジスタにおい
て、チャネル部のポリシリコン膜を２層とし、その層間
に水素を多量に含むプラズマシリコン窒化物からなる層
を封じ込めることを特徴とする多結晶シリコン薄膜トラ
ンジスタ。 - 【請求項２】 多結晶シリコン薄膜トランジスタの製造
方法において、基板上に下層のチャネルポリシリコンを
堆積する工程と、水素を多量に含むプラズマシリコン窒
化物をプラズマ化学気相法で堆積する工程と、前記プラ
ズマシリコン窒化物の不要部分を食刻する工程と、上層
のチャネルポリシリコンを堆積する工程とを含むことを
特徴とする多結晶シリコン薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22868392A JPH0677484A (ja) | 1992-08-27 | 1992-08-27 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22868392A JPH0677484A (ja) | 1992-08-27 | 1992-08-27 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677484A true JPH0677484A (ja) | 1994-03-18 |
Family
ID=16880176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22868392A Pending JPH0677484A (ja) | 1992-08-27 | 1992-08-27 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677484A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118139A (en) * | 1997-12-09 | 2000-09-12 | Nec Corporation | Thin film transistor with reduced hydrogen passivation process time |
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| JP2001345454A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002057166A (ja) * | 2000-06-02 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2006117900A1 (ja) * | 2005-04-26 | 2006-11-09 | Sharp Kabushiki Kaisha | 半導体装置の製造方法及び半導体装置 |
| US7300829B2 (en) * | 2003-06-02 | 2007-11-27 | Applied Materials, Inc. | Low temperature process for TFT fabrication |
| US7781775B2 (en) | 2006-01-25 | 2010-08-24 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| CN105009297A (zh) * | 2013-03-12 | 2015-10-28 | 应用材料公司 | 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法 |
-
1992
- 1992-08-27 JP JP22868392A patent/JPH0677484A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118139A (en) * | 1997-12-09 | 2000-09-12 | Nec Corporation | Thin film transistor with reduced hydrogen passivation process time |
| US6281053B1 (en) | 1997-12-09 | 2001-08-28 | Nec Corporation | Thin film transistor with reduced hydrogen passivation process time |
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| JP2001345454A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002057166A (ja) * | 2000-06-02 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| US7300829B2 (en) * | 2003-06-02 | 2007-11-27 | Applied Materials, Inc. | Low temperature process for TFT fabrication |
| JPWO2006117900A1 (ja) * | 2005-04-26 | 2008-12-18 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置 |
| US7897443B2 (en) | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| WO2006117900A1 (ja) * | 2005-04-26 | 2006-11-09 | Sharp Kabushiki Kaisha | 半導体装置の製造方法及び半導体装置 |
| US7781775B2 (en) | 2006-01-25 | 2010-08-24 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| CN105009297A (zh) * | 2013-03-12 | 2015-10-28 | 应用材料公司 | 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法 |
| JP2016514372A (ja) * | 2013-03-12 | 2016-05-19 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 金属酸化物半導体ｔｆｔ用誘電体膜のピンホール評価方法 |
| CN105009297B (zh) * | 2013-03-12 | 2019-06-14 | 应用材料公司 | 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| TW465113B (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| CN106783628B (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| JPH0677484A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| KR100666563B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JPS62172761A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| KR100421907B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0878699A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| KR100425156B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH0462174B2 (ja) | ||
| JPH05315360A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002368009A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| CN100367479C (zh) | 一种薄膜晶体管的制造方法 | |
| KR100442289B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR100525435B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |