JPH0677664A - 多層配線基板に内装した薄膜抵抗素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 抵抗膜の表面が空気または液体に触れないよ
うにし、かつ抵抗膜が下層の抵抗電極膜と直接接触しな
いようにすることによって接触抵抗を低減し、かつ抵抗
値ばらつきを小さくできる多層配線基板に内装した薄膜
抵抗素子およびその製造方法を提供する。 【構成】 基板１上に絶縁膜２が成膜され、この絶縁膜
２上に順に抵抗膜３、第１の抵抗電極膜４、配線電極膜
を兼ねた第２の抵抗電極膜５が成膜され、この第２の抵
抗電極膜５が基板１のスルーホールに内装された導体６
と電気的に接続されている。そして、抵抗膜３と第１の
抵抗電極膜４が同一真空槽内で真空を破らずに連続的に
成膜され、さらに第１の抵抗電極膜４の上層の第２の抵
抗電極膜５によりスルーホール９で下層の導体６と接続
され、かつ抵抗素子を形成する下層には抵抗膜がない構
造となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜抵抗素子を内装し
た多層配線基板に関し、特に電子部品を実装するための
回路基板などに用いられる薄膜多層配線基板において、
抵抗膜と抵抗電極膜の接触界面における接触抵抗を低減
し、抵抗値ばらつきの小さい高精度な抵抗素子の形成が
可能とされる多層配線基板に内装した薄膜抵抗素子およ
びその製造方法に適用して有効な技術に関する。

【０００２】

【従来の技術】従来、薄膜多層配線基板に内装した抵抗
素子における電極構造に関しては、たとえば特開昭６０
−１３６３９１号公報に記載されるように、中心に一方
の抵抗円形電極を持ち、この円形電極より半径が大き
く、かつ同心円状に抵抗体部を配し、この抵抗体の外周
を他方の抵抗電極とした構造になっているものがある。

【０００３】また、抵抗値の決定に関しては、たとえば
特開昭６３−２０５９９１号公報で、抵抗電極膜として
厚い電極膜と薄い電極膜の２層構造を用い、薄い電極膜
のパターン形状により抵抗値を決定する方法が提案され
ている。

【０００４】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術において、たとえば特開昭６０−１３６３９
１号公報の技術の構造では、抵抗膜の上下層の電極導体
と抵抗膜の接触界面の接触抵抗に対して配慮がされてお
らず、そのために抵抗素子の抵抗値精度が低く、精度の
面で問題がある。

【０００５】同様に、特開昭６３−２０５９９１号公報
の技術においても、電極膜と抵抗膜の接触抵抗に対する
配慮がされておらず、安定した精度の高い抵抗値の抵抗
素子が得られないという問題がある。

【０００６】そこで、本発明の目的は、上記従来技術の
問題点である抵抗素子の低い抵抗値精度を解決するもの
であり、抵抗膜の表面が空気または液体に触れないよう
にし、かつ抵抗膜が下層の抵抗電極膜と直接接触しない
ようにすることによって接触抵抗を低減し、かつ抵抗素
子の抵抗値ばらつきを小さくすることができる多層配線
基板に内装した薄膜抵抗素子およびその製造方法を提供
することにある。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【０００９】すなわち、本発明の多層配線基板に内装し
た薄膜抵抗素子は、下層のスルーホールから一方の抵抗
電極を取り、他方の抵抗電極を別の下層のスルーホール
または上層のスルーホールに接続する抵抗素子を内装し
た薄膜多層配線基板であって、抵抗膜の上層に第１の抵
抗電極膜を持ち、かつ抵抗膜とこの第１の抵抗電極膜を
同一真空槽内で真空を破らずに連続的に成膜し、さらに
第１の抵抗電極膜の上層に配線電極膜を兼ねた第２の抵
抗電極膜を持ち、この第２の抵抗電極膜によりスルーホ
ールの底面で下層の導体との接続を行い、かつ抵抗素子
を形成する下層のスルーホールの底面には抵抗膜がない
構造を持つものである。

【００１０】また、本発明の多層配線基板に内装した薄
膜抵抗素子の製造方法は、前記抵抗膜の下層のスルーホ
ールを形成すべき絶縁膜を成膜後、この絶縁膜上の全面
に抵抗膜および第１の抵抗電極膜を成膜し、その後第１
回目のエッチングにより絶縁膜のスルーホールを形成す
べき部位および抵抗電極と配線電極を分離すべき部位の
第１の抵抗電極膜、抵抗膜を除去し、さらに第２回目の
エッチングで絶縁膜にスルーホールを形成し、続いて第
１の抵抗電極膜と同一材料で第２の抵抗電極膜を基板全
面に成膜し、さらに第３回目のエッチングにより抵抗を
形成すべき部位の第１の抵抗電極膜と第２の抵抗電極膜
を除去し、抵抗電極の形成および抵抗電極と配線電極の
分離のためのエッチングを同時に行うものである。

【００１１】さらに、本発明の多層配線基板に内装した
薄膜抵抗素子の他の製造方法は、前記抵抗膜の下層のス
ルーホールを形成すべき絶縁膜を成膜後、この絶縁膜上
の全面に抵抗膜および第１の抵抗電極膜を成膜し、その
後第１回目のエッチングにより絶縁膜のスルーホールを
形成すべき部位、抵抗電極と配線電極を分離すべき部位
および抵抗を形成すべき部位の第１の抵抗電極膜を除去
し、さらに第２回目のエッチングにより絶縁膜のスルー
ホールを形成すべき部位および抵抗電極と配線電極を分
離すべき部位の前記抵抗膜を、第１回目のエッチングで
形成した第１の抵抗電極膜の除去部より面積的に少ない
領域を除去でき、かつ第１の抵抗電極膜のオーバハング
のない構造とされるマスクにより除去し、その後第３回
目のエッチングで絶縁膜にスルーホールを形成し、続い
て第２の抵抗電極膜を基板全面に成膜し、さらに第４回
目のエッチングにより抵抗を形成すべき部位の第２の抵
抗電極膜を除去し、抵抗電極の形成および抵抗電極と配
線電極の分離のためのエッチングを、第１回目のエッチ
ングで形成した第１の抵抗電極膜の除去部より面積的に
大きい領域を除去できるマスクを使用して形成するもの
である。

【００１２】

【作用】前記した多層配線基板に内装した薄膜抵抗素子
およびその製造方法によれば、接触界面に接触抵抗を形
成し易い抵抗膜は、下層の抵抗電極膜とは直接接触せ
ず、かつ上層の抵抗電極膜との接触は真空槽内での連続
成膜なので、抵抗膜と抵抗電極膜との接触界面において
接触抵抗が形成されることがない。

【００１３】また、下層の抵抗電極膜との接触は、もう
１層の上層の抵抗電極膜にて行うため、接触界面は全て
抵抗電極膜同士となるので、上記と同様に接触抵抗は発
生しない。

【００１４】すなわち、従来技術で発生する抵抗膜と抵
抗電極膜の接触界面の接触抵抗は、抵抗膜の表面に酸化
膜が形成されることにより発生する。特に、この表面酸
化膜は、主構成元素として酸素を含有する抵抗膜で発生
し易く、かつ抵抗膜の上層に抵抗電極膜をスパッタリン
グなどで成膜したときに発生する。

【００１５】この問題は、抵抗膜とその上層の抵抗電極
膜を同一真空槽内で連続的に成膜し、抵抗膜の表面が真
空槽外で空気または液体に触れない構成をとることによ
り解決できる。

【００１６】また、従来技術の構成では、下層の抵抗電
極膜とその上層の抵抗膜を積層しており、この場合も下
層の抵抗電極膜のフォトエッチングなどの処理により抵
抗電極膜の表面に酸化膜が形成されることにより、その
上層に積層した抵抗膜との接触界面に接触抵抗を持ち、
抵抗値精度を低下させている。

【００１７】この問題は、下層の抵抗電極膜と抵抗膜が
直接接触しない構造により解決できる。すなわち、スル
ーホールを形成すべき絶縁膜を全面に成膜後、抵抗膜、
抵抗電極膜を同一真空槽内で連続成膜し、その後スルー
ホールを形成すべき部位の抵抗電極膜および抵抗膜をフ
ォトエッチングでエッチングし、その後絶縁膜にスルー
ホールを形成し、引き続いて、その上層にもう１層の抵
抗電極膜をスパッタリングなどで成膜し、その後フォト
エッチングにより所望のパターンを形成することにより
達成できる。

【００１８】これにより、抵抗素子の形成において、接
触界面に接触抵抗を発生することがないので高精度な抵
抗素子を形成することができる。

【００１９】

【実施例１】図１(a),(b) は本発明の多層配線基板に内
装した薄膜抵抗素子およびその製造方法の一実施例であ
る多層配線基板の要部を示す断面図および平面図であ
る。

【００２０】まず、図１により本実施例の多層配線基板
の構成を説明する。

【００２１】本実施例の多層配線基板は、たとえば下層
のスルーホールから一方の抵抗電極を取り、他方の抵抗
電極を別の下層のスルーホールまたは上層のスルーホー
ルに接続する抵抗素子内装の薄膜多層配線基板とされ、
基板１上に絶縁膜２が成膜され、さらにこの絶縁膜２上
に順に抵抗膜３、第１の抵抗電極膜４、配線電極膜を兼
ねた第２の抵抗電極膜５が成膜され、この第２の抵抗電
極膜５が基板１のスルーホールに内装された導体６と電
気的に接続される構造となっている。

【００２２】次に、本実施例の作用について、多層配線
基板に内装される抵抗素子の製造方法を説明する。

【００２３】まず、裏面への電気的接続をとるために導
体６を形成した基板１上に、絶縁膜２を基板１の全面に
形成する。その後、たとえばＣｒ−ＳｉＯ₂ 膜などの抵
抗膜３、Ａｌ膜などの第１の抵抗電極膜４を、たとえば
スパッタリング法により同一真空槽内で真空を破らずに
連続的に成膜する。

【００２４】この場合に、従来技術で問題となっていた
抵抗膜３の表面が空気または液体に触れることにより発
生する酸化膜が形成されることがないので、抵抗膜３と
第１の抵抗電極膜４の接触界面における接触抵抗を極力
小さくすることができる。

【００２５】さらに、第１回目のフォトエッチングによ
り、絶縁膜２にスルーホールを形成すべき部位７および
抵抗電極と配線電極を分離すべき部位８に対して第１の
抵抗電極膜４、抵抗膜３のエッチングを行う。その後、
第２回目のフォトエッチングにより絶縁膜２にスルーホ
ール９を形成する。

【００２６】続いて、スパッタリング法により、たとえ
ばＡｌ膜などの第１の抵抗電極膜４と同じ材料で配線電
極膜を兼ねた第２の抵抗電極膜５を成膜する。

【００２７】さらに、第３回目のフォトエッチングによ
り、抵抗素子を形成すべき部位１０、すなわち直径ｂと
直径ａで囲まれた部位、および抵抗電極と配線電極を分
離すべき部位８に対して第２の抵抗電極膜５、第１の抵
抗電極膜４のエッチングを行う。

【００２８】従って、本実施例の多層配線基板によれ
ば、接触界面に接触抵抗を形成し易い抵抗膜３と、第１
の抵抗電極膜４との接触を真空槽内での連続成膜により
可能となり、抵抗膜３の表面に酸化膜が形成されること
がないので、抵抗膜３と第１の抵抗電極膜４との接触界
面において接触抵抗が発生されることなく、これによっ
て高精度な抵抗素子を形成することができる。

【００２９】また、第１の抵抗電極膜４との接触は、そ
の上層の第２の抵抗電極膜５により行われるため、接触
界面は全て抵抗電極膜同士となるので、積層構造におけ
る接触抵抗を小さくすることができる。

【００３０】

【実施例２】図２(a),(b) は本発明の多層配線基板に内
装した薄膜抵抗素子およびその製造方法の他の実施例で
ある多層配線基板の要部を示す断面図および平面図であ
る。

【００３１】本実施例の多層配線基板は、実施例１と同
様に基板１上に絶縁膜２が成膜され、さらにこの絶縁膜
２上に順に抵抗膜３、第１の抵抗電極膜４ａ、配線電極
膜を兼ねた第２の抵抗電極膜５が成膜され、この第２の
抵抗電極膜５が基板１のスルーホールに内装された導体
６と電気的に接続される構造となっており、実施例１と
の相違点は第１の抵抗電極膜４ａと第２の抵抗電極膜５
との材質を変える点である。

【００３２】すなわち、本実施例の多層配線基板におけ
る抵抗素子は、第１の抵抗電極膜４ａとしてＣｒ膜、第
２の抵抗電極膜５としてＡｌ膜を成膜するものであり、
この場合に第１の抵抗電極膜４ａと第２の抵抗電極膜５
とを、異なる寸法のフォトマスクにより階段状に形成す
るものである。

【００３３】次に、本実施例の作用について、多層配線
基板に内装される抵抗素子の製造方法を説明する。

【００３４】まず、裏面への電気的接続をとるため導体
６を形成した基板１上に、絶縁膜２を基板１の全面に形
成する。その後、抵抗膜３としてのＣｒ−ＳｉＯ₂ 膜、
第１の抵抗電極膜４ａとしてのＣｒ膜をスパッタリング
法により同一真空槽内で真空を破らずに連続的に成膜す
る。

【００３５】さらに、第１回目のフォトエッチングによ
り、絶縁膜２にスルーホールを形成すべき部位７ａの円
周内部、抵抗電極と配線電極を分離すべき部位８ａおよ
び抵抗素子を形成すべき部位１０ａ、すなわち図２の直
径ｃと直径ｄで囲まれた部位内の第１の抵抗電極膜４ａ
をエッチングする。

【００３６】続いて、第２回目のフォトエッチングによ
り抵抗膜３をエッチングする。この時、使用するフォト
マスクは、第１回目のフォトエッチング時に使用したフ
ォトマスクと寸法を変え、スルーホールを形成すべき部
位７ａではエッチング後の抵抗膜３の端面１１が第１の
抵抗電極膜４ａの端面１２の外になるようにし、また抵
抗電極と配線電極を分離すべき部位８ａでも同様のフォ
トマスク寸法とする。

【００３７】さらに、第３回目のフォトエッチングによ
り絶縁膜２にスルーホール９を形成する。その後、スパ
ッタリング法により、配線電極膜を兼ねた第２の抵抗電
極膜５としてのＡｌ膜を成膜する。

【００３８】そして、第４回目のフォトエッチングによ
り、抵抗素子を形成すべき部位１０ａ、すなわち直径ｅ
と直径ｆで囲まれた部位および抵抗電極と配線電極を分
離すべき部位８ａのエッチングを行う。この第４回目の
フォトエッチングにおいても、直径ｅは直径ｃより小さ
く、直径ｆは直径ｄより大きくして第１の抵抗電極膜４
ａの端面１２が露出するフォトマスク寸法とし、抵抗電
極と配線電極を分離すべき部位８ａでも同様の構成とな
るフォトマスクを使用する。

【００３９】従って、本実施例の多層配線基板によれ
ば、実施例１と同様に抵抗膜３と第１の抵抗電極膜４ａ
との接触を真空槽内での連続成膜により可能とし、かつ
接触界面が全て抵抗電極膜同士となるので、接触界面に
おける接触抵抗を小さくすることができ、その上、Ｃｒ
膜の第１の抵抗電極膜４ａの端面１２で、下層における
Ｃｒ−ＳｉＯ₂ 膜の抵抗膜３がサイドエッチングされて
発生する、いわゆる第１の抵抗電極膜４ａのオーバハン
グの発生がないので、抵抗値ばらつきのない高精度でか
つ高信頼性の抵抗素子を形成することができる。

【００４０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００４１】たとえば、前記実施例の多層配線基板につ
いては、第１の抵抗電極膜４，４ａおよび第２の抵抗電
極膜５として、Ａｌ膜またはＣｒ膜を成膜した場合につ
いて説明したが、本発明は前記実施例に限定されるもの
ではなく、Ｆｅ膜、Ｃｕ膜などの他の金属膜についても
広く適用可能である。

【００４２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００４３】(1).抵抗膜の上層に第１の抵抗電極膜を持
ち、かつ抵抗膜とこの第１の抵抗電極膜を同一真空槽内
で真空を破らずに連続的に成膜し、さらに第１の抵抗電
極膜の上層に配線電極膜を兼ねた第２の抵抗電極膜を持
ち、この第２の抵抗電極膜によりスルーホールの底面で
下層の導体との接続を行い、かつ抵抗素子を形成する下
層のスルーホールの底面には抵抗膜がない構造とするこ
とにより、接触界面に接触抵抗を形成し易い抵抗膜を、
下層の抵抗電極膜と直接接触させず、かつ上層の第１の
抵抗電極膜とは真空槽内での連続成膜により接触可能と
し、これによって薄膜抵抗素子における接触抵抗の発生
を低減することができる。

【００４４】(2).前記(1) において、特に第１の抵抗電
極膜と第２の抵抗電極膜とを異なる寸法のフォトマスク
により階段状に形成することにより、第１の抵抗電極膜
のオーバハングの発生がないので、抵抗値ばらつきのな
い薄膜抵抗素子を形成することができる。

【００４５】(3).前記(1) および(2) により、抵抗膜と
抵抗電極膜の接触界面に接触抵抗は発生せず、かつ抵抗
膜と配線電極膜が直接接触する面はなく、抵抗電極膜と
配線電極膜またはその他の配線導体と配線電極膜の接触
で多層配線回路が形成されるので、回路内のいずれの部
位でも接触抵抗は発生せず、抵抗値ばらつきのない高精
度でかつ高信頼性の薄膜抵抗素子を内装した多層配線基
板を形成することができる。

【図面の簡単な説明】

【図１】(a),(b) は本発明の多層配線基板に内装した薄
膜抵抗素子およびその製造方法の実施例１である多層配
線基板の要部を示す断面図および平面図である。

【図２】(a),(b) は本発明の多層配線基板に内装した薄
膜抵抗素子およびその製造方法の実施例２である多層配
線基板の要部を示す断面図および平面図である。

【符号の説明】

１ 基板 ２ 絶縁膜 ３ 抵抗膜 ４，４ａ 第１の抵抗電極膜 ５ 第２の抵抗電極膜 ６ 導体 ７，７ａ スルーホールを形成すべき部位 ８，８ａ 抵抗電極と配線電極を分離すべき部位 ９ スルーホール １０，１０ａ 抵抗素子を形成すべき部位 １１ 抵抗膜の端面 １２ 第１の抵抗電極膜の端面

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ｃ 6921−4Ｅ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 下層のスルーホールから一方の抵抗電極
   を取り、他方の抵抗電極を別の下層のスルーホールまた
   は上層のスルーホールに接続する抵抗素子を内装した薄
   膜多層配線基板であって、抵抗膜の上層に第１の抵抗電
   極膜を持ち、かつ前記抵抗膜と該第１の抵抗電極膜を同
   一真空槽内で真空を破らずに連続的に成膜し、さらに前
   記第１の抵抗電極膜の上層に配線電極膜を兼ねた第２の
   抵抗電極膜を持ち、該第２の抵抗電極膜によりスルーホ
   ールの底面で下層の導体との接続を行い、かつ抵抗素子
   を形成する下層のスルーホールの底面には抵抗膜がない
   構造を持つことを特徴とする多層配線基板に内装した薄
   膜抵抗素子。
2. 【請求項２】 前記抵抗膜の下層のスルーホールを形成
   すべき絶縁膜を成膜後、該絶縁膜上の全面に前記抵抗膜
   および前記第１の抵抗電極膜を成膜し、その後第１回目
   のエッチングにより前記絶縁膜のスルーホールを形成す
   べき部位および抵抗電極と配線電極を分離すべき部位の
   前記第１の抵抗電極膜、前記抵抗膜を除去し、さらに第
   ２回目のエッチングで前記絶縁膜にスルーホールを形成
   し、続いて前記第１の抵抗電極膜と同一材料で前記第２
   の抵抗電極膜を基板全面に成膜し、さらに第３回目のエ
   ッチングにより抵抗を形成すべき部位の前記第１の抵抗
   電極膜と前記第２の抵抗電極膜を除去し、抵抗電極の形
   成および抵抗電極と配線電極の分離のためのエッチング
   を同時に行うことを特徴とする請求項１記載の多層配線
   基板に内装した薄膜抵抗素子の製造方法。
3. 【請求項３】 前記抵抗膜の下層のスルーホールを形成
   すべき絶縁膜を成膜後、該絶縁膜上の全面に前記抵抗膜
   および前記第１の抵抗電極膜を成膜し、その後第１回目
   のエッチングにより前記絶縁膜のスルーホールを形成す
   べき部位、抵抗電極と配線電極を分離すべき部位および
   抵抗を形成すべき部位の前記第１の抵抗電極膜を除去
   し、さらに第２回目のエッチングにより前記絶縁膜のス
   ルーホールを形成すべき部位および抵抗電極と配線電極
   を分離すべき部位の前記抵抗膜を、前記第１回目のエッ
   チングで形成した前記第１の抵抗電極膜の除去部より面
   積的に少ない領域を除去でき、かつ前記第１の抵抗電極
   膜のオーバハングのない構造とされるマスクにより除去
   し、その後第３回目のエッチングで前記絶縁膜にスルー
   ホールを形成し、続いて前記第２の抵抗電極膜を基板全
   面に成膜し、さらに第４回目のエッチングにより抵抗を
   形成すべき部位の前記第２の抵抗電極膜を除去し、抵抗
   電極の形成および抵抗電極と配線電極の分離のためのエ
   ッチングを、前記第１回目のエッチングで形成した前記
   第１の抵抗電極膜の除去部より面積的に大きい領域を除
   去できるマスクを使用して形成することを特徴とする請
   求項１記載の多層配線基板に内装した薄膜抵抗素子の製
   造方法。