JPH0677797A - 電力用スイッチング半導体モジュール - Google Patents
電力用スイッチング半導体モジュールInfo
- Publication number
- JPH0677797A JPH0677797A JP25206892A JP25206892A JPH0677797A JP H0677797 A JPH0677797 A JP H0677797A JP 25206892 A JP25206892 A JP 25206892A JP 25206892 A JP25206892 A JP 25206892A JP H0677797 A JPH0677797 A JP H0677797A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- turned
- gate
- switching
- power switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電力用スイッチング半導体素子がオンからオ
フにスイッチングする際の過渡的な電圧振動に伴うオー
バーシュートのノイズの発生を防止する。 【構成】 電力用スイッチング半導体素子１，２のゲー
トｇの入力回路に、半導体素子１，２のオンからオフへ
のスイッチング時にゲートｇとエミッタｅとの間の入力
容量１３，１４の放電によりオンし，半導体素子１，２
のコレクタｃとゲートｇとの間の帰還容量１５，１６を
介して入力容量１３，１４に流れる電流のバイパス路を
形成し，ゲートｇを半導体素子１，２のオンレベルより
低い電圧に抑制する半導体素子構成のバイパス用スイッ
チング回路２１，２２を設ける。
フにスイッチングする際の過渡的な電圧振動に伴うオー
バーシュートのノイズの発生を防止する。 【構成】 電力用スイッチング半導体素子１，２のゲー
トｇの入力回路に、半導体素子１，２のオンからオフへ
のスイッチング時にゲートｇとエミッタｅとの間の入力
容量１３，１４の放電によりオンし，半導体素子１，２
のコレクタｃとゲートｇとの間の帰還容量１５，１６を
介して入力容量１３，１４に流れる電流のバイパス路を
形成し，ゲートｇを半導体素子１，２のオンレベルより
低い電圧に抑制する半導体素子構成のバイパス用スイッ
チング回路２１，２２を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、電力用スイッチング半
導体素子を内蔵した電力用スイッチング半導体モジュー
ルに関する。
導体素子を内蔵した電力用スイッチング半導体モジュー
ルに関する。
【０００２】
【従来の技術】従来、ＩＧＢＴ，ＭＯＳＦＥＴ，パワー
トランジスタ等の電力用スイッチング半導体素子を内蔵
した電力用スイッチング半導体モジュールは、例えば無
停電電源装置，通信用電源，溶接機，充電器等の電源装
置に用いられ、この場合、モジュールに印加された直流
電源を電力用スイッチング半導体の高周波スイッチング
により高周波電源に変換する。
トランジスタ等の電力用スイッチング半導体素子を内蔵
した電力用スイッチング半導体モジュールは、例えば無
停電電源装置，通信用電源，溶接機，充電器等の電源装
置に用いられ、この場合、モジュールに印加された直流
電源を電力用スイッチング半導体の高周波スイッチング
により高周波電源に変換する。
【０００３】そして、従来のこの種電力用スイッチング
半導体モジュールの代表的なものは、図４に示すように
構成される。同図は２個の電力用スイッチング半導体素
子を内蔵する場合を示し、１，２は電力用スイッチング
半導体モジュール３に内蔵されたＩＧＢＴ構成の２個の
電力用スイッチング半導体素子であり、それぞれ制御端
子としてのゲートｇ及び第１，第２の出力端子としての
エミッタｅ，コレクタｃを有し、半導体素子１のエミッ
タｅと半導体素子２のコレクタｃとはモジュール３内で
接続されている。
半導体モジュールの代表的なものは、図４に示すように
構成される。同図は２個の電力用スイッチング半導体素
子を内蔵する場合を示し、１，２は電力用スイッチング
半導体モジュール３に内蔵されたＩＧＢＴ構成の２個の
電力用スイッチング半導体素子であり、それぞれ制御端
子としてのゲートｇ及び第１，第２の出力端子としての
エミッタｅ，コレクタｃを有し、半導体素子１のエミッ
タｅと半導体素子２のコレクタｃとはモジュール３内で
接続されている。
【０００４】４，５はアノード，カソードが半導体素子
１，２のエミッタｅ，コレクタｃに接続されたダイオー
ド、６〜９はモジュール３の４個の入力側の端子であ
り、端子６，７は半導体素子１のゲートｇ，半導体素子
１のエミッタｅと半導体素子２のコレクタｃとの接続点
αに接続され、端子８，９は半導体素子２のゲートｇ，
エミッタｅに接続されている。
１，２のエミッタｅ，コレクタｃに接続されたダイオー
ド、６〜９はモジュール３の４個の入力側の端子であ
り、端子６，７は半導体素子１のゲートｇ，半導体素子
１のエミッタｅと半導体素子２のコレクタｃとの接続点
αに接続され、端子８，９は半導体素子２のゲートｇ，
エミッタｅに接続されている。
【０００５】１０〜１２はモジュール３の３個の出力側
の端子であり、端子１０は半導体素子１のコレクタｃに
接続され、端子１１は接続点αに接続され、端子１２は
半導体素子２のエミッタｅに接続されている。
の端子であり、端子１０は半導体素子１のコレクタｃに
接続され、端子１１は接続点αに接続され、端子１２は
半導体素子２のエミッタｅに接続されている。
【０００６】１３，１４は半導体素子１，２それぞれの
ゲートｇ，エミッタｅ間に寄生する入力容量、１５，１
６は半導体素子１，２それぞれのコレクタｃ，ゲートｇ
間に寄生する帰還容量である。
ゲートｇ，エミッタｅ間に寄生する入力容量、１５，１
６は半導体素子１，２それぞれのコレクタｃ，ゲートｇ
間に寄生する帰還容量である。
【０００７】１７，１８は半導体素子１，２のゲート入
力回路に逆相の駆動信号を供給する２個の駆動信号源で
あり、信号源１７は入力抵抗１９を介して端子６，７間
に接続され、信号源１８は入力抵抗２０を介して端子
８，９間に接続されている。
力回路に逆相の駆動信号を供給する２個の駆動信号源で
あり、信号源１７は入力抵抗１９を介して端子６，７間
に接続され、信号源１８は入力抵抗２０を介して端子
８，９間に接続されている。
【０００８】なお、端子１０，１２には直流電源の正，
負端子が接続され、端子１１と例えば直流電源の中点の
端子との間に負荷が設けられる。そして、信号源１７，
１８のいずれからもモジュール３に駆動信号が供給され
ないときは、半導体素子１，２は共にオフする。
負端子が接続され、端子１１と例えば直流電源の中点の
端子との間に負荷が設けられる。そして、信号源１７，
１８のいずれからもモジュール３に駆動信号が供給され
ないときは、半導体素子１，２は共にオフする。
【０００９】つぎに、信号源１７がオンしてこの信号源
１７から駆動信号が供給されると、この信号が端子６，
７を介して半導体素子１の入力回路に供給され、半導体
素子１がオンし、端子１０から半導体素子１，端子１１
を介して負荷に電流が流れる。このとき、信号源１８は
オフしてこの信号源１８からは駆動信号が供給されない
ため、半導体素子２はオフに保たれる。
１７から駆動信号が供給されると、この信号が端子６，
７を介して半導体素子１の入力回路に供給され、半導体
素子１がオンし、端子１０から半導体素子１，端子１１
を介して負荷に電流が流れる。このとき、信号源１８は
オフしてこの信号源１８からは駆動信号が供給されない
ため、半導体素子２はオフに保たれる。
【００１０】つぎに、信号源１７がオフして信号源１８
がオンし、この信号源１８から駆動信号が供給される
と、半導体素子１は入力回路の駆動信号が遮断されてオ
フし、半導体素子２は駆動信号が入力回路に供給されて
オンする。このとき、半導体素子１においては、オンか
らオフにスイッチングした瞬時、帰還容量１５を介した
電流により入力容量１３が充電されてゲート・エミッタ
間電圧Ｖｇｅが３〜６Ｖのオンレベルの電圧以上に上昇
し、コレクタ・エミッタ間Ｖｃｅの電圧が低下してオン
状態に戻る。
がオンし、この信号源１８から駆動信号が供給される
と、半導体素子１は入力回路の駆動信号が遮断されてオ
フし、半導体素子２は駆動信号が入力回路に供給されて
オンする。このとき、半導体素子１においては、オンか
らオフにスイッチングした瞬時、帰還容量１５を介した
電流により入力容量１３が充電されてゲート・エミッタ
間電圧Ｖｇｅが３〜６Ｖのオンレベルの電圧以上に上昇
し、コレクタ・エミッタ間Ｖｃｅの電圧が低下してオン
状態に戻る。
【００１１】さらに、このオン状態に戻ると、入力容量
１３が放電してゲート・エミッタ間電圧Ｖｇｅが低下
し、再びオフに反転する。そして、前記と同様の入力容
量１３の充，放電をくり返しながらオフに収束し、この
間、半導体素子１のコレクタ・エミッタ間電圧Ｖｃｅは
図５に示すように振動しながら所定のオフレベルに収束
する。一方、半導体素子２のオンにより、負荷，端子１
１，半導体素子，端子１２の向きの電流が流れる。
１３が放電してゲート・エミッタ間電圧Ｖｇｅが低下
し、再びオフに反転する。そして、前記と同様の入力容
量１３の充，放電をくり返しながらオフに収束し、この
間、半導体素子１のコレクタ・エミッタ間電圧Ｖｃｅは
図５に示すように振動しながら所定のオフレベルに収束
する。一方、半導体素子２のオンにより、負荷，端子１
１，半導体素子，端子１２の向きの電流が流れる。
【００１２】つぎに、信号源１８がオフして信号源１７
がオンすると、半導体素子２がオンからオフにスイッチ
ングして半導体素子１がオフからオンにスイッチング
し、このとき、半導体素子２においては入力容量１４の
充，放電がくり返えされ、そのコレクタ・エミッタ間電
圧Ｖｃｅが図５と同様に振動しながら所定のオフレベル
に収束する。以降、信号源１７，１８の逆相のオン，オ
フにより、半導体素子１，２が逆相でスイッチングをく
り返し、負荷に高周波交流が給電される。
がオンすると、半導体素子２がオンからオフにスイッチ
ングして半導体素子１がオフからオンにスイッチング
し、このとき、半導体素子２においては入力容量１４の
充，放電がくり返えされ、そのコレクタ・エミッタ間電
圧Ｖｃｅが図５と同様に振動しながら所定のオフレベル
に収束する。以降、信号源１７，１８の逆相のオン，オ
フにより、半導体素子１，２が逆相でスイッチングをく
り返し、負荷に高周波交流が給電される。
【００１３】
【発明が解決しようとする課題】前記図４の従来モジュ
ールの場合、半導体素子１，２それぞれがオンからオフ
にスイッチングする際に、帰還容量１５，１６を介した
電流に基づく入力容量１３，１４の充，放電のくり返し
により、図５の過渡的な電圧振動に伴う大きなオーバー
シュートのノイズが電源ライン等に重畳し、外部機器等
に悪影響を与える問題点がある。
ールの場合、半導体素子１，２それぞれがオンからオフ
にスイッチングする際に、帰還容量１５，１６を介した
電流に基づく入力容量１３，１４の充，放電のくり返し
により、図５の過渡的な電圧振動に伴う大きなオーバー
シュートのノイズが電源ライン等に重畳し、外部機器等
に悪影響を与える問題点がある。
【００１４】そして、電力用スイッチング半導体素子が
ＭＯＳＦＥＴ，パワートランジスタ等の場合にも前記と
同様の問題点が生じる。本発明は、電力用スイッチング
半導体素子がオンからオフにスイッチングする際の過渡
的な電圧振動に伴うオーバーシュートのノイズの発生を
防止することを目的とする。
ＭＯＳＦＥＴ，パワートランジスタ等の場合にも前記と
同様の問題点が生じる。本発明は、電力用スイッチング
半導体素子がオンからオフにスイッチングする際の過渡
的な電圧振動に伴うオーバーシュートのノイズの発生を
防止することを目的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明の電力用スイッチング半導体モジュールに
おいては、内蔵の電力用スイッチング半導体素子の制御
端子を有する入力回路に、スイッチング半導体素子のオ
ンからオフへのスイッチング時に制御端子と第１の出力
端子との間の入力容量の放電によりオンし，第２の出力
端子と制御端子との間の帰還容量を介して入力容量に流
れる電流のバイパス路を形成し，制御端子をスイッチン
グ半導体素子のオンレベルより低い電圧に抑制する半導
体素子構成のバイパス用スイッチング回路を設ける。
めに、本発明の電力用スイッチング半導体モジュールに
おいては、内蔵の電力用スイッチング半導体素子の制御
端子を有する入力回路に、スイッチング半導体素子のオ
ンからオフへのスイッチング時に制御端子と第１の出力
端子との間の入力容量の放電によりオンし，第２の出力
端子と制御端子との間の帰還容量を介して入力容量に流
れる電流のバイパス路を形成し，制御端子をスイッチン
グ半導体素子のオンレベルより低い電圧に抑制する半導
体素子構成のバイパス用スイッチング回路を設ける。
【００１６】
【作用】前記のように構成された本発明の電力用スイッ
チング半導体モジュールの場合、電力用スイッチング半
導体素子がオンからオフにスイッチングするときに、バ
イパス用スイッチング回路がオンして入力容量に流れる
電流のバイパス路を形成するため、帰還容量を介した電
流による入力容量の充電が阻止されてスイッチング半導
体素子がオンせず、この半導体素子の過渡的なスイッチ
ングのくり返しに基づく電圧振動が抑制され、オーバー
シュートのノイズの発生が防止される。
チング半導体モジュールの場合、電力用スイッチング半
導体素子がオンからオフにスイッチングするときに、バ
イパス用スイッチング回路がオンして入力容量に流れる
電流のバイパス路を形成するため、帰還容量を介した電
流による入力容量の充電が阻止されてスイッチング半導
体素子がオンせず、この半導体素子の過渡的なスイッチ
ングのくり返しに基づく電圧振動が抑制され、オーバー
シュートのノイズの発生が防止される。
【００１７】
【実施例】実施例について、図１ないし図３を参照して
説明する。 （１実施例）まず、１実施例について、図１及び図２を
参照して説明する。図１において、図４と同一符号は同
一もしくは相当するものを示し、異なる点は、半導体素
子１，２のゲートｇの入力回路にバイパス用スイッチン
グ回路２１，２２それぞれを設けた点である。
説明する。 （１実施例）まず、１実施例について、図１及び図２を
参照して説明する。図１において、図４と同一符号は同
一もしくは相当するものを示し、異なる点は、半導体素
子１，２のゲートｇの入力回路にバイパス用スイッチン
グ回路２１，２２それぞれを設けた点である。
【００１８】このスイッチング回路２１，２２は、バイ
パス路を形成するＰＮＰ型のトランジスタ２３，２４，
逆流防止用のダイオード２５，２６及びベースバイアス
用の抵抗２７，２８により形成されている。
パス路を形成するＰＮＰ型のトランジスタ２３，２４，
逆流防止用のダイオード２５，２６及びベースバイアス
用の抵抗２７，２８により形成されている。
【００１９】そして、トランジスタ２３，２４はベース
が端子６，８に接続され、エミッタが半導体素子１，２
のゲートｇに接続され、コレクタが端子１１，１２に接
続されている。
が端子６，８に接続され、エミッタが半導体素子１，２
のゲートｇに接続され、コレクタが端子１１，１２に接
続されている。
【００２０】また、ダイオード２５，２６はアノード，
カソードがトランジスタ２３，２４のベース，エミッタ
に接続され、抵抗２７，２８はトランジスタ２３，２４
のベース，コレクタ間に設けられている。そして、信号
源１７がオンしてその駆動信号で半導体素子１がオン
し、信号源１８がオフして半導体素子２がオフしている
とする。
カソードがトランジスタ２３，２４のベース，エミッタ
に接続され、抵抗２７，２８はトランジスタ２３，２４
のベース，コレクタ間に設けられている。そして、信号
源１７がオンしてその駆動信号で半導体素子１がオン
し、信号源１８がオフして半導体素子２がオフしている
とする。
【００２１】つぎに、信号源１７がオフして信号源１８
がオンすると、信号源１７のオフにより半導体素子１は
オンからオフにスイッチングし、信号源１８のオンによ
り半導体素子２はオフからオンにスイッチングする。こ
のとき、半導体素子１においては駆動信号が供給されな
くなってダイオード２５がオフし、入力容量１３の放電
電流がトランジスタ２３のエミッタ，ベース及び抵抗２
７を流れ、半導体素子１はゲート・エミッタ間電圧Ｖｇ
ｅが低下してオフし、トランジスタ２３はオンする。
がオンすると、信号源１７のオフにより半導体素子１は
オンからオフにスイッチングし、信号源１８のオンによ
り半導体素子２はオフからオンにスイッチングする。こ
のとき、半導体素子１においては駆動信号が供給されな
くなってダイオード２５がオフし、入力容量１３の放電
電流がトランジスタ２３のエミッタ，ベース及び抵抗２
７を流れ、半導体素子１はゲート・エミッタ間電圧Ｖｇ
ｅが低下してオフし、トランジスタ２３はオンする。
【００２２】このオンにより端子１０から帰還容量１５
を介して入力容量１３に流れる電流のバイパス路が形成
され、入力容量１３の過渡的な再充電が阻止される。そ
して、トランジスタ２３のコレクタ・エミッタ間飽和電
圧（オン電圧）Ｖｃｅは０．２〜０．３Ｖであり、半導
体素子１のゲート・エミッタ間電圧Ｖｇｅはこの飽和電
圧Ｖｃｅ以下に保たれる。
を介して入力容量１３に流れる電流のバイパス路が形成
され、入力容量１３の過渡的な再充電が阻止される。そ
して、トランジスタ２３のコレクタ・エミッタ間飽和電
圧（オン電圧）Ｖｃｅは０．２〜０．３Ｖであり、半導
体素子１のゲート・エミッタ間電圧Ｖｇｅはこの飽和電
圧Ｖｃｅ以下に保たれる。
【００２３】そのため、半導体素子１のゲート・エミッ
タ間電圧Ｖｇｅは従来のように３〜６Ｖのオンレベルの
電圧（しきい値電圧）まで上昇することがなく、図２に
示すように過渡的な電圧振動のオーバーシュートなく、
オンレベルからオフレベルに２値変化し、従来のような
オーバーシュートのノイズが発生しない。
タ間電圧Ｖｇｅは従来のように３〜６Ｖのオンレベルの
電圧（しきい値電圧）まで上昇することがなく、図２に
示すように過渡的な電圧振動のオーバーシュートなく、
オンレベルからオフレベルに２値変化し、従来のような
オーバーシュートのノイズが発生しない。
【００２４】つぎに、信号源１８がオフして信号源１７
がオンし、半導体素子２がオンからオフにスイッチング
して半導体素子１がオフからオンにスイッチングする
と、半導体素子２において、ダイオード２６がオフして
トランジスタ２４がオンし、このオンにより入力容量１
４に流れる電流のバイパス路が形成される。このとき、
半導体素子２のゲート・エミッタ間電圧Ｖｇｅが図２と
同様、オーバーシュートなく２値レベル変化し、半導体
素子１がオンからオフにスイッチングする場合と同様、
オーバーシュートのノイズは発生しない。
がオンし、半導体素子２がオンからオフにスイッチング
して半導体素子１がオフからオンにスイッチングする
と、半導体素子２において、ダイオード２６がオフして
トランジスタ２４がオンし、このオンにより入力容量１
４に流れる電流のバイパス路が形成される。このとき、
半導体素子２のゲート・エミッタ間電圧Ｖｇｅが図２と
同様、オーバーシュートなく２値レベル変化し、半導体
素子１がオンからオフにスイッチングする場合と同様、
オーバーシュートのノイズは発生しない。
【００２５】（他の実施例）つぎに、他の実施例につい
て、図３を参照して説明する。図３において、図１と同
一符号は同一のものを示し、図１と異なる点は、図１の
スイッチング回路２１，２２の代わりにバイパス用スイ
ッチング回路２９，３０を設けた点である。
て、図３を参照して説明する。図３において、図１と同
一符号は同一のものを示し、図１と異なる点は、図１の
スイッチング回路２１，２２の代わりにバイパス用スイ
ッチング回路２９，３０を設けた点である。
【００２６】このスイッチング回路２９，３０は、２個
のＮＰＮ型のトランジスタ３１，３２又は３３，３４及
び図１のダイオード２５，２６に相当する逆流防止用の
ダイオード３５，３６，バイアス用の抵抗３７，３８に
より形成されている。そして、トランジスタ３１，３２
は互いのベース，コレクタが接続されてサイリスタを形
成し、トランジスタ３３，３４も互いのベース，コレク
タが接続されてサイリスタを形成する。
のＮＰＮ型のトランジスタ３１，３２又は３３，３４及
び図１のダイオード２５，２６に相当する逆流防止用の
ダイオード３５，３６，バイアス用の抵抗３７，３８に
より形成されている。そして、トランジスタ３１，３２
は互いのベース，コレクタが接続されてサイリスタを形
成し、トランジスタ３３，３４も互いのベース，コレク
タが接続されてサイリスタを形成する。
【００２７】そのため、例えば半導体素子１がオンから
オフにスイッチングするときは、入力容量１３の放電電
流によりトランジスタ３１，３２がオンしてこのオンが
保持され、図１の場合よりスイッチング時間が短くな
り、過渡的な電圧振動に伴うオーバーシュートを防止し
て一層高速にスイッチングする。そして、前記両実施例
では半導体素子１，２をＩＧＢＴ構成として説明した
が、半導体素子１，２がＭＯＳＦＥＴ或いはパワートラ
ンジスタ構成であっても同様の効果が得られる。
オフにスイッチングするときは、入力容量１３の放電電
流によりトランジスタ３１，３２がオンしてこのオンが
保持され、図１の場合よりスイッチング時間が短くな
り、過渡的な電圧振動に伴うオーバーシュートを防止し
て一層高速にスイッチングする。そして、前記両実施例
では半導体素子１，２をＩＧＢＴ構成として説明した
が、半導体素子１，２がＭＯＳＦＥＴ或いはパワートラ
ンジスタ構成であっても同様の効果が得られる。
【００２８】また、前記両実施例では２個の半導体素子
１，２を内蔵したモジュール３に適用したが、電力用ス
イッチング半導体素子を１個又は３個以上内蔵したモジ
ュールにも適用できるのは勿論である。さらに、スイッ
チング回路２１，２２又は２９，３０を半導体素子１，
２に組込んでＩＣ化し、モジュール３をＩＣ化すること
も可能である。そして、バイパス用スイッチング回路の
構成及びモジュールの各端子と外部回路との接続等は実
施例に限定されるものではない。
１，２を内蔵したモジュール３に適用したが、電力用ス
イッチング半導体素子を１個又は３個以上内蔵したモジ
ュールにも適用できるのは勿論である。さらに、スイッ
チング回路２１，２２又は２９，３０を半導体素子１，
２に組込んでＩＣ化し、モジュール３をＩＣ化すること
も可能である。そして、バイパス用スイッチング回路の
構成及びモジュールの各端子と外部回路との接続等は実
施例に限定されるものではない。
【００２９】
【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載する効果を奏する。電力用スイ
ッチング半導体素子１，２がオンからオフにスイッチン
グするときに、バイパス用スイッチング回路２１，２２
又は２９，３０がオンして入力容量１３，１４に流れる
電流のバイパス路を形成するため、帰還容量１５，１６
を介した電流による入力容量１３，１４の充電が阻止さ
れて半導体素子１，２がオンせず、この半導体素子１，
２の過渡的なスイッチングのくり返しに基づく電圧振動
が抑制され、オーバーシュートのノイズの発生を防止す
ることができる。
ているため、以下に記載する効果を奏する。電力用スイ
ッチング半導体素子１，２がオンからオフにスイッチン
グするときに、バイパス用スイッチング回路２１，２２
又は２９，３０がオンして入力容量１３，１４に流れる
電流のバイパス路を形成するため、帰還容量１５，１６
を介した電流による入力容量１３，１４の充電が阻止さ
れて半導体素子１，２がオンせず、この半導体素子１，
２の過渡的なスイッチングのくり返しに基づく電圧振動
が抑制され、オーバーシュートのノイズの発生を防止す
ることができる。
【図１】本発明の電力用スイッチング半導体モジュール
の１実施例の結線図である。
の１実施例の結線図である。
【図２】図１の動作説明用の波形図である。
【図３】本発明の他の実施例の結線図である。
【図４】従来例の結線図である。
【図５】図４の動作説明用の波形図である。
１，２ 電力用スイッチング半導体素子 １３，１４ 入力容量 １５，１６ 帰還容量 ２１，２２，２９，３０ バイパス用スイッチング回路 ｇ 制御端子としてのゲート ｅ 第１の出力端子としてのエミッタ ｃ 第２の出力端子としてのコレクタ
Claims (1)
- 【請求項１】 制御端子に供給される駆動信号のオン，
オフによりスイッチングする電力用スイッチング半導体
素子を内蔵した電力用スイッチング半導体モジュールに
おいて、 前記制御端子が設けられた前記半導体素子の入力回路
に、前記スイッチング半導体素子のオンからオフへのス
イッチング時に前記制御端子と前記スイッチング半導体
素子の第１の出力端子との間の入力容量の放電によりオ
ンし，前記スイッチング半導体素子の第２の出力端子と
前記制御端子との間の帰還容量を介して前記入力容量に
流れる電流のバイパス路を形成し，前記制御端子を前記
スイッチング半導体素子のオンレベルより低い電圧に抑
制する半導体素子構成のバイパス用スイッチング回路を
設けたことを特徴とする電力用スイッチング半導体モジ
ュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25206892A JPH0677797A (ja) | 1992-08-26 | 1992-08-26 | 電力用スイッチング半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25206892A JPH0677797A (ja) | 1992-08-26 | 1992-08-26 | 電力用スイッチング半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677797A true JPH0677797A (ja) | 1994-03-18 |
Family
ID=17232108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25206892A Pending JPH0677797A (ja) | 1992-08-26 | 1992-08-26 | 電力用スイッチング半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677797A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023768A (ja) * | 2000-11-14 | 2003-01-24 | Lg Industrial Syst Co Ltd | Ｉｇｂｔインバータのゲート駆動回路 |
| JP2013179828A (ja) * | 2008-08-21 | 2013-09-09 | Mitsubishi Electric Corp | 電力用半導体素子の駆動回路 |
| JP2023043775A (ja) * | 2021-09-16 | 2023-03-29 | 富士電機株式会社 | 半導体装置及びこれを備えた点火制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239721A (ja) * | 1988-07-29 | 1990-02-08 | Sansha Electric Mfg Co Ltd | 絶縁ゲート型電力用半導体素子の駆動回路 |
| JPH0260318A (ja) * | 1988-08-26 | 1990-02-28 | Sansha Electric Mfg Co Ltd | 絶緑ゲート型電力用半導体の駆動回路 |
-
1992
- 1992-08-26 JP JP25206892A patent/JPH0677797A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239721A (ja) * | 1988-07-29 | 1990-02-08 | Sansha Electric Mfg Co Ltd | 絶縁ゲート型電力用半導体素子の駆動回路 |
| JPH0260318A (ja) * | 1988-08-26 | 1990-02-28 | Sansha Electric Mfg Co Ltd | 絶緑ゲート型電力用半導体の駆動回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023768A (ja) * | 2000-11-14 | 2003-01-24 | Lg Industrial Syst Co Ltd | Ｉｇｂｔインバータのゲート駆動回路 |
| JP2013179828A (ja) * | 2008-08-21 | 2013-09-09 | Mitsubishi Electric Corp | 電力用半導体素子の駆動回路 |
| US9806593B2 (en) | 2008-08-21 | 2017-10-31 | Mitsubishi Electric Corporation | Drive circuit of power semiconductor device |
| JP2023043775A (ja) * | 2021-09-16 | 2023-03-29 | 富士電機株式会社 | 半導体装置及びこれを備えた点火制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041739A (en) | Substrate potential generating circuit | |
| KR101571952B1 (ko) | 스위칭 회로 및 반도체 모듈 | |
| US5089719A (en) | Drive circuit for a semiconductor device with high voltage for turn-on and low voltage for normal operation | |
| US5361008A (en) | Switching circuit of low power consumption | |
| US4594650A (en) | Inverter device | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| WO1994027370A1 (en) | Circuit for driving a half-bridge | |
| JP2000253646A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
| CN114977865A (zh) | 电驱动系统的有源放电 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| KR100967781B1 (ko) | 인버터에서 스위칭 소자의 구동회로 | |
| US20250007507A1 (en) | Drive circuit to drive power semiconductor element, power semiconductor module, and power conversion device | |
| JPH0362612A (ja) | ゲートドライブ回路 | |
| US5677599A (en) | Circuit for driving an electroluminescent lamp | |
| JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
| US20090251198A1 (en) | Circuit Arrangement and Method for Driving an Electronic Component With an Output Signal From a Microprocessor | |
| US4701631A (en) | Monolithically integrated control circuit for the switching of transistors | |
| JPH0956166A (ja) | 電力変換装置 | |
| JP2000092822A (ja) | 半導体スイッチング素子の駆動電源回路 | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| US5859770A (en) | Output circuit for PWM inverter with no floating state | |
| JP3791393B2 (ja) | インバータ回路 | |
| US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 |