JPH0678873U - デューティ比測定回路 - Google Patents

Abstract

(57)【要約】 【目的】 ０〜１００％の全レンジにわたって高精度に
デューティ比を測定できるデューティ比測定回路を実現
することを目的とする。 【構成】 内部ゲート信号生成回路が入力パルス信号の
周期と等しい周期の内部ゲート信号を生成して出力す
る。入力パルス信号はコンパレータによって２値化され
る。コンパレータの出力と内部クロックのアンドがアン
ドゲートでとられ、入力パルス信号がハイレベル期間に
発生している内部クロックがアンドゲートを通過する。
カウンタはアンドゲートを通過したクロックのクロック
数をカウントし、内部ゲート信号を受けるとこのときの
カウントを出力し、その後リセットされる。演算部は、
カウンタが出力したカウントをもとに、次式から入力パ
ルス信号のデューティ比Ｄを求める。 Ｄ＝（Ｔ_C／Ｔ_G）×ｎ×１００［％］ Ｔ_C：内部クロックの周期、Ｔ_G：内部ゲート信号の周期 ｎ：カウンタが出力したカウント

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はパルス信号のデューティ比を測定するデューティ比測定回路に関する ものである。更に詳しくは、０％〜１００％の範囲にわたってデューティ比を測 定できるデューティ比測定回路に関するものである。

【０００２】

【従来の技術】

通常のカウンタにはデューティ比を測定する機能はない。このため、従来は、 測定者がオシロスコープで波形を観測してデューティ比を求めていた。しかし、 波形観測によって求めたデューティ比では十分な精度が得られない。 また、一部のディジタルオシロスコープにはデューティを演算により求められ るものがあった。ただし、このオシロスコープでは０〜１００％の全レンジにわ たって測定できるものはなかった。

【０００３】

【考案が解決しようとする課題】

本考案は上述した問題点を解決するためになされたものであり、０〜１００％ の全レンジにわたって高精度にデューティ比を測定できるデューティ比測定回路 を実現することを目的とする。

【０００４】

【課題を解決するための手段】

本考案は、 入力パルス信号のデューティ比を測定するデューティ比測定回路において、 入力パルス信号を所定のしきい値と比較して２値化するコンパレータと、 入力パルス信号の周期に比べて十分短い周期の内部クロックを生成して出力す る内部クロック生成回路と、 前記コンパレータの出力と前記内部クロックのアンドをとるアンドゲートと、 入力パルス信号の周期と等しい周期になった内部ゲート信号を生成して出力す る内部ゲート信号生成回路と、 前記アンドゲートを通過した内部クロックのクロック数をカウントし、前記内 部ゲート信号生成回路が発生する内部ゲート信号を受け、受けた時点におけるカ ウントを出力してからリセットされるカウンタと、 前記カウンタが出力したカウントを受け、次式から入力パルス信号のデューテ ィ比Ｄを求める演算部と、 Ｄ＝（Ｔ_C／Ｔ_G）×ｎ×１００［％］ Ｔ_C：内部クロックの周期、Ｔ_G：内部ゲート信号の周期 ｎ：カウンタが出力したカウント を具備したことを特徴とするデューティ比測定回路である。

【０００５】

【作用】

このような本考案では、内部ゲート信号生成回路が入力パルス信号の周期と等 しい周期の内部ゲート信号を生成して出力する。 入力パルス信号はコンパレータによって２値化される。コンパレータの出力と 内部クロックのアンドがアンドゲートでとられ、入力パルス信号がハイレベル期 間に発生している内部クロックがアンドゲートを通過する。 カウンタはアンドゲートを通過したクロックのクロック数をカウントし、内部 ゲート信号を受けるとこのときのカウントを出力し、その後リセットされる。 演算部は、カウンタが出力したカウントをもとに、次式から入力パルス信号の デューティ比Ｄを求める。 Ｄ＝（Ｔ_C／Ｔ_G）×ｎ×１００［％］ Ｔ_C：内部クロックの周期、Ｔ_G：内部ゲート信号の周期 ｎ：カウンタが出力したカウント

【０００６】

【実施例】

以下、図面を用いて本考案を説明する。 図１は本考案の一実施例を示した構成図である。 図１において、１は入力パルス信号を所定のしきい値と比較して２値化するコ ンパレータ、２はコンパレータ１にしきい値を与えるＤ／Ａ変換器である。入力 パルス信号にコンパレータ１を通過させることによって、入力パルス信号のハイ レベルの部分とローレベルの部分を検出する。 ３は入力パルス信号の周期に比べて十分短い周期の内部クロックＣＬＫ１を生 成して出力する内部クロック発生回路、４はコンパレータ１の出力と内部クロッ クＣＬＫ１のアンドをとるアンドゲートである。アンドゲート４を通過したクロ ックＣＬＫ２は入力パルス信号がハイレベル期間に発生している内部クロックで ある。５は入力パルス信号の周期と等しい周期になった内部ゲート信号を生成し て出力する内部ゲート信号生成回路である。入力パルス信号の周期は既知で、内 部ゲート信号生成回路５が生成する内部ゲート信号の周期は、外部から与えられ た設定信号や、デューティ比測定回路内に設けられたＣＰＵから与えられた設定 信号等により定められる。 ６はカウンタであり、アンドゲート４を通過したクロックＣＬＫ２のクロック 数をカウントし、内部ゲート信号生成回路５が発生する内部ゲート信号を受け、 受けた時点におけるカウントを出力してからリセットされる。 ７はＲＡＭ等を用いたメモリであり、カウンタ６が出力したカウントのデータ がロードされる。 ８は演算部であり、メモリ７にロードされたカウントをもとに、次式から入力 パルス信号のデューティ比Ｄを求める。 Ｄ＝（Ｔ_C／Ｔ_G）×ｎ×１００［％］ （１） Ｔ_C：内部クロックの周期、Ｔ_G：内部ゲート信号の周期 ｎ：カウンタ６が出力したカウント

【０００７】 図１の回路の動作を説明する。図２は各信号のタイムチャートである。 まず、内部ゲート信号の周期を入力パルス信号の周期と等しくしておく。 外部から入った入力パルス信号は入力段にあるコンパレータ１によってハイレ ベルの部分とローレベルの部分が検出される。コンパレータ１の出力と内部クロ ックのアンドがアンドゲート４でとられる。これによって、アンドゲート４に入 力されている内部クロックＣＬＫ１のうち、入力パルス信号がハイレベル期間に 発生している内部クロックがアンドゲート４を通過してクロックＣＬＫ２となる 。 カウンタ４はクロックＣＬＫ２のクロック数をカウントする。このカウントは 入力パルス信号のハイレベル期間の長さに相当する。入力パルス信号の１周期が 経過すると内部ゲート信号生成回路５は内部ゲート信号を発生する。カウンタ６ は内部ゲート信号を受け、その時のカウントをデータとしてメモリ７へロードし 、その後リセットされる。 演算部８は、メモリ７にロードされたカウントをもとに、前述した（１）式に より入力パルス信号のデューティ比Ｄを求める。 このような動作を入力パルス信号の周期毎に繰り返す。これによって、図２に 示すように各周期毎にデューティ比が求められる。

【０００８】

【考案の効果】

本考案によれば次の効果が得られる。 通常のカウンタでは周期を測定できてもデューティ比は測定できない。エッジ 検出機能付のカウンタを２台用いるとデューティ比は検出できる。すなわち、一 方のカウンタで入力パルス信号の立ち上がりから次の立ち上がりまでの時間をカ ウントして周期を計測し、他方のカウンタで入力パルス信号の立ち上がりから次 の立ち下がりまでの時間をカウントしてパルス幅を計測する。そして、これらの 計測値を除算してデューティ比を求める。しかし、２台のエッジ検出機能付のカ ウンタを用いても０％と１００％のデューティ比は検出できない。 本考案では、入力パルス信号の変化とかかわりなく入力パルス信号の周期毎に 発生する内部ゲート信号を測定回路内で生成している。また、入力パルス信号の 周期に比べて十分短い周期の内部クロックで時間計測をしている。これによって 、０〜１００％の全レンジにわたって高精度にデューティ比を測定できる。

【図面の簡単な説明】

【図１】本考案の一実施例を示した構成図である。

【図２】図１の回路の各信号のタイムチャートである。

【符号の説明】

１ コンパレータ ３ 内部クロック生成回路 ４ アンドゲート ５ 内部ゲート信号生成回路 ６ カウンタ ８ 演算部

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力パルス信号のデューティ比を測定す
   るデューティ比測定回路において、 入力パルス信号を所定のしきい値と比較して２値化する
   コンパレータと、 入力パルス信号の周期に比べて十分短い周期の内部クロ
   ックを生成して出力する内部クロック生成回路と、 前記コンパレータの出力と前記内部クロックのアンドを
   とるアンドゲートと、 入力パルス信号の周期と等しい周期になった内部ゲート
   信号を生成して出力する内部ゲート信号生成回路と、 前記アンドゲートを通過した内部クロックのクロック数
   をカウントし、前記内部ゲート信号生成回路が発生する
   内部ゲート信号を受け、受けた時点におけるカウントを
   出力してからリセットされるカウンタと、 前記カウンタが出力したカウントを受け、次式から入力
   パルス信号のデューティ比Ｄを求める演算部と、 Ｄ＝（Ｔ_C／Ｔ_G）×ｎ×１００［％］ Ｔ_C：内部クロックの周期、Ｔ_G：内部ゲート信号の周期 ｎ：カウンタが出力したカウント を具備したことを特徴とするデューティ比測定回路。