JPH0680634B2 - エピタキシャルウェーハおよびその製造方法 - Google Patents
エピタキシャルウェーハおよびその製造方法Info
- Publication number
- JPH0680634B2 JPH0680634B2 JP1802889A JP1802889A JPH0680634B2 JP H0680634 B2 JPH0680634 B2 JP H0680634B2 JP 1802889 A JP1802889 A JP 1802889A JP 1802889 A JP1802889 A JP 1802889A JP H0680634 B2 JPH0680634 B2 JP H0680634B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- epitaxial layer
- epitaxial wafer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 47
- 230000001681 protective effect Effects 0.000 claims description 24
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 239000012159 carrier gas Substances 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000007789 sealing Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、個別回路素子または集積回路素子を形成する
ためのエピタキシャルウェーハおよびその製造方法に関
するものである。
ためのエピタキシャルウェーハおよびその製造方法に関
するものである。
［従来の技術］ 半導体製造技術において、各種の回路素子を形成する場
合、例えば、Ｐ型またはＮ型の半導体基板を用い、その
半導体基板の上にP-型またはN-型のエピタキシャル層を
形成し、このエピタキシャル層に各種回路素子を形成す
ることが行われている。
合、例えば、Ｐ型またはＮ型の半導体基板を用い、その
半導体基板の上にP-型またはN-型のエピタキシャル層を
形成し、このエピタキシャル層に各種回路素子を形成す
ることが行われている。
ところで、このように半導体基板上にエピタキシャル層
を形成する場合、オートドーピングの問題を生じる。こ
のオートドーピング現象は、半導体基板からエピタキシ
ャル層への熱による固相拡散にもよるが、半導体基板に
おける側面部および背面部の不純物が気相中に一旦放出
され、当該不純物がエピタキシャル層表面に搬送される
ことによって生じる。
を形成する場合、オートドーピングの問題を生じる。こ
のオートドーピング現象は、半導体基板からエピタキシ
ャル層への熱による固相拡散にもよるが、半導体基板に
おける側面部および背面部の不純物が気相中に一旦放出
され、当該不純物がエピタキシャル層表面に搬送される
ことによって生じる。
このようなオートドーピングが生じるとエピタキシャル
層の不純物濃度が変化し、エピタキシャル層内において
不純物濃度が不均一化してしまう。特に、半導体基板と
エピタキシャル層との界面近傍のエピタキシャル層中の
不純物濃度が変動してしまい、所望のエピタキシャル層
の不純物濃度までに到達するのに相当のエピタキシャル
層が無駄になる。つまり、半導体基板と同じ導電型のエ
ピタキシャル層を形成する場合にあっては、その界面近
傍のエピタキシャル層中の不純物濃度が高くなってしま
い、一方、半導体基板と逆導電型のエピタキシャル層を
形成する場合にあっては、その界面近傍のエピタキシャ
ル層中の不純物濃度が低くなってしまうことから、所望
の不純物濃度のエピタキシャル層を得るには該エピタキ
シャル層を必要以上に厚くしなければならない。
層の不純物濃度が変化し、エピタキシャル層内において
不純物濃度が不均一化してしまう。特に、半導体基板と
エピタキシャル層との界面近傍のエピタキシャル層中の
不純物濃度が変動してしまい、所望のエピタキシャル層
の不純物濃度までに到達するのに相当のエピタキシャル
層が無駄になる。つまり、半導体基板と同じ導電型のエ
ピタキシャル層を形成する場合にあっては、その界面近
傍のエピタキシャル層中の不純物濃度が高くなってしま
い、一方、半導体基板と逆導電型のエピタキシャル層を
形成する場合にあっては、その界面近傍のエピタキシャ
ル層中の不純物濃度が低くなってしまうことから、所望
の不純物濃度のエピタキシャル層を得るには該エピタキ
シャル層を必要以上に厚くしなければならない。
そこで、従来、上記のような不都合を回避するため、エ
ピタキシャル層を形成する前に半導体基板の側面および
裏面に酸化膜からなる保護膜を形成し、当該酸化膜によ
って不純物の気相への放出を抑止し、その状態で半導体
基板の表面にエピタキシャル層を形成するようにしてい
た。このような技術については、例えば、特開昭58-958
19号公報に記載されている。
ピタキシャル層を形成する前に半導体基板の側面および
裏面に酸化膜からなる保護膜を形成し、当該酸化膜によ
って不純物の気相への放出を抑止し、その状態で半導体
基板の表面にエピタキシャル層を形成するようにしてい
た。このような技術については、例えば、特開昭58-958
19号公報に記載されている。
［発明が解決しようとする課題］ ところが、従来においては保護膜の化学的性質および形
成方法については十分な注意がはらわれておらず、保護
膜としては比較的容易に形成できる熱酸化膜を主として
用いていた。
成方法については十分な注意がはらわれておらず、保護
膜としては比較的容易に形成できる熱酸化膜を主として
用いていた。
この熱酸化膜により保護膜の形成は、半導体基板の全面
に熱酸化膜を形成し、その後半導体基板の表面側の熱酸
化膜のみを除去することによって行っていた。
に熱酸化膜を形成し、その後半導体基板の表面側の熱酸
化膜のみを除去することによって行っていた。
しかし、熱酸化膜は緻密で硬いため、半導体基板の表面
側の熱酸化膜除去を半導体基板の鏡面研磨加工（ポリッ
シング）の際に行なうとすれば、研磨除去のために多大
の時間を要する。そこで、従来は、鏡面研磨加工前に熱
酸化膜除去のための特別の工程を設けるのが一般的であ
った。
側の熱酸化膜除去を半導体基板の鏡面研磨加工（ポリッ
シング）の際に行なうとすれば、研磨除去のために多大
の時間を要する。そこで、従来は、鏡面研磨加工前に熱
酸化膜除去のための特別の工程を設けるのが一般的であ
った。
一方、保護膜として熱酸化膜の代わりにポリシリコンを
用いる技術も知られている。このポリシリコンの場合に
は、半導体基板の裏面にのみ保護膜を形成することがで
き、その表面側の僅かに析出したポリシリコン除去が半
導体基板の鏡面研磨加工の際に同時に行うことができる
という利点を持つが、反面、熱酸化膜に比べてシール性
が悪いという問題があった。
用いる技術も知られている。このポリシリコンの場合に
は、半導体基板の裏面にのみ保護膜を形成することがで
き、その表面側の僅かに析出したポリシリコン除去が半
導体基板の鏡面研磨加工の際に同時に行うことができる
という利点を持つが、反面、熱酸化膜に比べてシール性
が悪いという問題があった。
本発明は、かかる問題点に鑑みなされたもので、工数低
減に寄与し、しかもシール効果の高い保護膜を持つエピ
タキシャルウェーハおよびその製造方法を提供すること
を目的としている。
減に寄与し、しかもシール効果の高い保護膜を持つエピ
タキシャルウェーハおよびその製造方法を提供すること
を目的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
第１の発明は、半導体基板の側面および裏面に保護膜を
有し、かつ半導体基板の表面にエピタキシャル層を有す
るエピタキシャルウェーハにおいて、上記保護膜を３重
量％以上のOH基を含んだ酸化膜で構成するようにしたも
のである。
有し、かつ半導体基板の表面にエピタキシャル層を有す
るエピタキシャルウェーハにおいて、上記保護膜を３重
量％以上のOH基を含んだ酸化膜で構成するようにしたも
のである。
また、第２の発明は、第１の発明における酸化膜の厚さ
を0.3μｍ以上としたものである。
を0.3μｍ以上としたものである。
第３の発明は、半導体基板の側面および裏面に保護膜を
形成し、上記半導体基板の表面上にエピタキシャル層を
形成するにあたり、上記保護膜として３重量％以上のOH
基を含んだ酸化膜を形成するようにしたものである。
形成し、上記半導体基板の表面上にエピタキシャル層を
形成するにあたり、上記保護膜として３重量％以上のOH
基を含んだ酸化膜を形成するようにしたものである。
また、第４の発明は、第３の発明において、酸化膜を低
温常圧CVD法によって形成するに際し、キャリアガスと
して不活性ガス例えば窒素ガスを用い、これにモノシラ
ン0.05〜0.15vol％、O2を0.5〜1.5vol％混合した反応ガ
ス雰囲気中で、上記半導体基板の温度を350〜450℃の条
件下で上記酸化膜の形成を行うようにしたものである。
温常圧CVD法によって形成するに際し、キャリアガスと
して不活性ガス例えば窒素ガスを用い、これにモノシラ
ン0.05〜0.15vol％、O2を0.5〜1.5vol％混合した反応ガ
ス雰囲気中で、上記半導体基板の温度を350〜450℃の条
件下で上記酸化膜の形成を行うようにしたものである。
［作用］ 上記した各手段によれば、保護膜を３重量％以上のOH基
を含んだ酸化膜から構成するようにしている。このよう
にOH基を多く含む酸化膜は硬度が低く、通常の半導体基
板の研磨工程において酸化膜の部分的除去が同時に行え
ることとなり、従来の熱酸化膜のようには特別の酸化膜
除去工程が必要ではなくなる。
を含んだ酸化膜から構成するようにしている。このよう
にOH基を多く含む酸化膜は硬度が低く、通常の半導体基
板の研磨工程において酸化膜の部分的除去が同時に行え
ることとなり、従来の熱酸化膜のようには特別の酸化膜
除去工程が必要ではなくなる。
なお、CVD法によりOH基濃度が２重量％以下の酸化膜の
形成も行い得るが、この酸化膜は、通常の半導体基板の
研磨条件では、熱酸化膜と同様にその研磨速度は著しく
遅い。他方、本発明の酸化膜は、エピタキシャル工程の
オートドーピング抑制効果に関しては熱酸化膜と比較し
て劣らない。
形成も行い得るが、この酸化膜は、通常の半導体基板の
研磨条件では、熱酸化膜と同様にその研磨速度は著しく
遅い。他方、本発明の酸化膜は、エピタキシャル工程の
オートドーピング抑制効果に関しては熱酸化膜と比較し
て劣らない。
［実施例］ 以下、本発明に係るエピタキシャルウェーハの実施例を
図面に基づいて説明する。
図面に基づいて説明する。
第１図には実施例のエピタキシャルウェーハの断面図が
示されている。
示されている。
同図において符号１はＰ型半導体基板（Ｐ型シリコン基
板）を表わしており、このＰ型半導体基板１の側面およ
び裏面にはOH基を３重量％以上含む酸化膜からなる保護
膜２が形成され、一方半導体基板１の表面には例えばP-
型エピタキシャル層３が形成されている。
板）を表わしており、このＰ型半導体基板１の側面およ
び裏面にはOH基を３重量％以上含む酸化膜からなる保護
膜２が形成され、一方半導体基板１の表面には例えばP-
型エピタキシャル層３が形成されている。
ここで上記保護膜２は、P-型エピタキシャル層３の形成
の際、半導体基板１の側面部および裏面部からの気相へ
の不純物の放出を防止するように働く。この酸化膜２の
膜厚は0.3μｍ以上となっている。
の際、半導体基板１の側面部および裏面部からの気相へ
の不純物の放出を防止するように働く。この酸化膜２の
膜厚は0.3μｍ以上となっている。
続いて、上記エピタキシャルウェーハの製造方法につい
て説明する。
て説明する。
例えば、円筒型、管状炉型等のリアクタを用いた低温常
圧CVD法によって、Ｐ型半導体基板１の全面に酸化膜２
を0.3μｍ程度の厚さで形成する。
圧CVD法によって、Ｐ型半導体基板１の全面に酸化膜２
を0.3μｍ程度の厚さで形成する。
具体的には、例えば、キャリアガスとして不活性ガス例
えば窒素ガスを用いて、これにモノシラン0.05〜0.15vo
l％、O2を0.5〜1.5vol％混合した反応ガス雰囲気中で、
上記半導体基板の温度を350〜450℃の条件下で酸化膜２
の形成を行なう。
えば窒素ガスを用いて、これにモノシラン0.05〜0.15vo
l％、O2を0.5〜1.5vol％混合した反応ガス雰囲気中で、
上記半導体基板の温度を350〜450℃の条件下で酸化膜２
の形成を行なう。
以上によってOH基を３重量％以上含む酸化膜２が得られ
る。
る。
このことは下記の実験によって確認される。
第３図に示すグラフは上記方法によって形成された酸化
膜（CVD酸化膜）の赤外線吸収特性を調べたもので、当
該グラフの横軸には波長（μｍ）が、縦軸には透過率が
取られている。この第３図においては波長2.8μｍのと
ころで赤外線吸収が見られるが、この赤外線吸収を示す
凹部ａがOH基の存在を示している。また、凹部ｂがＨの
存在を示している。また、このCVD酸化膜中のOH基、Ｈ
の割合、CVD酸化膜の硬度、屈折率が熱酸化膜との比較
において下表に示されている。
膜（CVD酸化膜）の赤外線吸収特性を調べたもので、当
該グラフの横軸には波長（μｍ）が、縦軸には透過率が
取られている。この第３図においては波長2.8μｍのと
ころで赤外線吸収が見られるが、この赤外線吸収を示す
凹部ａがOH基の存在を示している。また、凹部ｂがＨの
存在を示している。また、このCVD酸化膜中のOH基、Ｈ
の割合、CVD酸化膜の硬度、屈折率が熱酸化膜との比較
において下表に示されている。
また、第４図はOH基の量とCVD酸化膜形成の際の半導体
基板温度（反応温度）との関係を調べたもので、この第
４図からは、OH基の量は450℃以下で急激に上昇してい
ることが分かる。なお、350℃以下では緻密は酸化膜の
形成が困難である。
基板温度（反応温度）との関係を調べたもので、この第
４図からは、OH基の量は450℃以下で急激に上昇してい
ることが分かる。なお、350℃以下では緻密は酸化膜の
形成が困難である。
以上のようにしてOH基を３重量％以上含む酸化膜２が得
られたなら、次に、例えばコロイダルシリカを研磨材と
する機械化学研磨によって半導体基板１の表面を鏡面研
磨加工する。その際、半導体基板１の表面側に付着した
CVD酸化膜２を同時に除去する。この場合、CVD酸化膜２
は熱酸化膜よりも研磨速度が速いので容易に除去され
た。
られたなら、次に、例えばコロイダルシリカを研磨材と
する機械化学研磨によって半導体基板１の表面を鏡面研
磨加工する。その際、半導体基板１の表面側に付着した
CVD酸化膜２を同時に除去する。この場合、CVD酸化膜２
は熱酸化膜よりも研磨速度が速いので容易に除去され
た。
具体的には研磨布としては市販の不織布例えばロデール
社製品番No.210、研磨材としてはシリカ粒子平均粒径0.
05μｍのコロイダルシリカを水に分散したもの（アルカ
リ性pH12程度、常温、研磨圧力はシリコンウェーハの単
位平方センチ当り150g）を採用した。その結果、シリコ
ン自体の研磨速度は1.1μm/分であった。ちなみに、シ
リコンのビッカース硬度は1130kg/mm2である。これに対
し、熱酸化膜、CVD酸化膜、ポリシリコンに対応するデ
ータは次のとおりである。
社製品番No.210、研磨材としてはシリカ粒子平均粒径0.
05μｍのコロイダルシリカを水に分散したもの（アルカ
リ性pH12程度、常温、研磨圧力はシリコンウェーハの単
位平方センチ当り150g）を採用した。その結果、シリコ
ン自体の研磨速度は1.1μm/分であった。ちなみに、シ
リコンのビッカース硬度は1130kg/mm2である。これに対
し、熱酸化膜、CVD酸化膜、ポリシリコンに対応するデ
ータは次のとおりである。
即ち、熱酸化膜（1100℃）のビッカース硬度は1274kg/m
m2、ポリシリコンのビッカース硬度は1141kg/mm2、CVD
酸化膜のビッカース硬度は817kg/mm2であり、熱酸化膜
のポリッシング速度は10-5μm/分、ポリシリコンのポリ
ッシング速度は1.0μm/分、CVD酸化膜（OH基４重量％）
のポリッシング速度は４×10-2μm/分である。この実験
にあたって、熱酸化膜、CVD酸化膜の厚さはエリプソメ
ータによって測定し、シリコンの厚さは容量法によって
測定した。なお、CVD酸化膜のOH基濃度が低くなればな
る程研磨速度は落ちる。
m2、ポリシリコンのビッカース硬度は1141kg/mm2、CVD
酸化膜のビッカース硬度は817kg/mm2であり、熱酸化膜
のポリッシング速度は10-5μm/分、ポリシリコンのポリ
ッシング速度は1.0μm/分、CVD酸化膜（OH基４重量％）
のポリッシング速度は４×10-2μm/分である。この実験
にあたって、熱酸化膜、CVD酸化膜の厚さはエリプソメ
ータによって測定し、シリコンの厚さは容量法によって
測定した。なお、CVD酸化膜のOH基濃度が低くなればな
る程研磨速度は落ちる。
このようにCVD酸化膜は熱酸化膜に比べて硬度が低くポ
リッシグされ易いので、鏡面研磨加工によって容易に剥
離することができ、したがって、鏡面研磨加工前に酸化
膜除去のための特別の工程を必要としない。その分、半
導体製造工程におけるスループットが向上することとな
る。
リッシグされ易いので、鏡面研磨加工によって容易に剥
離することができ、したがって、鏡面研磨加工前に酸化
膜除去のための特別の工程を必要としない。その分、半
導体製造工程におけるスループットが向上することとな
る。
以上のようにして半導体基板の側面および裏面のみにCV
D酸化膜が形成されたなら、それを保護膜（シール膜）
としてエピタキシャル層を形成する。このようにすれ
ば、オートドーピングが効果的に防止されることにな
る。
D酸化膜が形成されたなら、それを保護膜（シール膜）
としてエピタキシャル層を形成する。このようにすれ
ば、オートドーピングが効果的に防止されることにな
る。
このことを確認するために下記の実験を行った。
この実験では、シート抵抗0.01〜0.02Ωcm、結晶方向＜
100＞の４インチのP+型ウェーハ（半導体基板）の側面
および裏面にCVD酸化膜を形成した後、半導体基板をシ
リンダ炉に入れ、シリンダ炉の中にキャリアガスとして
H2ガスを導入し、半導体基板の温度が所定温度（1150
℃）までに達したならSiHCl3（3.0vol％）とB2H6（1.5
×10-9vol％）とを導入して、シート抵抗のＰ型エピタ
キシャル層を1.5μm/分の速度で10μｍの厚さに形成
し、エピタキシャル層内の９点（中心、R/2、周辺5mm）
の不純物濃度の測定を行なった。
100＞の４インチのP+型ウェーハ（半導体基板）の側面
および裏面にCVD酸化膜を形成した後、半導体基板をシ
リンダ炉に入れ、シリンダ炉の中にキャリアガスとして
H2ガスを導入し、半導体基板の温度が所定温度（1150
℃）までに達したならSiHCl3（3.0vol％）とB2H6（1.5
×10-9vol％）とを導入して、シート抵抗のＰ型エピタ
キシャル層を1.5μm/分の速度で10μｍの厚さに形成
し、エピタキシャル層内の９点（中心、R/2、周辺5mm）
の不純物濃度の測定を行なった。
この実験結果が第５図に示されている。なお、第５図に
はエピタキシャル層内において同一直線上にある５点の
データが示されているが、他の４点は対応するR/2、周
辺5mmの点のシート抵抗の値と略同様である。
はエピタキシャル層内において同一直線上にある５点の
データが示されているが、他の４点は対応するR/2、周
辺5mmの点のシート抵抗の値と略同様である。
この第５図において●は、CVD酸化膜の厚さが0.3μｍの
ときのシート抵抗の分布、○はCVD酸化膜の厚さが0.1μ
ｍのときのエピタキシャル層内のシート抵抗の分布を示
している。このシート抵抗のバラツキは理想的にはエピ
タキシャル層内において５％以内に抑制することが望ま
れるが、CVD酸化膜0.3μｍの場合には十分その条件を満
たしていることが分かる。したがって、十分なシール効
果を得るためには膜厚を0.3μｍ以上とすれば良いこと
が分かる。なお、ちなみに、熱酸化膜で保護膜を形成す
る場合には最低0.1μｍの膜厚が必要であり、ポリシリ
コンで保護膜を形成する場合には、最低３μｍ以上（CV
D酸化膜の10倍以上）の膜厚が必要である。
ときのシート抵抗の分布、○はCVD酸化膜の厚さが0.1μ
ｍのときのエピタキシャル層内のシート抵抗の分布を示
している。このシート抵抗のバラツキは理想的にはエピ
タキシャル層内において５％以内に抑制することが望ま
れるが、CVD酸化膜0.3μｍの場合には十分その条件を満
たしていることが分かる。したがって、十分なシール効
果を得るためには膜厚を0.3μｍ以上とすれば良いこと
が分かる。なお、ちなみに、熱酸化膜で保護膜を形成す
る場合には最低0.1μｍの膜厚が必要であり、ポリシリ
コンで保護膜を形成する場合には、最低３μｍ以上（CV
D酸化膜の10倍以上）の膜厚が必要である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例では、Ｐ型半導体基板の上にP-型エ
ピタキシャル層を形成する場合について説明したが、Ｐ
型半導体基板の上にＮ型エピタキシャル層を形成するも
のにも適用できる。また、Ｎ型半導体基板の上にP-型ま
たはN-型エピタキシャル層を形成するものにも適用でき
る。
ピタキシャル層を形成する場合について説明したが、Ｐ
型半導体基板の上にＮ型エピタキシャル層を形成するも
のにも適用できる。また、Ｎ型半導体基板の上にP-型ま
たはN-型エピタキシャル層を形成するものにも適用でき
る。
なお、CVD酸化膜形成時の温度の下限を350℃としたのは
膜形成のスループットを考慮したものであって、それ以
下の温度で酸化膜を形成するようにしても良い。
膜形成のスループットを考慮したものであって、それ以
下の温度で酸化膜を形成するようにしても良い。
［発明の効果］ 本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。
説明すれば下記のとおりである。
即ち、本発明によれば、保護膜が３重量％以上のOH基を
含んだ酸化膜からなるので、その保護膜の部分的除去が
半導体基板の鏡面加工の際に同時に行えることとなり、
その結果、従来の熱酸化膜のようには特別の酸化膜除去
工程が必要ではなくなる。
含んだ酸化膜からなるので、その保護膜の部分的除去が
半導体基板の鏡面加工の際に同時に行えることとなり、
その結果、従来の熱酸化膜のようには特別の酸化膜除去
工程が必要ではなくなる。
また、OH基を多く含む酸化膜は結晶性が熱酸化膜に比べ
て悪いので、そのシール効果は熱酸化膜よりも若干劣る
こととなる（勿論ポリシリコンに比べればシール効果は
格段に高い）が、その分膜厚を厚くすればシール効果の
不十分さを補完することができる。
て悪いので、そのシール効果は熱酸化膜よりも若干劣る
こととなる（勿論ポリシリコンに比べればシール効果は
格段に高い）が、その分膜厚を厚くすればシール効果の
不十分さを補完することができる。
第１図は本発明に係るエピタキシャルウェーハの縦断面
図、 第２図（Ａ），（Ｂ）は第１図のエピタキシャルウェー
ハの製造方法の各工程を示す縦断面図、 第３図は第１図のエピタキシャルウェーハに用いられる
CVD酸化膜の赤外線吸収特性を示すグラフ、 第４図はCVD酸化膜におけるOH量と反応温度との関係を
示すグラフ、 第５図はCVD酸化膜の膜厚を変えた場合のエピタキシャ
ル層中のシート抵抗分布を示すグラフである。 １……半導体基板、２……保護膜、３……エピタキシャ
ル層。
図、 第２図（Ａ），（Ｂ）は第１図のエピタキシャルウェー
ハの製造方法の各工程を示す縦断面図、 第３図は第１図のエピタキシャルウェーハに用いられる
CVD酸化膜の赤外線吸収特性を示すグラフ、 第４図はCVD酸化膜におけるOH量と反応温度との関係を
示すグラフ、 第５図はCVD酸化膜の膜厚を変えた場合のエピタキシャ
ル層中のシート抵抗分布を示すグラフである。 １……半導体基板、２……保護膜、３……エピタキシャ
ル層。
Claims (4)
- 【請求項１】半導体基板の側面および裏面にオートドー
ピング防止のための保護膜を有し、かつ半導体基板の表
面にエピタキシャル層を有するエピタキシャルウェーハ
において、上記保護膜が３重量％以上のOH基を含んだ酸
化膜から構成されていることを特徴とするエピタキシャ
ルウェーハ。 - 【請求項２】上記酸化膜の厚さは0.3μｍ以上であるこ
とを特徴とする請求項１記載のエピタキシャルウェー
ハ。 - 【請求項３】半導体基板の側面および裏面にオートドー
ピング防止のための保護膜を形成し、上記半導体基板の
表面にエピタキシャル層を形成するにあたり、上記保護
膜として３重量％以上のOH基を含んだ酸化膜を形成する
ようにしたことを特徴とするエピタキシャルウェーハの
製造方法。 - 【請求項４】上記酸化膜を低温常圧CVD法によって形成
するに際し、キャリアガスとして不活性ガス例えば窒素
ガスを用いて、これにモノシラン0.05〜0.15vol％、O2
を0.5〜1.5vol％混合した反応ガス雰囲気中で、上記半
導体基板の温度を350〜450℃の条件下で行うようにした
ことを特徴とする請求項３記載のエピタキシャルウェー
ハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1802889A JPH0680634B2 (ja) | 1989-01-26 | 1989-01-26 | エピタキシャルウェーハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1802889A JPH0680634B2 (ja) | 1989-01-26 | 1989-01-26 | エピタキシャルウェーハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02197128A JPH02197128A (ja) | 1990-08-03 |
| JPH0680634B2 true JPH0680634B2 (ja) | 1994-10-12 |
Family
ID=11960214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1802889A Expired - Lifetime JPH0680634B2 (ja) | 1989-01-26 | 1989-01-26 | エピタキシャルウェーハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680634B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5562770A (en) * | 1994-11-22 | 1996-10-08 | International Business Machines Corporation | Semiconductor manufacturing process for low dislocation defects |
| EP0798765A3 (en) * | 1996-03-28 | 1998-08-05 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| JP5396737B2 (ja) * | 2008-04-04 | 2014-01-22 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハ及びその製造方法 |
| JP6108609B2 (ja) | 2013-04-25 | 2017-04-05 | クアーズテック株式会社 | 窒化物半導体基板 |
-
1989
- 1989-01-26 JP JP1802889A patent/JPH0680634B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02197128A (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6899762B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| JP3650750B2 (ja) | シリコンウェハの表面ポリッシング法 | |
| CN101733699B (zh) | 用于抛光具有应变松弛Si1-xGex层的半导体晶片的方法及该方法的用途 | |
| US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| JP5481284B2 (ja) | 半導体ウェハの製造方法 | |
| EP2251897B1 (en) | A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side | |
| KR101169527B1 (ko) | 에피택셜 코팅 반도체 웨이퍼의 제조 방법 | |
| JP2001322899A (ja) | 窒化ガリウム系化合物半導体基板及びその製造方法 | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP4164816B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US6965149B2 (en) | Epitaxial semiconductor wafer and a manufacturing method thereof | |
| JPH02197128A (ja) | エピタキシャルウェーハおよびその製造方法 | |
| JP2006500778A (ja) | ウェハ用二層ｌｔｏ背面シール | |
| EP0798771A2 (en) | Silicon wafer comprising an amorphous silicon layer and method of manufacturing the same by plasma enhanced chemical vapor deposition (PECVD) | |
| JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
| JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
| JP4470231B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
| JP5990444B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2590271B2 (ja) | 半導体基板の製造方法 | |
| JP3359434B2 (ja) | エピタキシャルウェーハの製造方法 | |
| KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 |