JPH02197128A - エピタキシャルウェーハおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、個別回路素子または集積回路素子を形成する
ためのエピタキシャルウェーハおよびその製造方法に関
するものである。

［従来の技術］ 半導体製造技術において、各種の回路素子を形成する場
合、例えば、Ｐ型またはＮ型の半導体基板を用い、その
半導体基板の上にＰ−型またはＮ−型のエピタキシャル
層を形成し、このエピタキシャル層に各種回路素子を形
成することが行われている。

ところで、このように半導体基板上にエピタキシャル層
を形成する場合、オートドーピングの問題を生じる。こ
のオートドーピング現象は、半導体基板からエピタキシ
ャル層への熱による同相拡散にもよるが、半導体基板に
おける側面部および背面部の不純物が気相中に一旦放出
され、当該不純物がエピタキシャル層表面に搬送される
ことによって生じる。

このようなオートドーピングが生じるとエピタキシャル
層の不純物濃度が変化し、エピタキシャル層内において
不純物濃度が不均一化してしまう。

特に、半導体基板とエピタキシャル層との界面近傍のエ
ピタキシャル層中の不純物濃度が変動してしまい、所望
のエピタキシャル層の不純物濃度までに到達するのに相
当のエピタキシャル層が無、駄になる。つまり、半導体
基板と同じ導電型のエピタキシャル層を形成する場合に
あっては、その界面近傍のエピタキシャル層中の不純物
濃度が高くなってしまい、一方、半導体基板と逆導電型
のエピタキシャル層を形成する場合にあっては、その界
面近傍のエピタキシャル層中の不純物濃度が低くなって
しまうことから、所望の不純物濃度のエピタキシャル層
を得るには該エピタキシャル層を必要以上に厚くしなけ
ればならない。

そこで、従来、上記のような不都合を回避するため、エ
ピタキシャル層を形成する前に半導体基板の側面および
裏面に酸化膜からなる保護膜を形成し、当該酸化膜によ
って不純物の気相への放出を抑止し、その状態で半導体
基板の表面にエピタキシャル層を形成するようにしてい
た。このような技術については、例えば、特開昭５８−
９５８１９号公報に記載されている。

［発明が解決しようとする課題］ ところが、従来においては保護膜の化学的性質および形
成方法については十分な注意がはられれておらず、保護
膜としては比較的容易に形成できる熱酸化膜を主として
用いていた。

この熱酸化膜による保護膜の形成は、半導体基板の全面
に熱酸化膜を形成し、その後半導体基板の表面側の熱酸
化膜のみを除去することによって行っていた。

しかし、熱酸化膜は緻密で硬いため、半導体基板の表面
側の熱酸化膜除去を半導体基板の鏡面研磨加工（ポリッ
シング）の際に行なうとすれば、研磨除去のために多大
の時間を要する。そこで、従来は、鏡面研磨加工前に熱
酸化膜除去のための特別の工程を設けるのが一般的であ
った。

一方、保護膜として熱酸化膜の代わりにポリシリコンを
用いる技術も知られている。このポリシリコンの場合に
は、半導体基板の裏面にのみ保護膜を形成することがで
き、その表面側の僅かに析出したポリシリコン除去が半
導体基板の鏡面研磨加工の際に同時に行うことができる
という利点を持つが、反面、熱酸化膜に比べてシール性
が悪いという問題があった。

本発明は、かかる問題点に鑑みなされたもので、工数低
減に寄与し、しかもシール効果の高い保護膜を持つエピ
タキシャルウェーハおよびその製造方法を提供すること
を目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

第１の発明は、半導体基板の側面および裏面に保護膜を
有し、かつ半導体基板の表面にエピタキシャル層を有す
るエピタキシャルウェーハにおいて、上記保護膜を３重
量％以上のＯＨ基を含んだ酸化膜で構成するようにした
ものである。

また、第２の発明は、第１の発明における酸化膜の厚さ
を０．３μｍ以上としたものである。

第３の発明は、半導体基板の側面および裏面に保護膜を
形成し、上記半導体基板の表面上にエピタキシャル層を
形成するにあたり、上記保護膜として３重量％以上のＯ
Ｈ基を含んだ酸化膜を形成するようにしたものである。

また、第４の発明は、第３の発明において、酸化膜を低
温常圧ＣＶＤ法によって形成するに際し、キャリアガス
として不活性ガス例えば窒素ガスを用い、これにモノシ
ラン０．０５〜０．１５ｖ。

１％、０２を０．５〜１．５ｖｏ　１％混合した反応ガ
ス雰囲気中で、上記半導体基板の温度を３５０〜４５０
℃の条件下で上記酸化膜の形成を行うようにしたもので
ある。

［作用］ 上記した各手段によれば、保護膜を３重量％以上のＯＨ
基を含んだ酸化膜から構成するようにしている。このよ
うにＯＨ基を多く含む酸化膜は硬度が低く、通常の半導
体基板の研磨工程において酸化膜の部分的除去が同時に
行えることとなり、従来の熱酸化膜のようには特別の酸
化膜除去工程が必要ではなくなる。

なお、ＣＶＤ法により○Ｈ基濃度が２重量％以下の酸化
膜の形成も行い得るが、この酸化膜は、通常の半導体基
板の研磨条件では、熱酸化膜と同様にその研磨速度は著
しく遅い。他方、本発明の酸化膜は、エピタキシャル工
程のオートドーピング抑制効果に関しては熱酸化膜と比
較して劣らない。

［実施例］ 以下、本発明に係るエピタキシャルウェーハの実施例を
図面に基づいて説明する。

第１図には実施例のエピタキシャルウェーハの断面図が
示されている。

同図において符号１はＰ型半導体基板（Ｐ型シリコン基
板）を表わしており、このＰ型半導体基板１の側面およ
び裏面にはＯＨ基を３重量％以上含む酸化膜からなる保
護膜２が形成され、一方半導体基板１の表面には例えば
Ｐ−型エピタキシャル層３が形成されている。

ここで上記保護膜２は、Ｐ−型エピタキシャル層３の形
成の際、半導体基板１の側面部および裏面部からの気相
への不純物の放出を防止するように働く。この酸化膜２
の膜厚は０．３μｍ以上となっている。

続いて、上記エピタキシャルウェーハの製造方法につい
て説明する。

例えば、円筒型、管状炉型等のリアクタを用いた低温常
圧ＣＶＤ法によって、Ｐ型半導体基板１の全面に酸化膜
２を０．３μｍ程度の厚さで形成する。

具体的には、例えば、キャリアガスとして不活性ガス例
えば窒素ガスを用いて、これにモノシランＯ，Ｏ’５〜
０．１５ｖｏ　１％、０２を０．５〜１．５ｖｏｌ％混
合した反応ガス雰囲気中で、上記半導体基板の温度を３
５０〜４５０”Ｃの条件下で酸化膜２の形成を行なう。

以上によってＯＨ基を３重量％以上含む酸化膜２が得ら
れる。

このことは下記の実肋によって確認される。

第３図に示すグラフは上記方法によって形成された酸化
膜（ＣＶ１ｍｌ化膜）の赤外線吸収特性を調べたもので
、当該グラフの横軸には波長（μｍ）が、縦軸には透過
率が取られている。この第３図においては波長２．８μ
ｍのところで赤外線吸収が見られるが、この赤外線吸収
を示す凹部ａがＯＨ基の存在を示している。また、凹部
すがＨの存在を示している。また、このＣＶＤ酸化膜中
のＯＨ基、Ｈの割合、ＣＶＤ酸化膜の硬度、屈折率が熱
酸化膜との比較において下表に示されている。

また、第４図はＯＨ基の量とＣＶＤ酸化膜形成の際の半
導体基板温度（反応温度）との関係を調べたもので、こ
の第４図からは、ＯＨ基の量は４５０℃以下で急激に上
昇していることが分かる。

なお、３５０℃以下では緻密な酸化膜の形成が困難であ
る。

以上のようにしてＯＨ基を３重量％以上含む酸化膜２が
得られたなら、次に、例えばコロイダルシリカを研磨材
とする機械化学研磨によって半導体基板１の表面を鏡面
研磨加工する。その際、半導体基板１の表面側に付着し
たＣＶＤ酸化膜２を同時に除去する。この場合、ＣＶＤ
酸化膜２は熱酸化膜よりも研磨速度が速いので容易に除
去された。

具体的には研磨布としては市販の不織布例えばロゾール
社製品番Ｎｏ、２１０、研磨材としてはシリカ粒子平均
粒径０．０５μｍのコロイダルシリカを水に分散したも
の（アルカリ性ｐＨ１２程度、常温、研磨圧力はシリコ
ンウェーハの単位平方センチ当り１５０　ｇ）を採用し
た。その結果、シリコン自体の研磨速度は１．１μｍ／
分であった。ちなみに、シリコンのビッカース硬度は１
１３０ｋｇ／ｍｒｙ？である。これに対し、熱酸化膜、
ＣＶＤ酸化膜、ポリシリコンに対応するデータは次のと
おりである。

即ち、熱酸化膜（１１００℃）のビッカース硬度は１２
７４ｋｇ／ｎ＊２．ポリシリコンのビッカース硬度は１
１４１　ｋｇ／　ａｎ”、ＣＶＤ酸化膜のビッカース硬
度は８１７ｋｇ／ｍｍ”であり、熱酸化膜のポリッシン
グ速度は１０−５μｌｌｌ１分、ポリシリコンのポリッ
シング速度は１．０μｍ１分、ＣＶＤ酸化膜（ＯＨ基４
重重量）のポリッシング速度は４　Ｘ　１０−”μｍ７
分である。この実験にあたって、熱酸化膜、ＣＶＤ酸化
膜の厚さはエリプソメータによって測定し、シリコンの
厚さは容量法によって測定した。なお、ＣＶＤ酸化膜の
○Ｈ基濃度が低くなればなる程研磨速度は落ちる。

このようにＣＶＤ酸化膜は熱酸化膜に比べて硬度が低く
ポリッシグされ易いので、鏡面研磨加工１こよって容易
に剥離することができ、したがって、鏡面研磨加工前に
酸化膜除去のための特別の工程を必要としない、その分
、半導体製造工程におけるスループットが向上すること
となる。

以上のようにして半導体基板の側面および裏面のみにＣ
ＶＤ酸化膜が形成されたなら、それを保護膜（シール膜
）としてエピタキシャル層を形成する。このようにすれ
ば、オートドーピングが効果的に防止されることになる
。

このことを確認するために下記の実験を行った。

この実験では、シート抵抗０．０１〜０．０２Ω１．結
晶方向＜１００＞の４インチのＰ＋型ウェーハ（半導体
基板）の側面および裏面にＣＶＤ酸化膜を形成した後、
半導体基板をシリンダ炉に入れ、シリンダ炉の中にキャ
リアガスとしてＨ。

ガスを導入し、半導体基板の温度が所定温度（１１５０
℃）までに達したなら５ｉＨＣ：１２３（３゜Ｏｖｏ　
１％）とＢ２Ｈ６（１−５Ｘ　１０−’　ｖ　ｏ　１％
）とを導入して、シート抵抗のＰ型エピタキシャル層を
１．５μｍ／分の速度で１０μｍの厚さに形成し、エピ
タキシャル層内の９点（中心、Ｒ／２、周辺５ｎｗ＋＋
）の不純物濃度の測定を行なった。

この実験結果が第５図に示されている。なお、第５図に
はエピタキシャル層内において同一直線上にある５点の
データが示されているが、他の４点は対応するＲ／２、
周辺５ｍの点のシート抵抗の値と略同様である。

この第５図において・は、ＣＶＤ酸化膜の厚さが０．３
μｍのときのシート抵抗の分布、○はＣＶＤ酸化膜の厚
さが０．１μｍのときのエピタキシャル層内のシート抵
抗の分布を示している。このシート抵抗のバラツキは理
想的にはエピタキシャル層内において５％以内に抑制す
ることが望まれるが、ＣＶＤ酸化膜０．３μｍの場合に
は十分その条件を満たしていることが分かる。したがつ
て、十分なシール効果を得るためには膜厚を０゜３μｍ
以上とすれば良いことが分かる。なお、ちなみに、熱酸
化膜で保護膜を形成する場合には最低０．１μｍの膜厚
が必要であり、ポリシリコンで保護膜を形成する場合に
は、最低３μｍ以上（ＣＶＤ酸化膜の１０倍以上）の膜
厚が必要である。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例では、Ｐ型半導体基板の上にＰ−型
エピタキシャル層を形成する場合について説明したが、
Ｐ型半導体基板の上にＮ−型エピタキシャル層を形成す
るものにも適用できる。また、Ｎ型半導体基板の上にＰ
−型またはＮ−型エピタキシャル層を形成するものにも
適用できる。

なお、ＣＶＤ酸化膜形成時の温度の下限を３５０℃とし
たのは膜形成のスループットを考慮したものであって、
それ以下の温度で酸化膜を形成するようにしても良い。

［発明の効果］ 本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。

即ち、本発明によれば、保護膜が３重量％以上のＯＨ基
を含んだ酸化膜からなるので、その保護膜の部分的除去
が半導体基板の鏡面加工の際に同時に行えることとなり
、その結果、従来の熱酸化膜のようには特別の酸化膜除
去工程が必要ではなくなる。

また、ＯＨ基を多く含む酸化膜は結晶性が熱酸化膜に比
べて悪いので、そのシール効果は熱酸化膜よりも若干劣
ることとなる（勿論ポリシリコンに比べればシール効果
は格段に高い）が、その分膜厚を厚くすればシール効果
の不十分さを補完することができる。

【図面の簡単な説明】

第１図は本発明に係るエピタキシャルウェーハの縦断面
図。 第２図（Ａ）；　　（Ｂ）は第１図のエピタキシャルウ
ェーハの製造方法の各工程を示す縦断面図、第３図は第
１図のエピタキシャルウェーハに用いられるＣＶＤ酸化
膜の赤外線吸収特性を示すグラフ、 第４図はＣＶＤ酸化膜におけるＯＨ量と反応温度との関
係を示すグラフ。 第５図はＣＶＤ酸化膜の膜厚を変えた場合のエピタキシ
ャル層中のシート抵抗分布を示すグラフである。 １・・・・半導体基板、２・・・・保護膜、３・・・・
エピタキシャル層。 第１図 第５図 第２図 （Ａ） ５「１ηＦ？／２　　中心１Ｒ／２ 芥娠棟１ ｍｍ 第３図 第４図 黍粗ン戻（’Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の側面および裏面にオートドーピング防
   止のための保護膜を有し、かつ半導体基板の表面にエピ
   タキシャル層を有するエピタキシャルウェーハにおいて
   、上記保護膜が３重量％以上のＯＨ基を含んだ酸化膜か
   ら構成されていることを特徴とするエピタキシャルウェ
   ーハ。 ２、上記酸化膜の厚さは０．３μｍ以上であることを特
   徴とする請求項１記載のエピタキシャルウェーハ。 ３、半導体基板の側面および裏面にオートドーピング防
   止のための保護膜を形成し、上記半導体基板の表面にエ
   ピタキシャル層を形成するにあたり、上記保護膜として
   ３重量％以上のＯＨ基を含んだ酸化膜を形成するように
   したことを特徴とするエピタキシャルウェーハの製造方
   法。 ４、上記酸化膜を低温常圧ＣＶＤ法によって形成するに
   際し、キャリアガスとして不活性ガス例えば窒素ガスを
   用いて、これにモノシラン０．０５〜０．１５ｖｏｌ％
   、Ｏ＿２を０．５〜１．５ｖｏｌ％混合した反応ガス雰
   囲気中で、上記半導体基板の温度を３５０〜４５０℃の
   条件下で行うようにしたことを特徴とする請求項３記載
   のエピタキシャルウェーハの製造方法。