JPH0680651B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH0680651B2
JPH0680651B2 JP1140261A JP14026189A JPH0680651B2 JP H0680651 B2 JPH0680651 B2 JP H0680651B2 JP 1140261 A JP1140261 A JP 1140261A JP 14026189 A JP14026189 A JP 14026189A JP H0680651 B2 JPH0680651 B2 JP H0680651B2
Authority
JP
Japan
Prior art keywords
layer
opening
semiconductor device
conductive
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1140261A
Other languages
English (en)
Other versions
JPH0225026A (ja
Inventor
ヨセフス・マルチヌス・フランシスクス・ヘラルドゥス・ファン・ラールホーフェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH0225026A publication Critical patent/JPH0225026A/ja
Publication of JPH0680651B2 publication Critical patent/JPH0680651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、被覆層上に別の層を設けることによって該被
覆層の開口部を通って露出された導電レベルの領域に電
気接触部を設け、被覆層の表面と導電レベルの領域を露
出しこれにより開口部の側壁上に、露出された領域を限
界する前記の別の層の残留部分を残すように、前記の別
の層を異方的にエッチングし、導電レベルの露出された
領域と導電接触を形成するように被覆層上に導電層を設
けることより成る半導体デハイスの製造方法に関するも
のである。
（従来の技術） このような方法は米国特許公告公報（A-4）第641420号
に記載してあるが、ここでは接触される導電レベルはド
ープされた珪素領域とすることができる。別の層の残っ
た部分すなわちスペーサ、例えば前記の米国特許公告公
報に記載されているような二酸化珪素は、アルミニウム
層でもよい次の導電層による被覆面積をより良くするこ
とができるように開口部の側壁を平滑にするのに実際役
立ちはするが、スペーサすなわち残留部分の壁は特に開
口部の底近くで依然として急となり、その結果、接触領
域とスペーサすなわち別の層の残留部分との間に比較的
急な彎曲または角度を生じ、ここで導電性層の破損や弱
点が生じることがある。
（発明が解決しようとする課題） 本発明の目的は、スペーサすなわち別の層の残留部分
を、接触領域とスペーサすなわち別の層の残留部分との
間の彎曲または角度の急峻さを減らすような方法で形成
し、以て導電性層に破損または弱点の生じる可能性を低
減することにある。
（課題を解決するための手段） 本発明は前記の目的を達成するために、被覆層上に別の
層を設けることによって該被覆層の開口部を通って露出
された導電レベルの領域に電気接触部を設け、被覆層の
表面と導電レベルの領域を露出しこれにより開口部の側
壁上に、露出された領域を限界する前記の別の層の残留
部分を残すように、前記の別の層を異方的にエッチング
し、導電レベルの露出された領域と導電接触を形成する
ように被覆層上に導電層を設けることより成る半導体デ
ハイスの製造方法において、前記の別の層を、１つの材
料の第１層を被覆層上或る厚さにまた別の材料の第２層
を第１層上に或る厚さに設けることによって設け、この
別の層を、第１層が第２層よりも緩りとエッチされるよ
うにして第１層と第２層とを異なる速度でエッチする異
方性エッチング工程を用いて異方的にエッチし、被覆層
の表面と導電レベルの前記の領域を露出するこの異方性
エッチングの後、開口部の側壁が前記の１つの材料で被
覆されたまま残りまた前記の異なる材料の部分が前記の
１つの材料上を前記の露出された領域から開口部の側壁
を上方に該開口部の深さよりも小さな距離、第１層の厚
さおよび該第１層と第２層がエッチされる異なる速度と
に関係して延在するようにしたことを特徴とするもので
ある。
したがって、本発明の方法では、別の層は異なる材料の
第１層と第２層より成り、これ等の層は、異方性エッチ
ングの間異なる速度でエッチされてその結果異方性エッ
チング後に異なる高さで残る第１層と第２層の部分を生
じ、これにより、特に接触さるべき導電レベルの領域に
隣接してスペーサに緩やかな傾斜を与え、この領域に生
じる次の金属化部の破損または弱点を減少すべくする。
その上、第２層の残留部分すなわちスペーサ（したがっ
て、導電レベルの領域と接触させるために導電層が設け
られる表面の形と傾斜）が開口部の側壁を上方に延在す
る距離は、適当な異方性エッチング工程および／または
第１層の厚さを選択することにより第１層と第２層がエ
ッチされる異なる速度を決めることによって簡単に選ぶ
ことができる。更に、第１層が第２層よりも緩りとエッ
チされるようにした本発明の方法を用いることにより、
通常の自動化手段により異方性エッチングの終点を正確
に決めることができる。
その上、本発明の方法では、異方性エッチングの後露出
される導電レベルの接触領域の寸法は第２層の厚さに関
係し、したがって異方性エッチング後に露出される接触
領域の寸法は第２層の厚さを選ぶことによって所望通り
に調節することができる。更にまた、本発明の方法の使
用は、被覆層の開口部よりも小さな接触領域を生じる筈
である。したがって、本発明の方法を用いることによ
り、被覆層の開口部を実際の所望の接触領域よりも大き
くすることができるので、例えば開口部を形成させるた
め感光レジストマスク層に小さな窓をフォトリソグラフ
技術で形成することに関しての問題を避けることができ
或いは少なくとも軽減することができる。
本発明の好ましい一実施例では、被覆層を絶縁層として
設け、開口部を、この絶縁層をマスクを通して異方的に
エッチすることにより形成することができる。
第１層と第２層は通常は絶縁層であるが、導電層を使用
することもできる。第１層および第２層の一方を二酸化
珪素の層としてまた第１層および第２層の他方を窒化珪
素の層として設けることができる。第１層が窒化珪素の
層で第２層が二酸化珪素の層である場合には、この別の
層は、弗化水素含有プラズマを用いて異方的にエッチす
ることができる。
（実施例） 以下に添付の図面を参照して本発明を実施例によって説
明する。
図面は略図的なもので寸法比通りのものでないことを留
意され度い。見易くしまた図面を描く上での便宜上図面
の各部の相対寸法および割合（特に厚さ方向の）は誇張
しまたは縮小されている。
図面特に第１図から第６図において、半導体デバイスを
製造する本発明の方法は、被覆層３上に別の層4,5を設
けることにより被覆層３の開口部を通って露出された導
電レベル１の領域に電気接点を設け、被覆層３の表面3a
と導電レベルの領域10を露出するように別の層4,5を異
方性にエッチングし、それによって、露出された領域10
を限界する開口部２の側壁2a上に前記の別の層4,5の一
部を残し、導電レベルの露出された領域10との電気接触
を形成するために被覆層３上に導電層６を設けることか
ら成る。
本発明によれば、前記の別の層4,5は次のようにして設
けられる。すなわち、１つの材料の第１層４を被覆層３
上に厚さａ迄設け、別の材料の第２層５を第１層４上に
厚さｂ迄設け、第１層４が第２層５よりも緩りとエッチ
されるようにして第１層４と第２層５とが異なる速度で
エッチされる異方性エッチング工程を用いて層４と５を
異方的にエッチし、このため、被覆層３の表面3aと導電
レベル１の前記の領域を露出するための異方性エッチン
グの後、開口部２の側壁2aは前記の１つの材料40で被覆
されたままでおり、前記の別の材料の部分50は、露出さ
れた領域10から開口部２の側壁2aの上方に、開口部２の
深さよりも小さな距離でそして第１層４の厚さａおよび
第１層と第２層がエッチされる異なる速度に関係して前
記の材料40上に延在する。
本発明の実施例を図面を追って更に詳しく説明する。
第１図において、この実施例における導電レベル１は、
半導体の基板（第１図から６図には図示せず）の一部と
して設けられた金属レベル例えばアルミニウムレベルで
ある。このアルミニウムレベルは、チタン、タングステ
ン、モリブデン、コバルト、クロム、ハフニウムまたは
これ等の任意の合金或いは珪化物のような非アルミニウ
ム含有導電体の保護層で被覆することができる。第７図
に関して後に述べるように、アルミニウムレベルは、半
導体デバイスの最終金属化レベルでもよく、或いは中間
金属化レベルでもよい。導電レベルは必ずしも金属化レ
ベルである必要はなく、例えば絶縁ゲートの導電性ゲー
トを形成する例えばドープされた多結晶シリコンレベル
或いは更には、例えば、絶縁ゲート電界効果トランジス
タのソースまたはドレーンのようなドープされた領域と
することもできる。導電レベル１は、例えば所望の金属
化パターンまたは絶縁ゲート構造を得るためにパターン
を与えられることができること、また導電レベルの１つ
の領域の部分のみが図に示されていることは勿論わかる
であろう。
この実施例におけるように導電レベル１がアルミニウム
で形成されている場合には、このアルミニウムはスパッ
タ堆積または化学気相堆積のような通常の技術を用いて
下の構造体（第１図から第６図には図示せず）上に設け
ることができ、例えば約１マイクロメートルの厚さを有
することができる。
被覆層３は、この実施例では、例えばプラズマ化学気相
堆積（plasma enhanced chemical vapourdeposition）
或いは、例えばトリエチルオキシシラン（triethyloxys
ilane:TEOS）のようなオルガノシラン化合物を用いた低
圧化学気相堆積技術のような任意の適当な技術を用いて
堆積されることのてきる二酸化シリコンの層として導電
レベル１上に設けられる。この被覆層３は例えば約0.7
マイクロメートルの厚さを有することができる。
被覆または絶縁層３の形成後、通常の感光レシジスト例
えばHunt CompanyでつくられているHPR 204のようなポ
ジティブ感光レジストの層11が例えば約1.3マイクロメ
ートルの厚さに被覆層３上に設けられ、開口部２が形成
される窓12を有する感光レジストマスクを形成するため
に通常のリソグラフィおよびマスクパターン技術を用い
てパターン付けされる。前述よりわかるように感光レジ
スト層11は被覆層３の略々２倍の厚さとなるが、簡単の
ためにレジスト層11は第１図には実際よりも幾らか薄く
示してある。
被覆層３は次いで開口部２を形成するように窓12を通し
て異方的にエッチされ、これにより導電レベル１の領域
が露出する。第１図は開口部２が形成された後の構造を
示すもので、この場合窓12の開口および異方性エッチン
グ以前の被覆層３とマスク（感光レジスト層）11の広が
りが点線で示されている。開口部２は、上から見た場合
すなわち被覆層３の表面3aを見下した場合に任意の所望
の形を有することができ、円形または略々円形状の開口
部でもよく、この場合には側壁2aは連続的で実際には単
一の壁を形成するものであることは言う迄もなくわかる
であろう。
被覆層３は任意の適当な異方性エッチング技術を用いて
エッチすることができる。したがって、不活性キャリヤ
ーガス例えばアルゴン内の弗素含有プラズマ（例えば被
覆層３が二酸化珪素の場合にはCF4,CHF3またはCxFy（例
えばC2F6）または被覆層３を形成する絶縁材料に対して
適当な場合にはSF6あるいはNF3）を開口部２をエッチす
るのに用いることができる。
この実施例では、開口部２は約１から２マイクロメート
ルの幅を有することができる。
開口部２が形成された後、被覆層３の表面3aを露出する
ために感光レジストマスク11が通常の技術を用いて除去
される。第２図に示すように、被覆層３、開口部の側壁
2aおよび露出された接点領域10を被覆するように次いで
第１層４がプラズマ化学気相堆積法のよな通常の技術を
用いて窒化珪素の薄い層として設けられる。この実施例
では、窒化珪素層４は約100ナノメートル（nm）の厚さ
を有することができる。
次に第３図において、窒化珪素の第１層４が形成された
後第２層５が二酸化珪素の層として形成されるが、この
層もやはり任意の適当な技術例えばプラズマ化学気相堆
積法を用いて設けることができる。この二酸化珪素の第
２層５は窒化珪素の第１層４全体を覆い、約200nmの厚
さを有することができる。
第２層５、この実施例では二酸化珪素の層が設けられて
別の層が完成されると、この別の層4,5は、第４図と５
図に関して後述するように第２層５よりも第１層４をよ
り緩りとエッチする技術を用いて、例えば異方性プラズ
マエッチングにより異方的にエッチされる。
第１層と第２層４と５が夫々窒化珪素と二酸化珪素で形
成されたこの実施例では、次いで、キャリヤーガスとし
てのアルゴン内の四弗化炭素(CF4),CHF3またはCxFy（例
えばC2F6）のようなフルオロカーボンプラズマを用いて
異方性エッチングを行うことができる。この実施例で
は、二酸化珪素の第２層を窒化珪素の第１層４の少なく
とも２倍速くエッチする組合せ四弗化炭素およびCHF3プ
ラズマが用いられる。
異方性エッチングの進行は通常の技術でモニターされ、
この場合にはプラズマ内の成分のスペクトル特にスペク
トルの一酸化炭素の（483nmにおける）放出線を検査す
ることによってモニターされる。したがって、一酸化炭
素線の強さは最初二酸化珪素の第２層５がエッチされて
いる時は大きく、次いで第４図に示すように窒化珪素の
第１層４の頂面4aが露出された時に急に落ち、窒化珪素
の第１層４が被覆層３の頂面3aより除去されて被覆層３
の二酸化珪素がエッチされ始める時に最後に急に上る。
したがって、本発明の方法を用いれば、第１層４の存在
が、通常の自動化手段による異方性エッチングの終点の
正確な決定を可能にする。第５図に示した窒化珪素の第
１層４が被覆層３の頂面から除去される時点、したがっ
てまた最終の接点領域10が露出される時点はそれ故容易
且つ正確に検出することができ、異方性エッチングは、
プラズマ窒化珪素の第１層４が被覆層３の頂面3bより取
り除かれることまた最終の接点領域10上に設けられる導
電層６との良好な電気接続を容易にするように該接点領
域に絶縁材料がないことを確実にするため場合によって
は僅かなオーバーエッチングをもって、この時点で停止
する。
使用されるエッチング技術は異方性で、したがって層を
一方向にだけすなわち被覆層３の表面3aに直角な方向に
エッチするので、プラズマ窒化珪素層表面4aが丁度露出
された時、第４図に示すように、開口部２の側壁2aは、
窒化珪素の第１層４および二酸化珪素の第２層５の部分
５′で覆われたままでいる。異方性エッチングは、第２
層５の材料、この実施例では二酸化珪素を第１層４の材
料、この実施例では窒化珪素よりも速くエッチするの
で、窒化珪素を被覆層の表面3aより除去するための異方
性エッチングに費やされる時間中開口部２の側壁2a上の
二酸化珪素の厚さは窒化珪素の厚さよりも多く除去され
る。したがって、第５図に示すように異方性エッチング
の終りでは開口部２の側壁2aは第１層４の残りの部分す
なわちスペーサ40で覆われたままで、更に、第２層５の
残留部分50すなわちスペーサ50が前記のスペーサ40上に
残る。二酸化珪素の第２層５の残留部分すなわちスペー
サ50は、露出された領域すなわち最終の接点領域10から
開口部２の側壁2aの上方に該開口部の深さｄよりも小さ
い距離ｘだけ延在する。スペーサすなわち第２層５の残
留部分50はこのように第１層４の残留部分すなわちスペ
ーサ40の一部分上だけに延在し、したがって、第５図よ
りわかるように、最終の接点領域10を限界する開口部２
の側壁に段状の輪郭を与える。
異方性エッチングが停止されてから、導電層６が第６図
に示したように設けられる。この実施例では、前記の導
電層６は、導電レベル１と同様にして堆積されたアルミ
ニウムの別のレベルとして与えられる。第１層４が第２
層５よりも緩りとエッチされるように異なる材料の第１
層と第２層４と５を設ける結果、第５図に示すように第
１層と第２層４と５の残留部分40と50で形成された段状
または二重スペーサができ、このため、接点孔すなわち
開口部２の側壁2aは、そうでない場合よりも著しく緩や
かな傾斜を有する。更に、第５図に示すように、第１層
と第２層４と５の異方性エッチングの結果第１層４の残
留部分40の頂部40aが僅かに円くなる。したがって、本
発明の方法を用いることにより、導電層６を、垂直に近
い傾斜および鋭いかどではなくて既に比較的緩やかな傾
斜とかどを有する表面上に設けることが可能になり、こ
のため、垂直に近い傾斜と鋭いかどがある場合に起こり
がちな導電層の不適当な被覆や弱さ或いは更には破損の
ような問題を避けることができ、或いは少なくとも軽減
することができる。その上、第５図からわかるように、
本発明の方法を用いる結果最終接点領域の面積が最初の
開口部２よりも幾から小さくなるので、特に含まれる寸
法が小さな場合、１マイクロメートル或いはそれ以下の
場合、層３内の最初の開口部２を所望の最終の接点領域
10の断面積よりも大きくつくることができ、このこと
は、感光レジストマスク層11によって形成される窓が最
終の接点領域よりも大きくてよくしたがって感光レジス
トマスク層に極めて小さな窓をフォトリソグラフ技術で
形成することに関する問題を避けることができ或いは少
なくとも軽減できることを意味する。
前述したように、開口部２の側壁2aを上方に延在するス
ペーサ50の高さｘは、第１層４と第２層５がエッチされ
る速度の差すなわち使用する異方性エッチング工程の選
択度と第１層４の厚さとに関係する。
前述したように、第１層と第２層４と５が夫々窒化珪素
と二酸化珪素で形成されまた異方性エッチング工程が二
酸化珪素を窒化珪素より約２倍の速度でエッチする場
合、第４図に示すように窒化珪素層４の表面4aが一旦露
出されると、この窒化珪素層４を被覆層３の厚さを表面
3aから除去するのに用いられる時間内に約２倍の二酸化
珪素の第２層５の厚さが開口部２の側壁2aより除去され
るので、前述した実施例におけるように第１層が100ナ
ノメートルの厚さを有する場合第２層５の約200ナノメ
ートルの厚さが開口部の側壁2aより除去される。
本発明者は、一般的に、スペーサ50の高さｘは式（d-
x）＝（s-1）a （d.x.sおよびａは前述した通りのもの
である）で与えられることを見出したもので、したがっ
て第２層５が第１層４よりも２倍速くエッチされて選択
度ｓが２となりまた第１層４が100ナノメートルの厚さ
を有する場合は（d-x）＝（2-1）100＝100ナノメートル
になる。したがって、前述の実施例において開口部の深
さｄ＝0.7マイクロメートルの場合にはｘ＝600ナノート
ルである。
開口部の側壁2aを上方に延在する残留部分すなわちスペ
ーサ50の距離ｘは、異方性エッチング工程を選択するこ
とによって選ぶことができる。したがって、例えば、仮
りに異方性エッチング工程が第２層５を第１層４より速
くエッチして選択度Ｓが３であるとすれば、同じ第１層
の厚さで（d-x）は200ナノメートルになり、ｄ＝0.7マ
イクロメートルに対しｘ＝500ナノートルになろう。
開口部２の寸法により第１および第２層の厚さの増加に
制限はあるが、選択度Ｓ＝２を保ち、第１層の厚さａを
200ナノメートルに調節することによって同じ結果を得
ることができる。
スペーサ50に対して所望の高さｘを与えるために、第１
層４の厚さａと選択度ｓの両方を選択または調節できる
ことは勿論である。第２層５の厚さは、スペーサ50の高
さに影響はしないが、最終の接点領域10が開口部２の幅
（この開口部２が断面円形の場合には直径）から第１層
４と第２層５を合わせた厚さの２倍を引いたものに略々
等しい幅（最終の接点領域10が円形の場合には例えば直
径）を有するという点で、異方性エッチング後に露出さ
れる最終の接点領域に影響を与える。若し第２層５をよ
り厚くまたはより薄くすると、異方性エッチング後に残
されるスペーサ50はこれに応じてより厚くまたはより薄
くなり、したがって最終の接点領域10はより小さくまた
はより大きくなる。このように、最終の接点領域10の寸
法は、開口部２を所望の最終の接点領域10よりも大きく
することを許容ししたがって開口部２を形成するのに用
いる感光レジストマスク層11の窓12を所望の接点領域よ
りも大きくすることを可能にしながら第２層の厚さを選
択することによって選ぶことができので、１から２マイ
クロメートルのオーダーの小さな窓をマスク層11にフォ
トリソグラフ技術で形成する時に生じることのある問題
を避けることができまたは少なくとも軽減することがで
きる。
前述した実施例では、第１層４と第２層５は夫々窒化珪
素と二酸化珪素で形成されている。けれども、第１層を
第２層よりも緩りとエッチさせる異方性技術を用いるこ
とができるならば、任意の２つの異なる絶縁材料を第１
層と第２層４と５を形成するのに用いることができる。
したがって、例えば、第１および第２層の一方はポリイ
ミドまたは酸窒化珪素層で他方は窒化珪素または二酸化
珪素でもよい。更に、第１層４は二酸化珪素で第２層は
窒化珪素とすることもできるが、この場合には、異方性
エッチング工程は窒化珪素を二酸化珪素よりも速くエッ
チするように選ばれ、例えばやはりアルゴンのような不
活性キャリーガス内の酸素を含むSF6プラズマを用いる
ことができるであろう。
どちらかといえば汚いまたは汚染される傾向を有する窒
化珪素を用いる代りに、第１層と第２層４と５を共に二
酸化珪素で形成し、この場合第２層５の方が第１層４よ
りも速くエッチすることを確実にするように第２層をド
ープすることもできる。けれども、ドープされない二酸
化珪素とドープされた二酸化珪素との間の選択度ｓはそ
れ程大きくないのが普通で、通常は２よりも小さい。
第１層４はAl2O3層とすることもでき、このAl2O3は、や
はり二酸化珪素層でよい第２層よりも著しく緩りとエッ
チされるという利点を有する。けれども、Al2O3層を第
１層として用いた場合には、スペーサ50が一旦形成され
ると、残留酸化アルミニウムを所望の一定の領域10より
除去するように、異方性エッチング工程において別の工
程例えば異方性プラズマエッチングを用いる場合にはプ
ラズマの含有量の調節が必要であろう。
第７図は電子デバイス、例えば本発明方法を用いて得ら
れた金属化レベルを有するCMOS集積回路のような集積回
路の単結晶シリコン半導体70の一部の略断面図を示す。
第７図に示した半導体70の部分は該半導体70の表面70a
に隣接してドープ領域71を有する。この半導体70は勿論
多数のこのようなドープ領域を有する。第７図に示した
特定の領域71は絶縁ゲート電界効果トランジスタ（MOS
T）のソースまたはドレーン領域を形成する。このMOST
の絶縁ゲートは、薄い二酸化珪素ゲート層73上に堆積さ
れたドープ多結晶珪素導電ゲート72により半導体70の表
面70aに設けられる。公知のようにして珪素の局部酸化
（LOCOS）で形成されたフィールド酸化物74（一部を第
７図に破線で示す）はMOSTの領域を形成する。
次の金属化に下部接点抵抗を設けるために、チタンが表
面70a上にスパッタ堆積され、次いで急速に加熱され
て、露出された珪素表面領域すなわちドープ領域71と多
結晶珪素ゲート層72上に珪化チタン接点層75を形成す
る。絶縁材料上の残りのチタンは、例えば過酸化水素と
水酸化アンモニウムの水溶液中でのエッチングにより除
去される。珪化チタンの代りに、珪化コバルトのような
その他の珪化物を用いることもできる。
次いで絶縁層76が化学気相堆積により表面上に堆積され
る。通常のフォトリソグラフおよびエッチング技術を用
い、次の金属化部との接続を可能ならしめるために、絶
縁層76を通って通路77があけられる。次に堆積されるタ
ングステン層の絶縁材料への付着を改良するために、先
ず付着層（図示せず）を絶縁層76上および通路74内に堆
積することによって導電性充填物80を形成することがで
きる。この付着層は、例えばチタンまたはチタン−タン
グステンでよく、当該技術で公知のようにスパッタ堆積
することができる。例えば化学気相堆積によるタングス
テンの堆積の後、堆積材料は例えばSF6を用いてエッチ
バック（etching back）され、タングステンの充填物80
を通路77内に残して絶縁層76の表面を露出する。金属化
の導電レベル、この実施例ではアルミニウムレベルが次
いでスパッタ堆積とパターニング（patterning）により
通常の方法で形成される。代りに、充填物80を省略し、
導電レベルを直接に通路77上に堆積してもよい。
この実施例では導電レベル100は第１図から５図に示し
た導電レベルに相当するが、この場合下にある絶縁層と
半導体とが、上に導電レベル100が設けられる基板101を
形成する。
本発明の方法は、次いで、前述したように、別の金属化
部６′を、被覆層３′に形成され且つスペーサ40′と5
0′が前述のようにして設けられた開口部を経て導電レ
ベル１に接触させるのに用いられる。前記の別の層６′
が最後の金属化層の場合には、当該技術において普通の
ようにこの別の金属化部上に不活性化層（第７図には図
示せず）を設けることができる。
したがって、第７図に示した実施例では、本発明の方法
は、第２のおそらくは最後の金属化レベルを設け、下に
ある図示のような第１の金属化レベルと相互に接続する
のに用いられている。けれども本発明の方法は、第７図
よりわかるであろうように、第２、第３、第４等の金属
化レベルを下の例えば第１、第２、第３等の金属化レベ
ルと接触させるのに用いることができる。その上、本発
明の方法は、特にタングステン充填物が設けられない場
合、第１金属化レベルを半導体領域例えば第７図に示し
た領域71および／または絶縁ゲート73,72或いは導電性
ストリップのようなその他の表面主要部に接続するのに
用いることもできる。
以上述べた方法では第１および第２層４と５は絶縁層で
あるが、必ずしもそうでなくてもよく、実際にこれ等の
第１層および第２層は導電層例えば夫々タングステンと
チタン−タングステン合金層とすることもできる。
更にまた、図面による前述の方法では別の層は第１およ
び第２層４および５で形成されているが、この別の層を
３つまたはそれ以上の層で形成し、第１層が最も緩り
と、また最後の層が最も速くエッチされてこれにより開
口部の側壁2aに３重またはそれ以上の段状スペーサを設
けることも可能であろう。
以上の発明の開示から、その他の変更は当業者には明ら
かであろう。このような変更は、この技術において既に
知られ、またはここに既に述べた特徴の代りにまたはそ
れに加えて用いられることができる他の特徴を含むこと
ができる。この出願では特許請求の範囲は特徴の特定の
組合せを示しているが、本願に開示した観点は、それが
任意の請求項に既に請求さているのと同じ発明であろう
となかろうと、明白にまたは暗にここに開示された任意
の新規な特徴またはその組合せ或いはその特徴またはそ
れ等特徴の１つまたはそれ以上の概括または変形をも含
むものと理解され度い。本願人は、本願または本願より
派生した別の出願の係属中に新しい特許請求の範囲がこ
のような特徴および／またはこのような特徴の組合せに
対して示されることがあることをここに明らかにしてお
く。
【図面の簡単な説明】
第１図から第６図は本発明の方法の各工程段階における
半導体の一部の断面図、 第７図は本発明の方法を用いて製造した半導体デバイス
の一部の断面図である。 1,100……導電レベル、２……開口部 2a……開口部の側壁、3,3′……被覆層 ４……第１層、５……第２層 6,6′……導電層、10……接触領域 40,50,40′,50′……スペーサ 101……デバイス構造体

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】被覆層上に別の層を設けることによって該
    被覆層の開口部を通って露出された導電レベルの領域に
    電気接触部を設け、被覆層の表面と導電レベルの領域を
    露出しこれにより開口部の側壁上に、露出された領域を
    限界する前記の別の層の残留部分を残すように、前記の
    別の層を異方的にエッチングし、導電レベルの露出され
    た領域と導電接触を形成するように被覆層上に導電層を
    設けることより成る半導体デハイスの製造方法におい
    て、前記の別の層を、１つの材料の第１層を被覆層上或
    る厚さにまた別の材料の第２層を第１層上に或る厚さに
    設けることによって設け、この別の層を、第１層が第２
    層よりも緩りとエッチされるようにして第１層と第２層
    とを異なる速度でエッチする異方性エッチング工程を用
    いて異方的にエッチし、被覆層の表面と導電レベルの前
    記の領域を露出するこの異方性エッチングの後、開口部
    の側壁が前記の１つの材料で被覆されたまま残りまた前
    記の異なる材料の部分が前記の１つの材料上を前記の露
    出された領域から開口部の側壁を上方に該開口部の深さ
    よりも小さな距離、第１層の厚さおよび該第１層と第２
    層がエッチされる異なる速度とに関係して延在するよう
    にしたことを特徴とする半導体デバイスの製造方法。
  2. 【請求項２】被覆層を絶縁層として設け、開口部を、こ
    の絶縁層をマスクを通して異方的にエッチすることによ
    り形成する請求項１記載の半導体デバイスの製造方法。
  3. 【請求項３】第１層と第２層を絶縁層として設ける請求
    項１または２記載の半導体デバイスの製造方法。
  4. 【請求項４】第１層および第２層の一方を二酸化珪素の
    層としてまた第１層および第２層の他方を窒化珪素の層
    として設ける請求項３記載の半導体デバイス。
  5. 【請求項５】第１層を窒化珪素の層としてまた第２層を
    二酸化珪素の層として設ける請求項４記載の半導体デバ
    イスの製造方法。
  6. 【請求項６】別の層を、弗素含有プラズマを用いて異方
    的にエッチする請求項５記載の半導体デバイスの製造方
    法。
JP1140261A 1988-06-06 1989-06-03 半導体デバイスの製造方法 Expired - Fee Related JPH0680651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8813303A GB2219434A (en) 1988-06-06 1988-06-06 A method of forming a contact in a semiconductor device
GB8813303.8 1988-06-06

Publications (2)

Publication Number Publication Date
JPH0225026A JPH0225026A (ja) 1990-01-26
JPH0680651B2 true JPH0680651B2 (ja) 1994-10-12

Family

ID=10638124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1140261A Expired - Fee Related JPH0680651B2 (ja) 1988-06-06 1989-06-03 半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US4956312A (ja)
EP (1) EP0345875B1 (ja)
JP (1) JPH0680651B2 (ja)
CN (1) CN1018309B (ja)
DE (1) DE68917995T2 (ja)
GB (1) GB2219434A (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201993A (en) * 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
KR910013463A (ko) * 1989-12-29 1991-08-08 김광호 반도체 소자의 개구형성방법
EP0464696B1 (en) * 1990-06-29 1997-10-29 Applied Materials, Inc. Two-step reactor chamber self cleaning process
US5049525A (en) * 1990-06-29 1991-09-17 Texas Instruments Incorporated Iterative self-aligned contact metallization process
US5162261A (en) * 1990-12-05 1992-11-10 Texas Instruments Incorporated Method of forming a via having sloped sidewalls
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
KR950000519B1 (ko) * 1991-02-28 1995-01-24 현대전자산업 주식회사 폴리실리콘층을 이용한 자기정렬콘택 제조방법
JPH04356944A (ja) * 1991-04-03 1992-12-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
JPH0529254A (ja) * 1991-07-24 1993-02-05 Sony Corp 配線形成方法
JPH0562967A (ja) * 1991-09-02 1993-03-12 Sharp Corp 半導体装置の製造方法
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
KR100260577B1 (ko) * 1992-09-09 2000-08-01 김영환 자기정렬형 콘택 형성방법
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
US6111319A (en) 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US6066555A (en) * 1995-12-22 2000-05-23 Cypress Semiconductor Corporation Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US6149974A (en) * 1997-05-05 2000-11-21 Applied Materials, Inc. Method for elimination of TEOS/ozone silicon oxide surface sensitivity
US6780776B1 (en) * 2001-12-20 2004-08-24 Advanced Micro Devices, Inc. Nitride offset spacer to minimize silicon recess by using poly reoxidation layer as etch stop layer
KR100467021B1 (ko) * 2002-08-20 2005-01-24 삼성전자주식회사 반도체 소자의 콘택 구조체 및 그 제조방법
US7749911B2 (en) * 2004-11-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved T-shaped gate structure
US7442649B2 (en) * 2005-03-29 2008-10-28 Lam Research Corporation Etch with photoresist mask
US8575026B2 (en) * 2011-11-03 2013-11-05 Infineon Technologies Ag Method of protecting sidewall surfaces of a semiconductor substrate
WO2014168665A2 (en) * 2013-01-18 2014-10-16 Yale University Methods for making a superconducting device with at least one enclosure
JP6461009B2 (ja) 2013-01-18 2019-01-30 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 少なくとも１つの囲いを有する超伝導デバイス
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US20140357083A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Directed block copolymer self-assembly patterns for advanced photolithography applications
EP3058618B1 (en) 2013-10-15 2020-09-02 Yale University Low-noise josephson junction-based directional amplifier
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9948254B2 (en) 2014-02-21 2018-04-17 Yale University Wireless Josephson bifurcation amplifier
JP2014160846A (ja) * 2014-04-10 2014-09-04 Renesas Electronics Corp 半導体記憶装置
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
EP3262697B1 (en) 2015-02-27 2021-10-13 Yale University Techniques for producing quantum amplifiers and related systems and methods
JP6807851B2 (ja) 2015-02-27 2021-01-06 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ ジョセフソン接合ベースのサーキュレータならびに関連する系および方法
SG11201706976XA (en) 2015-02-27 2017-09-28 Univ Yale Techniques for coupling planar qubits to non-planar resonators and related systems and methods
CN107683527A (zh) 2015-04-17 2018-02-09 耶鲁大学 无线约瑟夫逊参数转换器
CN106158765B (zh) * 2015-04-24 2019-03-12 旺宏电子股份有限公司 半导体元件及其制造方法
CN106601793B (zh) * 2015-10-15 2020-05-01 中国科学院微电子研究所 一种半导体器件及其制造方法
SG11201805577XA (en) 2016-01-15 2018-07-30 Univ Yale Techniques for manipulation of two-qubit quantum states and related systems and methods
US11737376B2 (en) 2017-12-11 2023-08-22 Yale University Superconducting nonlinear asymmetric inductive element and related systems and methods
US10546992B2 (en) 2018-06-28 2020-01-28 International Business Machines Corporation Buried electrode geometry for lowering surface losses in superconducting microwave circuits
US11223355B2 (en) 2018-12-12 2022-01-11 Yale University Inductively-shunted transmon qubit for superconducting circuits
US11791818B2 (en) 2019-01-17 2023-10-17 Yale University Josephson nonlinear circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
FR2549293B1 (fr) * 1983-07-13 1986-10-10 Silicium Semiconducteur Ssc Transistor bipolaire haute frequence et son procede de fabrication
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
SE453547B (sv) * 1985-03-07 1988-02-08 Stiftelsen Inst Mikrovags Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges
JPS62517A (ja) * 1985-06-26 1987-01-06 Daicel Chem Ind Ltd 光素子用封止剤
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
JPH07121864B2 (ja) * 1987-06-26 1995-12-25 日本ケミファ株式会社 脳障害抑制作用を有する医薬組成物
JP3437328B2 (ja) * 1995-06-16 2003-08-18 株式会社内田洋行 Ｏａ機器固定用具
JPH091943A (ja) * 1995-06-19 1997-01-07 Fuji Photo Film Co Ltd 熱転写受像材料

Also Published As

Publication number Publication date
US4956312A (en) 1990-09-11
GB2219434A (en) 1989-12-06
DE68917995T2 (de) 1995-05-04
GB8813303D0 (en) 1988-07-13
CN1018309B (zh) 1992-09-16
JPH0225026A (ja) 1990-01-26
DE68917995D1 (de) 1994-10-13
EP0345875A3 (en) 1990-03-21
CN1042274A (zh) 1990-05-16
EP0345875B1 (en) 1994-09-07
EP0345875A2 (en) 1989-12-13

Similar Documents

Publication Publication Date Title
JPH0680651B2 (ja) 半導体デバイスの製造方法
JP2604631B2 (ja) 半導体装置の製造方法
EP0349070B1 (en) A method of manufacturing a semiconductor device
US4946550A (en) Forming electrical connections for electronic devices
JPH06140396A (ja) 半導体装置とその製法
JP3571784B2 (ja) 半導体装置の配線形成方法
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US4708767A (en) Method for providing a semiconductor device with planarized contacts
KR19980081534A (ko) 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
US6809034B2 (en) Method of etching metallic thin film on thin film resistor
US6245657B1 (en) Self-aligned, low contact resistance, via fabrication process
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
JPH10256187A (ja) 半導体装置及びその製造方法
US6881678B2 (en) Method for forming a dual damascene structure in a semiconductor device
JPH05299397A (ja) 金属プラグの形成方法
US6303491B1 (en) Method for fabricating self-aligned contact hole
JPH0653334A (ja) 半導体装置の製造方法
JPH0697165A (ja) 半導体装置及びその製造方法
KR0147277B1 (ko) 텅스텐 콘택 플러그 형성방법
JP2001015587A (ja) 半導体装置の製造方法
JPH0774173A (ja) 半導体装置の製造方法
JPH05109719A (ja) 半導体装置の製造方法
JPH0766288A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees