JPH0680664B2 - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH0680664B2 JPH0680664B2 JP7578186A JP7578186A JPH0680664B2 JP H0680664 B2 JPH0680664 B2 JP H0680664B2 JP 7578186 A JP7578186 A JP 7578186A JP 7578186 A JP7578186 A JP 7578186A JP H0680664 B2 JPH0680664 B2 JP H0680664B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring electrode
- wiring
- ion implantation
- etching
- implantation mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000463 material Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の配線電極形成方法に関し、特に
高配線寿命を有する配線電極形成方法に関する。
高配線寿命を有する配線電極形成方法に関する。
配線電極金属は、高温，高電流密度になるほど、いわゆ
るエレクトロマイグレーションにより配線寿命が低下す
る。エレクトロマイグレーション耐性を高め、配線を高
寿命化させた構造として、配線電極金属に不純物を添加
させた構造が使用されている。よく知られた例として
は、不純物として銅を含んだアルミニウムを配線電極に
用いたものがある。
るエレクトロマイグレーションにより配線寿命が低下す
る。エレクトロマイグレーション耐性を高め、配線を高
寿命化させた構造として、配線電極金属に不純物を添加
させた構造が使用されている。よく知られた例として
は、不純物として銅を含んだアルミニウムを配線電極に
用いたものがある。
従来、このような配線電極の形成方法は、第４図（ａ）
に示すように不純物を全面に含む配線電極にフォトレジ
ストを施し、第４図（ｂ）の如く異方性エッチングによ
るか第４図（ｃ）の如く等方性エッチングによりおこな
っていた。
に示すように不純物を全面に含む配線電極にフォトレジ
ストを施し、第４図（ｂ）の如く異方性エッチングによ
るか第４図（ｃ）の如く等方性エッチングによりおこな
っていた。
上述した従来の配線電極形成方法は、配線電極金属に不
純物を含むため、以下のような問題点があった。配線電
極をプラズマ状ガスを用いて異方性エッチングした場
合、不純物の添加される割合によりエッチングの状態が
変化するので、各々の割合により適当なエッチング条件
を見いださねばならなかった。例えばアルミニウムに銅
を添加した場合、通常のアルミニウムのエッチング条件
では銅が残りやすく、高々数パーセントの銅を添加して
も異方性エッチングが非常に困難となる。また、液体に
よる等方性エッチングを行った場合、数パーセントの銅
の添加をおこなっても問題なくエッチングができるが、
同時に横方向のエッチングも進行するため、設計上配線
幅を広くとらなければならないという問題があり、微細
加工に不向きであった。さらに、不純物によってはエッ
チング装置を汚染するという欠点もあった。
純物を含むため、以下のような問題点があった。配線電
極をプラズマ状ガスを用いて異方性エッチングした場
合、不純物の添加される割合によりエッチングの状態が
変化するので、各々の割合により適当なエッチング条件
を見いださねばならなかった。例えばアルミニウムに銅
を添加した場合、通常のアルミニウムのエッチング条件
では銅が残りやすく、高々数パーセントの銅を添加して
も異方性エッチングが非常に困難となる。また、液体に
よる等方性エッチングを行った場合、数パーセントの銅
の添加をおこなっても問題なくエッチングができるが、
同時に横方向のエッチングも進行するため、設計上配線
幅を広くとらなければならないという問題があり、微細
加工に不向きであった。さらに、不純物によってはエッ
チング装置を汚染するという欠点もあった。
本発明の配線電極形成方法は不純物を含まない配線電極
被膜上にイオン注入マスク材料を被着し不純物導入孔を
形成する工程と、不純物をイオン注入する工程と、平担
化材料を塗布したのちイオン注入マスク材料が露出する
まで平担化材料をエッチングする工程と、イオン注入マ
スク材料を除去したのち平担化材料をマスクにし配線金
属材料を異方性エッチングする工程とを有する。
被膜上にイオン注入マスク材料を被着し不純物導入孔を
形成する工程と、不純物をイオン注入する工程と、平担
化材料を塗布したのちイオン注入マスク材料が露出する
まで平担化材料をエッチングする工程と、イオン注入マ
スク材料を除去したのち平担化材料をマスクにし配線金
属材料を異方性エッチングする工程とを有する。
次に本発明について図面を参照して説明する。
第１図（ａ）から（ｄ）は、本発明の一実施例を示す断
面図である。
面図である。
第１図（ａ）は、所望の導電領域及び絶縁領域を有する
半導体基板11の一主面を覆う絶縁膜12に開口13を設け、
配線電極被膜14を形成した図である。配線電極被膜14は
単層又は必要により多層とする。配線電極被膜14上にイ
オン注入マスク材料15を被着し、配線領域に不純物導入
孔16を形成する。
半導体基板11の一主面を覆う絶縁膜12に開口13を設け、
配線電極被膜14を形成した図である。配線電極被膜14は
単層又は必要により多層とする。配線電極被膜14上にイ
オン注入マスク材料15を被着し、配線領域に不純物導入
孔16を形成する。
第１図（ｂ）は、第１図（ａ）以降イオン注入により不
純物導入領域17を形成し平担化材料18により、基板表面
を平担化した図である。平担化材料18はイオン注入マス
ク材料15と配線電極被膜14をエッチングするときのマス
クともなるので、これらに対し選択性のよいものを選
ぶ。
純物導入領域17を形成し平担化材料18により、基板表面
を平担化した図である。平担化材料18はイオン注入マス
ク材料15と配線電極被膜14をエッチングするときのマス
クともなるので、これらに対し選択性のよいものを選
ぶ。
第１図（ｃ）は、第１図（ｂ）以降平担化材料18をイオ
ン注入マスク材料15が露出するまでエッチングし、その
後イオン注入マスク材料15を選択的にエッチングし、次
いで配線電極被膜14を平担化材料18をマスクとして異方
性エッチングした図である。
ン注入マスク材料15が露出するまでエッチングし、その
後イオン注入マスク材料15を選択的にエッチングし、次
いで配線電極被膜14を平担化材料18をマスクとして異方
性エッチングした図である。
第１図（ｄ）では、第１図（ｃ）以降平担化材料18を除
去したのちアニールを行い配線電極材料と不純物とを合
金化する。
去したのちアニールを行い配線電極材料と不純物とを合
金化する。
第２図は、本発明の第２の実施例である。本実施例で
は、半導体基板21と配線電極22との間に電気的導電性の
ある拡散防止膜23を設けた例である。これにより配線電
極22に添加した不純物が半導体基板に拡散して素子特性
を劣化させるのを防止することができる。
は、半導体基板21と配線電極22との間に電気的導電性の
ある拡散防止膜23を設けた例である。これにより配線電
極22に添加した不純物が半導体基板に拡散して素子特性
を劣化させるのを防止することができる。
第３図（ａ）と（ｂ）は、本発明の第３の実施例であ
る。
る。
第３図（ａ）は第１図（ａ）に対応する図である。この
図ではイオン注入マスク材料31を等方性エッチングと異
方性エッチングを併用して加工している。
図ではイオン注入マスク材料31を等方性エッチングと異
方性エッチングを併用して加工している。
第３図（ｂ）は第１図（ｃ）に対応する図である。この
図では平担化材料32の上部がイオン注入マスク材料31の
エッチング領域の形状に応じて横広がりをしている。こ
のため、不純物導入領域33を全くエッチングせずに配線
電極被膜34を異方性エッチングすることができる。この
方法により、配線電極のエッチングの際に不純物がエッ
チング装置を汚染するおそれがなくなる。
図では平担化材料32の上部がイオン注入マスク材料31の
エッチング領域の形状に応じて横広がりをしている。こ
のため、不純物導入領域33を全くエッチングせずに配線
電極被膜34を異方性エッチングすることができる。この
方法により、配線電極のエッチングの際に不純物がエッ
チング装置を汚染するおそれがなくなる。
以上説明したように本発明では配線電極被膜の配線領域
に選択的に不純物を添加することにより、エッチング領
域に不純物を含まない構造にすることができ、このため
不純物の種類，濃度によらず自己整合により不純物を含
まない配線電極の加工技術で配線電極の微細加工を可能
とする効果がある。
に選択的に不純物を添加することにより、エッチング領
域に不純物を含まない構造にすることができ、このため
不純物の種類，濃度によらず自己整合により不純物を含
まない配線電極の加工技術で配線電極の微細加工を可能
とする効果がある。
第１図（ａ）乃至（ｄ）は、本発明の第一の実施例を、
第２図は、本発明の第二の実施例を、第３図（ａ），
（ｂ）は、本発明の第三の実施例を説明する断面図であ
る。第４図（ａ）乃至（ｃ）は、従来の方法を説明する
ための断面図である。 11……半導体基板、12……絶縁膜、13……開口、14……
配線電極被膜、15……イオン注入マスク材料、16……不
純物導入孔、17……不純物導入領域、18……平担化材
料、19……配線電極、21……半導体基板、22……配線電
極、23……拡散防止膜、31……イオン注入マスク材料、
32……平担化材料、33……不純物導入領域、34……配線
電極被膜、41……半導体基板、42……絶縁膜、43……開
口、44……不純物を含む配線電極被膜、45……フォトレ
ジスト。
第２図は、本発明の第二の実施例を、第３図（ａ），
（ｂ）は、本発明の第三の実施例を説明する断面図であ
る。第４図（ａ）乃至（ｃ）は、従来の方法を説明する
ための断面図である。 11……半導体基板、12……絶縁膜、13……開口、14……
配線電極被膜、15……イオン注入マスク材料、16……不
純物導入孔、17……不純物導入領域、18……平担化材
料、19……配線電極、21……半導体基板、22……配線電
極、23……拡散防止膜、31……イオン注入マスク材料、
32……平担化材料、33……不純物導入領域、34……配線
電極被膜、41……半導体基板、42……絶縁膜、43……開
口、44……不純物を含む配線電極被膜、45……フォトレ
ジスト。
Claims (1)
- 【請求項１】配線電極被膜上にイオン注入のマスクとな
る材料を選択的に形成し、該配線電極被膜に不純物をイ
オン注入する工程と、平担化材料を塗布したのち上記イ
オン注入のマスクとなる材料が露出するまで平担化材料
をエッチングする工程と、上記イオン注入のマスクとな
る材料を除去したのち平担化材料をマスクにし配線金属
材料を異方性エッチングする工程とを有することを特徴
とする半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7578186A JPH0680664B2 (ja) | 1986-04-01 | 1986-04-01 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7578186A JPH0680664B2 (ja) | 1986-04-01 | 1986-04-01 | 半導体装置の配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232146A JPS62232146A (ja) | 1987-10-12 |
| JPH0680664B2 true JPH0680664B2 (ja) | 1994-10-12 |
Family
ID=13586100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7578186A Expired - Lifetime JPH0680664B2 (ja) | 1986-04-01 | 1986-04-01 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680664B2 (ja) |
-
1986
- 1986-04-01 JP JP7578186A patent/JPH0680664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62232146A (ja) | 1987-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714951A (en) | Integrated circuit device which includes a continous layer which consists of conducting portions which are of a silicide of a refractory metal and insulating portions which are of an oxide of the metal | |
| US5043295A (en) | Method of forming an IC chip with self-aligned thin film resistors | |
| JP3219909B2 (ja) | 半導体装置の製造方法 | |
| US4234357A (en) | Process for manufacturing emitters by diffusion from polysilicon | |
| US4348802A (en) | Process for producing a semiconductor device | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US4933297A (en) | Method for etching windows having different depths | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US6524949B2 (en) | Method of forming low-resistance contact electrodes in semiconductor devices | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JPH10335450A (ja) | 半導体装置及びその製造方法 | |
| JPH0680664B2 (ja) | 半導体装置の配線形成方法 | |
| JP2850380B2 (ja) | 半導体装置の製造方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| JPS61140133A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JP2730813B2 (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JP2000068228A (ja) | 半導体装置およびその製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |