JPH0680749B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0680749B2
JPH0680749B2 JP62112901A JP11290187A JPH0680749B2 JP H0680749 B2 JPH0680749 B2 JP H0680749B2 JP 62112901 A JP62112901 A JP 62112901A JP 11290187 A JP11290187 A JP 11290187A JP H0680749 B2 JPH0680749 B2 JP H0680749B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
main surface
external
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62112901A
Other languages
English (en)
Other versions
JPS63276250A (ja
Inventor
博司 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62112901A priority Critical patent/JPH0680749B2/ja
Publication of JPS63276250A publication Critical patent/JPS63276250A/ja
Publication of JPH0680749B2 publication Critical patent/JPH0680749B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置、特に樹脂成型された半導体集積
回路装置に関するものである。
〔従来の技術〕
第5図は従来の樹脂成型された半導体集積回路装置の一
例を示す斜視図である。図において(1)は互いにほぼ
平行な第1の主表面(上主面)と第2の主表面(下主
面)と周側面とを有する半導体集積回路チップ、(2)
は上記第1主表面上に被着された複数の外部接続用パッ
ド、(3)は上記第2主表面に固着された支持板、
(4)は複数の外部リード、(5)は外部接続用パッド
(2)と外部リード(4)を接続するワイヤ、(6)は
(1),(2),(3),(4),を被覆する樹脂成型
部材である。また第6図はプリント配線板等に実装され
た半導体集積回路チップの一例を示す断面図である。図
において(7)はプリント配線板、(8)はプリント配
線板(7)上に配線された配線導体、(9)は外部接続
パッド(2)上に設けられ、同パッドと配線導体(8)
を接続する突起電極、(10)はチップ(1)、パッド
(2)、電極(9)等を保護するため、電極(9)を配
線(8)に接合した後に被着された被覆材である。
さて、第5図に示す如き従来の樹脂成型された半導体集
積回路装置では集積回路チップ(1)は支持板(3)で
固着して機械的強度を保たせ、外部接続用パット(2)
と外部リード(4)をワイヤ(5)で接続し、半導体集
積回路チップ(1)と、外部回路との電気信号の授受を
可能としている。また半導体集積回路チップ(1)は機
械的強度が弱く、また半導体集積回路の特性は外部雰囲
気の影響を受けやすい。更にワイヤ(5)は通常直径20
〜50μmの金、アルミニウム、銅等の金属細線が用いら
れるためその機械的強度は弱い。半導体集積回路チッ
プ、ワイヤの機械的強度を保護し、半導体集積回路の特
性を外部雰囲気から保護するため樹脂成型部材(6)が
被覆成型されている。
また第6図の如き例はプリント配線板(7)へ樹脂成型
されていない半導体集積回路チップ(1)を直接突起し
たもので、ワイヤ、外部リードを介さずに外部接続用パ
ッド(2)とプリントは配線板(7)上の配線(8)と
を接合するため、パッド(2)上に突起電極(9)を設
け所謂フェーズ・ダウンボンディングで接続したもの
で、チップ(1)、及び配線(8)と電極(9)の接続
部を保護するため被覆材(10)(例えば熱可塑性樹脂)
が被覆されている。この被覆材(10)は成型されていな
いため、被覆された形状は必ずしも一定していない。
〔発明が解決しようとする問題点〕
第5図の如き半導体集積回路においては、半導体集積回
路チップ(1)の他支持板(3)、外部リード(4)、
ワイヤ(5)を必要とし、更に樹脂成型されるため、そ
の組立工程においてこれらを接続、成型する組立工程が
複雑であり、また精密な組立技術を必要とする。即ちか
かる半導体集積回路を組立てるには例えば予め作成され
た半導体集積回路チップ(1)を一般にリードフレーム
と呼ばれる支持板(3)、外部リード(4)が一体化さ
れたものの、支持板(3)の所定部に固定し、外部接続
用パッド(2)と外部リード(4)をワイヤ(5)によ
り接続する。このワイヤは前記の如く直径は通常20〜50
μと極めて細く、この接続は極めて精密な技術を必要と
する。また外部接続用パッドの数は通常10前後から100
以上に及ぶものもあり多くの手数を要する。次いで全体
を樹脂成型した後、前記リードフレームの不要部分を除
去し、必要に応じ外部リードの曲げ等の成型が行われ
る。以上の様に組立工程は多くの手数を要すると共に外
部リード(4)を要するため、半導体集積回路チップ
(1)に比し完成した半導体集積回路装置ははるかに大
きなものとなり、これを使用する場合の実装密度は低く
なる。更に接続に用いるワイヤによる浮遊容量、浮遊イ
ンダクタンスは半導体集積回路の信号処理時間を遅らせ
る結果にもなる。
第6図の如き例では第5図の例の欠点の一部は除かれて
いる。例えばワイヤによる接続が不要のため、半導体集
積回路の組立工程は簡単になり、また半導体集積回路チ
ップが直接使用する電子機器のプリント配線板等に実装
されるので実装密度は高まり、接続ワイヤによる浮遊イ
ンダクタンス、浮遊容量が軽減されるため信号処理時間
も早く出来る。しかし一方プリント配線板に実装し被覆
材を被着する迄半導体集積回路チップは保護手段がとら
れていないため外部雰囲気により特性が劣化する可能性
がある。また半導体集積回路チップは通常数mm角、厚み
200〜500μm程度の小片で脆いため取扱中割れ、欠けを
生じやすい。また実装後被覆材で被着する場合プリント
配線板上の被着範囲、形状は一定にし難い。更にプリン
ト配線板とは突起電極による接続のため熱放散が困難で
ある。
この発明は上記の問題点を解決するためになされたもの
で、半導体集積回路チップを外部雰囲気から保護し、機
械的に保護し、組立が容易で、小型化し使用時の実装密
度が高く、信号処理速度の早い半導体集積回路を提供す
ることにある。
〔問題点を解決するための手段〕
この発明に係る半導体集積回路装置は支持板に固着され
た半導体集積回路チップの表面に設けた外部接続用パッ
ドを開口させる切込みを有する樹脂成型部材により、半
導体集積回路チップ表面及側面を覆ったものである。
〔作用〕
この発明による半導体集積回路装置は外部リードを持た
ない故に小型であり、しかも半導体集積回路チップのパ
ッドを有する側の主表面、及び側面は成型樹脂で被覆さ
れた機械的保護、外部雰囲気にも影響され難しくなって
いる。またワイヤによる接続がなく組立が簡単であると
共に回路の浮遊容量、浮遊インダクタンスが減少し、信
号処理時間を早くすることが出来る。また支持板は半導
体集積回路の熱放散を高める。
〔発明の実施例〕
第1図はこの発明の一実施例を示す半導体集積回路装置
の斜視図で(1)〜(3),(6)は上記従来装置と同
一のものである。半導体集積回路チップ(1)の第1主
表面(1A)には複数の外部接続用パッド(2)が設けら
れており、第2主表面(1B)は支持板(3)に固着され
ている。半導体集積回路チップ(1)の第1主表面(1
A)、側面(1C)は樹脂成型部材(6)で被覆されてお
り、この樹脂成型部材(6)はパッド(2)と同数の開
口切込部(11)を備え、この開口切込部(11)は各外部
接続用パッド(2)を露出させている。この外部接続用
パッド(2)は通常アルミニューム等の良導電体材料で
作られるが、湿気等外部雰囲気の影響を避けるためには
モリブデン、タングステン、タンタル、チタン、金等の
耐候性金属、又はその合金を少なくともその一部に用い
ると効果的である。
第1図の例では外部接続用パッド(2)は半導体集積回
路チップ(1)の一つの辺のみに沿って設けられている
シングルインライン型である。このような場合にこれに
合せて、実施例のように、開口切込部(11)を樹脂成型
部材(6)の一つの端辺(6A)から各パッド(2)の上
部へ延長することにより、例えば実装するプリント配線
等の所定位置に外部接続用パッド(2)に接続する突起
を設け、ここにこの発明による集積回路装置を挿着する
ことも可能で、実装密度をより上げることが出来る。ま
た外部接続パッド(2)を一辺に限らず各辺に設けるな
り、複数の半導体集積回路チップを一つに成型すること
も可能なことは言う迄もない。
上記のように構成された半導体集積回路では半導体集積
回路チップ(1)は樹脂成型部材(6)により第1主表
面(1A)、側面(1C)が被覆成型され外部雰囲気からの
保護、機械的保護が施され、外部接続用パッド(2)は
樹脂成型部材(6)の開口切込部(11)により外部に露
出しており、これにより半導体集積回路の外部回路との
接続が可能となる。
第2図はこの発明の他の実施例を示す斜視図、第3図は
同実施例のA−B断面図である。(12)は半導体集積回
路チップ(1)と支持板(3)を接着する接着材であ
る。この実施例では外部接続用パッド(2)の上面の限
定された部分、即ちその中央部のみが露出されており、
周端部は樹脂成型部材で覆われている。この実施例で
は、外部接続用パッドの一部のみが外部雰囲気に接し、
残は樹脂成型部材で被覆保護されたいるので、外部雰囲
気からの保護にも優れている。樹脂成型部材(6)の端
辺(6A)と外部接続用パッド(2)との間の部分(6B)
の樹脂成型部材(6)の厚みが薄くされており、プリン
ト配線板に実装する場合、プリント配線板に設けられた
可撓性金属電極部材がこの部分(6B)上から外部接続端
子(2)上に導入されて圧接するのが容易になる。
第4図はこの発明の更に他の実施例を示す半導体集積回
路装置の側断面図である。この実施例では半導体集積回
路チップ(1)の第2主表面(1B)に固着された支持板
(3)の前記第2主表面(1B)を固着した面と反対側の
面を樹脂成型部材(6)より露出させたものであって支
持板(3)の熱放散を容易とすることが出来る。
〔発明の効果〕
この発明は以上説明した如く半導体集積回路の組立にお
いてワイヤの接続が不要で組立工程が簡単になり、より
安価な集積回路装置の提供が可能となり、また小型にな
るため実装密度が上り、一方樹脂成型部材で被覆されて
いるため機械的強度が保ち得て、取扱いが容易になる効
果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す斜視図、第2図はこ
の発明の他の実施例を示す斜視図、第3図はその断面
図、第4図は更に他の実施例を示す断面図、第5図は従
来の半導体集積回路の斜視図、第6図は従来の他の半導
体集積回路の実装の側断面図である。 図において(1)は半導体集積回路チップ、(2)は外
部接続用パッド、(3)は支持板、(6)は樹脂成型部
材、(11)は開口切込部である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】互いにほぼ平行な第1主表面と第2主表面
    及び側面を有し、第2主表面側が支持板に固着され、上
    記第1主表面側に複数の外部接続用パッドを有する半導
    体集積回路チップ、少くとも上記チップの第1主表面側
    と、上記チップの側面を覆う樹脂成型部材を備え、上記
    外部接続用パッドを開口させる切込みを上記樹脂成型部
    材に形成したことを特徴とする半導体集積回路装置。
  2. 【請求項2】支持板のチップ固着面と反対側の表面を樹
    脂成型部材より露出させたこを特徴とする特許請求の範
    囲第1項記載の半導体集積回路装置。
JP62112901A 1987-05-08 1987-05-08 半導体集積回路装置 Expired - Lifetime JPH0680749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62112901A JPH0680749B2 (ja) 1987-05-08 1987-05-08 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62112901A JPH0680749B2 (ja) 1987-05-08 1987-05-08 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS63276250A JPS63276250A (ja) 1988-11-14
JPH0680749B2 true JPH0680749B2 (ja) 1994-10-12

Family

ID=14598329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62112901A Expired - Lifetime JPH0680749B2 (ja) 1987-05-08 1987-05-08 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0680749B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199548A (ja) * 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS63276250A (ja) 1988-11-14

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
JPH0785500B2 (ja) カプセル封じされた半導体パツケージ
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPH05326735A (ja) 半導体装置及びその製造方法
US6489667B1 (en) Semiconductor device and method of manufacturing such device
US6313519B1 (en) Support for semiconductor bond wires
JP3670371B2 (ja) 半導体装置およびその製造方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
US5256903A (en) Plastic encapsulated semiconductor device
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH10214933A (ja) 半導体装置とその製造方法
JP3169072B2 (ja) 半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JPH03109760A (ja) 半導体装置
JPH0739244Y2 (ja) 混成集積回路装置
JPS63276250A (ja) 半導体集積回路装置
JP2786047B2 (ja) 樹脂封止型半導体装置
JPH06821Y2 (ja) 半導体装置の実装構造
KR950003904B1 (ko) 반도체 패키지
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH09219463A (ja) 半導体装置
JPH03105961A (ja) 樹脂封止型半導体装置
JPS5930535Y2 (ja) 半導体装置
JPH0724275B2 (ja) 半導体装置