JPH0681185B2 - 電流変換回路 - Google Patents
電流変換回路Info
- Publication number
- JPH0681185B2 JPH0681185B2 JP13465688A JP13465688A JPH0681185B2 JP H0681185 B2 JPH0681185 B2 JP H0681185B2 JP 13465688 A JP13465688 A JP 13465688A JP 13465688 A JP13465688 A JP 13465688A JP H0681185 B2 JPH0681185 B2 JP H0681185B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- input
- current conversion
- mirror circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 〔概 要〕 時分割交換機のディジタル加入者回路におけるリングト
リップ回路の電流変換回路に関し、 確実なリングトリップ検出動作を行うために、電流の絶
対値を変えずに、その方向を反転する高精度の電流変換
を行うことを目的とし、 入力の低インピーダンス回路部分と、その二つの出力を
それぞれ電流の方向を逆転するために付けられた第１と
第２のミラー回路に入力し、それぞれのミラー回路の出
力同士を接続する電流変換回路において、 該入力の低インピーダンス回路部分を構成するトランジ
スタのベース電流による誤差を補正する第３と第４のミ
ラー回路を設け、該第３と第４ののミラー回路の出力を
前記第１と第２のミラー回路の出力に接続するよう構成
し、 該入力の低インピーダンス回路部分のトランジスタをダ
ーリントン接続し、バイアス電圧回路を抵抗とダイオー
ドにより形成し、該ダーリントン接続回路に付加された
トランジスタが前記第３と第４のミラー回路の一部を形
成するように構成する。
リップ回路の電流変換回路に関し、 確実なリングトリップ検出動作を行うために、電流の絶
対値を変えずに、その方向を反転する高精度の電流変換
を行うことを目的とし、 入力の低インピーダンス回路部分と、その二つの出力を
それぞれ電流の方向を逆転するために付けられた第１と
第２のミラー回路に入力し、それぞれのミラー回路の出
力同士を接続する電流変換回路において、 該入力の低インピーダンス回路部分を構成するトランジ
スタのベース電流による誤差を補正する第３と第４のミ
ラー回路を設け、該第３と第４ののミラー回路の出力を
前記第１と第２のミラー回路の出力に接続するよう構成
し、 該入力の低インピーダンス回路部分のトランジスタをダ
ーリントン接続し、バイアス電圧回路を抵抗とダイオー
ドにより形成し、該ダーリントン接続回路に付加された
トランジスタが前記第３と第４のミラー回路の一部を形
成するように構成する。
本発明は、時分割交換機のディジタル加入者回路におけ
るリングトリップ回路の電流変換回路に関する。
るリングトリップ回路の電流変換回路に関する。
時分割交換機における加入者回路は、LSI化による高集
積化が図られており、リンガー中の加入者用電話機のオ
フフックを検出するリングトリップ回路についてもLSI
化による高度の集積化が要求されている。
積化が図られており、リンガー中の加入者用電話機のオ
フフックを検出するリングトリップ回路についてもLSI
化による高度の集積化が要求されている。
第３図にリングトリップ回路の全体ブロック図を示す。
図において、１は加入者電話機、２はリンガー電源、３
は電流検出回路、４は電流電流変換回路、５は出力判定
回路とし、電流電流変換回路４は電流変換回路６と電流
加算回路７と絶対値算出回路８とからなる。
図において、１は加入者電話機、２はリンガー電源、３
は電流検出回路、４は電流電流変換回路、５は出力判定
回路とし、電流電流変換回路４は電流変換回路６と電流
加算回路７と絶対値算出回路８とからなる。
加入者電話機１がリンガー電源２からの呼出信号により
オフフックすると、リングトリップ回路の電流検出回路
３の検出抵抗器R0の両端電圧ＶINを検出して、R1抵抗に
よる入力電流I1を電流変換回路６により変換した電流−
I1と、R2抵抗による入力電流I2とを電流加算回路７によ
り加算した値I2−I1を絶対値算出回路８で絶対値（I2−
I1）を算出する。この電流を抵抗R3により出力電圧Ｖ
OUTに変換し、基準電圧ＶTHと比較器９で比較して、基
準電圧を越えれば出力判定回路５からリングトリップ判
定信号を送出して、加入者回路を捕捉する。
オフフックすると、リングトリップ回路の電流検出回路
３の検出抵抗器R0の両端電圧ＶINを検出して、R1抵抗に
よる入力電流I1を電流変換回路６により変換した電流−
I1と、R2抵抗による入力電流I2とを電流加算回路７によ
り加算した値I2−I1を絶対値算出回路８で絶対値（I2−
I1）を算出する。この電流を抵抗R3により出力電圧Ｖ
OUTに変換し、基準電圧ＶTHと比較器９で比較して、基
準電圧を越えれば出力判定回路５からリングトリップ判
定信号を送出して、加入者回路を捕捉する。
上記リングトリップ回路における電流変換回路６は、低
い入力インピーダンスを持ち、呼出信号の電圧ＶINが高
い値の抵抗R1に印加されると、印加電圧は抵抗R0と電流
変換回路６の低い入力インピーダンスから電流に変換さ
れる。この入力電流I1は電圧ＶINを抵抗R1に従い電流に
変換されたものである。電流変換回路６は比の電流の方
向を逆転する回路であるため、その精度が第１の問題に
なる。また入力インピーダンスがどの程度、理想的に低
インピーダンスであるかが第２の問題になる。全体とし
て、このリングトリップ回路が充分な余裕をもって動作
するためには、電流変換回路６の精度として１〜２％の
精度が要求される。
い入力インピーダンスを持ち、呼出信号の電圧ＶINが高
い値の抵抗R1に印加されると、印加電圧は抵抗R0と電流
変換回路６の低い入力インピーダンスから電流に変換さ
れる。この入力電流I1は電圧ＶINを抵抗R1に従い電流に
変換されたものである。電流変換回路６は比の電流の方
向を逆転する回路であるため、その精度が第１の問題に
なる。また入力インピーダンスがどの程度、理想的に低
インピーダンスであるかが第２の問題になる。全体とし
て、このリングトリップ回路が充分な余裕をもって動作
するためには、電流変換回路６の精度として１〜２％の
精度が要求される。
第４図に従来の電流変換回路の回路構成図を示す。図に
おいて、10はトランジスタTR03,TR04よりなる低インピ
ーダンス入力回路、11はTR00,TR01,TR02よりなる第１の
ミラー回路、12はTR05,TR06,TR07よりなる第２のミラー
回路を示す。ミラー回路11と12は充分な精度が確保され
ているが、問題は低インピーダンス入力回路10の低イン
ピーダンスの部分である。
おいて、10はトランジスタTR03,TR04よりなる低インピ
ーダンス入力回路、11はTR00,TR01,TR02よりなる第１の
ミラー回路、12はTR05,TR06,TR07よりなる第２のミラー
回路を示す。ミラー回路11と12は充分な精度が確保され
ているが、問題は低インピーダンス入力回路10の低イン
ピーダンスの部分である。
低インピーダンス入力回路10は、トランジスタTR03,TR0
4のベースが電源Vcc/2に接続され、エミッタ同士を結合
して抵抗R1に接続されている。このエミッタを見せるた
め、回路は低い入力インピーダンスとなっている。また
TR03,TR04は入力する電圧（電流）の方向により、どち
らか一方が導通するようになっている。この入力部の回
路においては、トランジスタの電流増幅率によりベース
電流分（約１％程度）の誤差が生ずる。これは目標の精
度に対して無視出来ない程度のものである。またこの回
路に交流ＶINを印加する場合、電源ＶCC/2に対してトラ
ンジスタのベース・エミッタ間の電圧分だけ、V0の電位
が変化することである。この変化分は約0.6〜0.7Vあ
り、入力電圧ＶINに対し誤差電圧を発生させる原因にな
り、理想的な低インピーダンスにするためにはこの電位
は小さい程望ましい。
4のベースが電源Vcc/2に接続され、エミッタ同士を結合
して抵抗R1に接続されている。このエミッタを見せるた
め、回路は低い入力インピーダンスとなっている。また
TR03,TR04は入力する電圧（電流）の方向により、どち
らか一方が導通するようになっている。この入力部の回
路においては、トランジスタの電流増幅率によりベース
電流分（約１％程度）の誤差が生ずる。これは目標の精
度に対して無視出来ない程度のものである。またこの回
路に交流ＶINを印加する場合、電源ＶCC/2に対してトラ
ンジスタのベース・エミッタ間の電圧分だけ、V0の電位
が変化することである。この変化分は約0.6〜0.7Vあ
り、入力電圧ＶINに対し誤差電圧を発生させる原因にな
り、理想的な低インピーダンスにするためにはこの電位
は小さい程望ましい。
次に他の従来例の回路構成図を第３図に示す。図は抵入
力インピーダンス回路部10のトランジスタTR03,TR04を
夫々TR08,TR09によりダーリントン接続回路16と17を構
成する方法である。電流増幅率の影響を無視出来る様に
する為には、トランジスタをダーリントン接続すること
が容易に予想出来る。ただしこの場合は各トランジスタ
のＶCE電圧を確保する為に、ＶCCの電圧を高めに（6V以
上）設定する必要があり、ＶCC＝5Vでは動作出来ない。
力インピーダンス回路部10のトランジスタTR03,TR04を
夫々TR08,TR09によりダーリントン接続回路16と17を構
成する方法である。電流増幅率の影響を無視出来る様に
する為には、トランジスタをダーリントン接続すること
が容易に予想出来る。ただしこの場合は各トランジスタ
のＶCE電圧を確保する為に、ＶCCの電圧を高めに（6V以
上）設定する必要があり、ＶCC＝5Vでは動作出来ない。
以上のように従来のリングトリップ回路における電流変
換回路では、入力部のトランジスタの電流増幅率の影響
が無視出来ず、また上記電流変換回路に交流を印加する
場合、トランジスタのベース・エミッタ間電圧による変
動が入力を変動させるため、理想的な低インピーダンス
に対して入力電流に誤差を発生させる原因となる。本発
明ではこれらの原因を除去して、ＶCC＝5Vでも充分動作
する高い精度の電流変換回路を提供することを目的とし
ている。
換回路では、入力部のトランジスタの電流増幅率の影響
が無視出来ず、また上記電流変換回路に交流を印加する
場合、トランジスタのベース・エミッタ間電圧による変
動が入力を変動させるため、理想的な低インピーダンス
に対して入力電流に誤差を発生させる原因となる。本発
明ではこれらの原因を除去して、ＶCC＝5Vでも充分動作
する高い精度の電流変換回路を提供することを目的とし
ている。
本発明の電流変換回路の原理構成図を第１図（ａ）に示
す。図において、入力の低インピーダンス回路部10と、
その回路部10の二つの出力をそれぞれ電流の方向を逆転
するために付けられた第１と第２のミラー回路11と12に
入力し、それぞれのミラー回路11と12の出力同士を接続
する電流変換回路において、 該入力の低インピーダンス回路部10を構成するトランジ
スタのベース電流による誤差を補正する第３と第４のミ
ラー回路13と14を設け、該第３と第４ののミラー回路13
と14の出力を前記第１と第２のミラー回路11と12の出力
に接続するよう構成する。
す。図において、入力の低インピーダンス回路部10と、
その回路部10の二つの出力をそれぞれ電流の方向を逆転
するために付けられた第１と第２のミラー回路11と12に
入力し、それぞれのミラー回路11と12の出力同士を接続
する電流変換回路において、 該入力の低インピーダンス回路部10を構成するトランジ
スタのベース電流による誤差を補正する第３と第４のミ
ラー回路13と14を設け、該第３と第４ののミラー回路13
と14の出力を前記第１と第２のミラー回路11と12の出力
に接続するよう構成する。
次に該入力の低インピーダンス回路部10の原理ブロック
図を第１図（ｂ）に示す。図において、低インピーダン
ス回路部分の入力トランジスタを第１と第２のダーリン
トン接続回路16,17により接続し、バイアス電圧回路15
と抵抗ＲとダイオードＤとにより構成すると共に、該第
１と第２のダーリントン接続回路16,17に付加されたト
ランジスタが、第３と第４のミラー回路13,14の一部を
構成するように接続する。
図を第１図（ｂ）に示す。図において、低インピーダン
ス回路部分の入力トランジスタを第１と第２のダーリン
トン接続回路16,17により接続し、バイアス電圧回路15
と抵抗ＲとダイオードＤとにより構成すると共に、該第
１と第２のダーリントン接続回路16,17に付加されたト
ランジスタが、第３と第４のミラー回路13,14の一部を
構成するように接続する。
本発明において、入力の低インピーダンス回路部10を構
成するトランジスタ２個を夫々ダーリントン接続するこ
とにより、トランジスタの電流増幅率による影響を防止
出来るが、一方入力電圧V0の振幅がダーリントン接続の
ためトランジスタ２個分のベース・エミッタ間電圧とな
り、電圧変動が従来より更に大きくなるので、これを防
止するため第１と第２のミラー回路11と12の他に第３と
第４のミラー回路13と14を設け、低インピーダンス回路
部10のトランジスタのベース電流を第３と第４のミラー
回路13と14による第２のルートを設けて出力すること
で、回路全体としての精度を向上させることが出来る。
同時に低インピーダンス回路部10のトランジスタのベー
ス・エミッタ間電圧の振れを減少させることが出来る。
成するトランジスタ２個を夫々ダーリントン接続するこ
とにより、トランジスタの電流増幅率による影響を防止
出来るが、一方入力電圧V0の振幅がダーリントン接続の
ためトランジスタ２個分のベース・エミッタ間電圧とな
り、電圧変動が従来より更に大きくなるので、これを防
止するため第１と第２のミラー回路11と12の他に第３と
第４のミラー回路13と14を設け、低インピーダンス回路
部10のトランジスタのベース電流を第３と第４のミラー
回路13と14による第２のルートを設けて出力すること
で、回路全体としての精度を向上させることが出来る。
同時に低インピーダンス回路部10のトランジスタのベー
ス・エミッタ間電圧の振れを減少させることが出来る。
第２図に本発明の電流変換回路の実施例の回路構成図を
示す。図において、低インピーダンス回路部10に付加さ
れたトランジスタTR08とTR09は、従来のトランジスタTR
03とTR04とそれぞれダーリントン接続されているだけで
なく、付加されたトランジスタTR10,TR11およびTR12,TR
13で構成される第３と第４のミラー回路13と14にコレク
タを接続してミラー回路を構成する。
示す。図において、低インピーダンス回路部10に付加さ
れたトランジスタTR08とTR09は、従来のトランジスタTR
03とTR04とそれぞれダーリントン接続されているだけで
なく、付加されたトランジスタTR10,TR11およびTR12,TR
13で構成される第３と第４のミラー回路13と14にコレク
タを接続してミラー回路を構成する。
低入力インピーダンス回路10では、トランジスタTR03,T
R04のコレクタ電流は従来の回路と同じ電流を流すが、
ダーリントン接続されたトランジスタTR08,TR09によ
り、トランジスタのベース電流を消滅することなく、出
力に供給されてミラー精度を向上させることが出来る。
ベース電流は主な電流の誤差成分で有るため、このミラ
ー回路では単純なものでよい。
R04のコレクタ電流は従来の回路と同じ電流を流すが、
ダーリントン接続されたトランジスタTR08,TR09によ
り、トランジスタのベース電流を消滅することなく、出
力に供給されてミラー精度を向上させることが出来る。
ベース電流は主な電流の誤差成分で有るため、このミラ
ー回路では単純なものでよい。
またトランジスタTR08,TR09のベースには抵抗R8,R9とダ
イオードD0〜D2によるバイアス回路が接続される。TR0
8,TR03,TR04,TR09のベース・エミッタ間電圧に対してダ
イオード３段分のバイアスを接続することで、入力V0の
振幅はベース・エミッタ間の電圧の1/2程度に減少し、
入力電流の誤差を軽減する。ダイオードD0〜D2を３段か
ら４段に増加することで、V0の振幅をほぼゼロにするこ
とは可能であるが、定常的にTR03,TR04に電流が流れる
ためこれは採用出来ない。
イオードD0〜D2によるバイアス回路が接続される。TR0
8,TR03,TR04,TR09のベース・エミッタ間電圧に対してダ
イオード３段分のバイアスを接続することで、入力V0の
振幅はベース・エミッタ間の電圧の1/2程度に減少し、
入力電流の誤差を軽減する。ダイオードD0〜D2を３段か
ら４段に増加することで、V0の振幅をほぼゼロにするこ
とは可能であるが、定常的にTR03,TR04に電流が流れる
ためこれは採用出来ない。
本発明により、低インピーダンス回路部で発生するトラ
ンジスタの電流増幅率に起因する誤差を低減することが
出来ると共に、トランジスタのベース・エミッタ間電圧
により発生する電圧の変動を約1/2にすることが出来る
ので、総合的にリングトリップ回路の電流変換回路の精
度を向上させることが出来る。
ンジスタの電流増幅率に起因する誤差を低減することが
出来ると共に、トランジスタのベース・エミッタ間電圧
により発生する電圧の変動を約1/2にすることが出来る
ので、総合的にリングトリップ回路の電流変換回路の精
度を向上させることが出来る。
第１図は本発明の電流変換回路の原理構成図、第２図は
本発明の実施例の回路構成図、第３図はリングトリップ
回路の全体ブロック図、第４図は従来例の電流変換回路
の回路構成図、第５図は他の従来例の回路構成図を示
す。 図において、１は加入者電話機、２はリンガー電源、３
は電流検出回路、４は電流電流変換回路、５は出力判定
回路、６は電流変換回路、７は電流加算回路、８は絶対
値算出回路、９は比較回路、10は低インピーダンス入力
回路、11,12は第１と第２のミラー回路、13,14は第３と
第４のミラー回路、15はバイアス電圧回路、16,17は第
１と第２のダーリントン接続回路を示す。
本発明の実施例の回路構成図、第３図はリングトリップ
回路の全体ブロック図、第４図は従来例の電流変換回路
の回路構成図、第５図は他の従来例の回路構成図を示
す。 図において、１は加入者電話機、２はリンガー電源、３
は電流検出回路、４は電流電流変換回路、５は出力判定
回路、６は電流変換回路、７は電流加算回路、８は絶対
値算出回路、９は比較回路、10は低インピーダンス入力
回路、11,12は第１と第２のミラー回路、13,14は第３と
第４のミラー回路、15はバイアス電圧回路、16,17は第
１と第２のダーリントン接続回路を示す。
Claims (2)
- 【請求項１】入力の低インピーダンス回路部（10）と、
その二つの出力をそれぞれ電流の方向を逆転するために
付けられた第１と第２のミラー回路（11），（12）に入
力し、それぞれのミラー回路（11），（12）の出力同士
を接続する電流変換回路において、 該入力の低インピーダンス回路部（10）を構成するトラ
ンジスタのベース電流による誤差を補正する第３と第４
のミラー回路（13），（14）を設け、該第３と第４のの
ミラー回路（13），（14）の出力を前記第１と第２のミ
ラー回路（11），（12）の出力に接続することを特徴と
する電流変換回路。 - 【請求項２】該入力の低インピーダンス回路部（10）の
トランジスタをダーリントン接続し、バイアス電圧回路
をダイオードにより構成し、該ダーリントン接続回路に
付加されたトランジスタが前記第３と第４のミラー回路
（13），（14）の一部を構成することを特徴とする請求
項１記載の電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13465688A JPH0681185B2 (ja) | 1988-06-01 | 1988-06-01 | 電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13465688A JPH0681185B2 (ja) | 1988-06-01 | 1988-06-01 | 電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01303954A JPH01303954A (ja) | 1989-12-07 |
| JPH0681185B2 true JPH0681185B2 (ja) | 1994-10-12 |
Family
ID=15133480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13465688A Expired - Fee Related JPH0681185B2 (ja) | 1988-06-01 | 1988-06-01 | 電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681185B2 (ja) |
-
1988
- 1988-06-01 JP JP13465688A patent/JPH0681185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01303954A (ja) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0261804B2 (ja) | ||
| JPH0121703B2 (ja) | ||
| JPH0339426B2 (ja) | ||
| JPH0681185B2 (ja) | 電流変換回路 | |
| JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
| EP0918272A1 (en) | Bias circuit for a voltage reference circuit | |
| US4340869A (en) | Amplifier for use in a line circuit | |
| JPH02249345A (ja) | デュアルトーンマルチ周波数発生器 | |
| JP2956119B2 (ja) | 並列型ａ／ｄ変換器 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP2891782B2 (ja) | 電話インタフェース回路用出力段 | |
| JP2864853B2 (ja) | 輝度調整回路 | |
| JP2565817Y2 (ja) | デユアルトーンマルチ周波数発生器 | |
| JPH018027Y2 (ja) | ||
| JP2002040060A (ja) | 監視回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2000151764A (ja) | 電話回線測定回路 | |
| JPH09321551A (ja) | 分圧回路 | |
| JPS62194468A (ja) | 整流回路 | |
| JPH0365860A (ja) | 通話電流制限回路 | |
| JPH0779245B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JPS6253082B2 (ja) | ||
| JPH0666610B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |