JPH0682666B2 - 電子デバイス - Google Patents
電子デバイスInfo
- Publication number
- JPH0682666B2 JPH0682666B2 JP63071160A JP7116088A JPH0682666B2 JP H0682666 B2 JPH0682666 B2 JP H0682666B2 JP 63071160 A JP63071160 A JP 63071160A JP 7116088 A JP7116088 A JP 7116088A JP H0682666 B2 JPH0682666 B2 JP H0682666B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- substrate
- aluminum film
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、配線材としてアルミニウム膜又はアルミニウ
ム合金膜を使用したセンサー、メモリー、情報処理等を
行う半導体集積回路、光電子デバイス等の電子デバイス
の改良に関する。
ム合金膜を使用したセンサー、メモリー、情報処理等を
行う半導体集積回路、光電子デバイス等の電子デバイス
の改良に関する。
（従来の技術と解決しようとする問題点） 従来の電子デバイスの多くは、比抵抗が小さく安定性が
良いことなどの理由から、真空蒸着法又はスパッタリン
グ法により作製したアルミニウム膜を配線材としてパタ
ーニングして用いている。しかし、シリコン半導体デバ
イスに上記の方法で作製したアルミニウム膜を配線材と
して使用すると、基板のシリコンとアルミニウムの相互
拡散が大きくなり、コンタクト部での安定が悪くなった
り（これをペネトレーションという）、エレクトロマイ
グレーション、ストレスマイグレーションが発生するた
めこれを防止するために配線材としてアルミニウムシリ
コン合金膜を用いている。
良いことなどの理由から、真空蒸着法又はスパッタリン
グ法により作製したアルミニウム膜を配線材としてパタ
ーニングして用いている。しかし、シリコン半導体デバ
イスに上記の方法で作製したアルミニウム膜を配線材と
して使用すると、基板のシリコンとアルミニウムの相互
拡散が大きくなり、コンタクト部での安定が悪くなった
り（これをペネトレーションという）、エレクトロマイ
グレーション、ストレスマイグレーションが発生するた
めこれを防止するために配線材としてアルミニウムシリ
コン合金膜を用いている。
ここで、アルミニウム−シリコン合金とはアルミニウム
ーシリコンのグレーン間にシリコンが偏析している状態
の膜も含まれるものとする。
ーシリコンのグレーン間にシリコンが偏析している状態
の膜も含まれるものとする。
例えば、第４図は従来から知られているＮ型シリコン・
ゲートMOS（Metal Oxide Semiconductor）の構造図を示
したものである。
ゲートMOS（Metal Oxide Semiconductor）の構造図を示
したものである。
11は、ほう素をドープしたＰ形シリコン基板、12は上記
基板11を高温の雰囲気中にさらして成長させたシリコン
酸化膜、13はシリコン酸化膜12をパターニングしてその
部分にリンをイオン注入して形成したN-層、14はCVD法
によりN-層13上に成長させたシリコン酸化膜、15はシリ
コン酸化膜14をパターニングした後、高温の酸素雰囲気
中にさらして成長させたゲート酸化膜、16はゲート酸化
膜15上に成長させたポリシリコンゲート層、17は基板11
全面に蒸着法、スパッタリング法、熱CVD法等により形
成した配線材としてのアルミニウム膜又はアルミニウム
シリコン合金膜（以下アルミニウム膜等という）、18は
アルミニウム膜等17の表面反射率を下げるためにCVD法
又はスパッタリング法で形成したシリコンタングステン
膜、19は窒化シリコン等のパッシベーション膜である。
基板11を高温の雰囲気中にさらして成長させたシリコン
酸化膜、13はシリコン酸化膜12をパターニングしてその
部分にリンをイオン注入して形成したN-層、14はCVD法
によりN-層13上に成長させたシリコン酸化膜、15はシリ
コン酸化膜14をパターニングした後、高温の酸素雰囲気
中にさらして成長させたゲート酸化膜、16はゲート酸化
膜15上に成長させたポリシリコンゲート層、17は基板11
全面に蒸着法、スパッタリング法、熱CVD法等により形
成した配線材としてのアルミニウム膜又はアルミニウム
シリコン合金膜（以下アルミニウム膜等という）、18は
アルミニウム膜等17の表面反射率を下げるためにCVD法
又はスパッタリング法で形成したシリコンタングステン
膜、19は窒化シリコン等のパッシベーション膜である。
上記のような構成の半導体デバイスの配線材として蒸着
又はスパッタリングにより形成したアルミニウム膜等17
の膜厚は、電子デバイスの配線材の膜厚としては、通常
１μｍ位であるが、第５図に示すように1.5μｍ前後の
グレーン20が形成される。このようなグレーン20が形成
されると、このグレーン20間の接合部からエレクトロマ
イグレーションが生じ、これにより電子デバイス特性が
変化したり、場合によっては配線の断線、ショートが起
こる。さらに、後工程で必要とされるアニールによって
アルミニウム配線上にヒロック（丘状の突起物）が生じ
たりする。
又はスパッタリングにより形成したアルミニウム膜等17
の膜厚は、電子デバイスの配線材の膜厚としては、通常
１μｍ位であるが、第５図に示すように1.5μｍ前後の
グレーン20が形成される。このようなグレーン20が形成
されると、このグレーン20間の接合部からエレクトロマ
イグレーションが生じ、これにより電子デバイス特性が
変化したり、場合によっては配線の断線、ショートが起
こる。さらに、後工程で必要とされるアニールによって
アルミニウム配線上にヒロック（丘状の突起物）が生じ
たりする。
このため近年、このアルミニウム−シリコン合金にさら
に銅を添加し、グレーンの接合部にこの銅を偏析させる
ことにより上記接合部の特性を改善し、エレクトロマイ
グレーションやストレスマイグレーションの発生を防止
することが試みられている。しかしながら、上記のよう
に銅を添加すると、アルミニウム−シリコン−銅合金膜
のパターニングのためにドライエッチングを行った場
合、銅がエッチング残渣として残ってしまう。
に銅を添加し、グレーンの接合部にこの銅を偏析させる
ことにより上記接合部の特性を改善し、エレクトロマイ
グレーションやストレスマイグレーションの発生を防止
することが試みられている。しかしながら、上記のよう
に銅を添加すると、アルミニウム−シリコン−銅合金膜
のパターニングのためにドライエッチングを行った場
合、銅がエッチング残渣として残ってしまう。
そこで、この銅を除去するためにイオンスパッタエッチ
ングを併用することもできるが、レジストにダメージを
生じたり、高エネルギーイオン照射によりデバイスの特
性変化が生じたりする。
ングを併用することもできるが、レジストにダメージを
生じたり、高エネルギーイオン照射によりデバイスの特
性変化が生じたりする。
一方グレーンサイズを小さくする試みも行われており、
スパッタリング時に窒素を導入添加するとグレーンサイ
ズば約0.5μｍとなり、上記従来と比較すると多少小さ
くすることができる。しかし、上記窒素が膜中に混入し
たりするおそれが強く本質的に改善できるものではな
い。
スパッタリング時に窒素を導入添加するとグレーンサイ
ズば約0.5μｍとなり、上記従来と比較すると多少小さ
くすることができる。しかし、上記窒素が膜中に混入し
たりするおそれが強く本質的に改善できるものではな
い。
また、熱CVDによるアルミニウム膜等17の成長について
は、次ぎの文献において紹介されている。
は、次ぎの文献において紹介されている。
（１）「LPCVD ALUMINUM FOR VLSI PROCESSING」 R.A.Levy and M.L.Green J.Electrochem.Soc.134（1987）P37c （２）「LPCV of Aluminum and Al-Si Alloys for Semi
conductor Metallization」 M.J.Cooke R.A.Heinecke R.C.Sten Solid State Techno
logy December1982 P62〜65 上記文献（１）（２）に示された熱CVD法はともに同様
のホットウォール型CVD装置を使用している。すなわ
ち、石英ガラス管の反応チャンバーに基板を並べ、石英
ガラス管の外部からファーネス炉により基板を加熱して
いるプロセスガスは石英ガラス管の軸方向に流してい
る。
conductor Metallization」 M.J.Cooke R.A.Heinecke R.C.Sten Solid State Techno
logy December1982 P62〜65 上記文献（１）（２）に示された熱CVD法はともに同様
のホットウォール型CVD装置を使用している。すなわ
ち、石英ガラス管の反応チャンバーに基板を並べ、石英
ガラス管の外部からファーネス炉により基板を加熱して
いるプロセスガスは石英ガラス管の軸方向に流してい
る。
これによりアルミニウム膜を作製すると、ステップカバ
レッジは改良されるが、作製された膜表面が荒れている
ため（反射率約10〜20％）、グレーン間の接合性が悪く
エレクトロマイグレーションやストレスマイグレーショ
ンが発生してしまう。
レッジは改良されるが、作製された膜表面が荒れている
ため（反射率約10〜20％）、グレーン間の接合性が悪く
エレクトロマイグレーションやストレスマイグレーショ
ンが発生してしまう。
さらに、表面平坦性の良いアルミニウム膜を作製できる
ものとして、次の文献において紹介されているクラスタ
ーイオンビーム蒸着法とマグネトロンプラズマCVD法が
知られている。
ものとして、次の文献において紹介されているクラスタ
ーイオンビーム蒸着法とマグネトロンプラズマCVD法が
知られている。
すなわち、 （３）「ICB法によるAl膜形成と結晶性制御」 山田、高木 月刊Semiconductor World（日本語版） ３月号（1987）P75 当該文献に示された方法は、アルミニウムの入っている
ルツボを加熱することにより高真空中でクラスターを発
生させ、そのクラスタービームを電子衝撃によりイオン
化し、イオンクラスタービームとして基板に照射し膜付
けを行なうようにしたものである。
ルツボを加熱することにより高真空中でクラスターを発
生させ、そのクラスタービームを電子衝撃によりイオン
化し、イオンクラスタービームとして基板に照射し膜付
けを行なうようにしたものである。
しかし、この方法によって作製されたアルミニウム膜
は、第６図の断面図に示しているように、段差部21の被
覆性が悪いため断線するおそれがあり電子デバイスの配
線用としては使用できない。
は、第６図の断面図に示しているように、段差部21の被
覆性が悪いため断線するおそれがあり電子デバイスの配
線用としては使用できない。
（４）「MPCVDによるAl膜の形成」 加藤、伊藤 月刊Semiconductor World（日本語版） ３月号（1987）P84 当該文献に示された方法は、接地電位の基板ホルダーの
背面にＮ極、Ｓ極のマグネットを回転させた状態で接地
するとともに、基板に対向する位置のガス吹き出し部に
高周波電力を印加し、マグネトロンプラズマCVDを行う
ようにしたものである。
背面にＮ極、Ｓ極のマグネットを回転させた状態で接地
するとともに、基板に対向する位置のガス吹き出し部に
高周波電力を印加し、マグネトロンプラズマCVDを行う
ようにしたものである。
この方法によると、成膜されたアルミニウム膜中には数
％のオーダーで炭素が混入しており、比抵抗は４〜10μ
Ω・cmと大きい。このため、アルミニウムの配線の本来
の特徴である比抵抗の低さ（2.7μΩ・cm）を有効に用
いることができず、配線材として適当でない。
％のオーダーで炭素が混入しており、比抵抗は４〜10μ
Ω・cmと大きい。このため、アルミニウムの配線の本来
の特徴である比抵抗の低さ（2.7μΩ・cm）を有効に用
いることができず、配線材として適当でない。
（本発明の目的） 本発明の目的は、グレーンが少なく、表面平坦性が良好
で、かつ段差被覆性の秀れたアルミニウム膜等を電子デ
バイスの配線材として使用することによってエレクトロ
マイグレーションやストレスマイグレーション及びヒロ
ックの発生を防止し安定した電子デバイスを提供するこ
とにある。
で、かつ段差被覆性の秀れたアルミニウム膜等を電子デ
バイスの配線材として使用することによってエレクトロ
マイグレーションやストレスマイグレーション及びヒロ
ックの発生を防止し安定した電子デバイスを提供するこ
とにある。
（問題点を解決するための手段） 本発明は、上記目的を達成するために次のように構成さ
れている。すなわち、アルミニウム膜又はアルミニウム
合金膜から成る配線材を有する電子デバイスにおいて、
前記アルミニウム膜又はアルミニウム合金膜が、所定の
気体を加熱して先ず熱CVD反応の第１の段階を生じさせ
た後にこの気体を基板表面に供給し、加熱した基板の表
面における熱CVD反応の第２の段階により該基板表面に
成膜を行うようにする熱CVD法で作製した膜であること
を特徴としている。
れている。すなわち、アルミニウム膜又はアルミニウム
合金膜から成る配線材を有する電子デバイスにおいて、
前記アルミニウム膜又はアルミニウム合金膜が、所定の
気体を加熱して先ず熱CVD反応の第１の段階を生じさせ
た後にこの気体を基板表面に供給し、加熱した基板の表
面における熱CVD反応の第２の段階により該基板表面に
成膜を行うようにする熱CVD法で作製した膜であること
を特徴としている。
（実施例） 第１図は本発明に係る電子デバイスの配線材として作製
したアルミニウム膜等の状態を示したものであり、第２
図はアルミニウム膜等の段差皮覆性を示した断面図であ
り、さらに第３図はアルミニウム膜等を作製するために
使用する熱CVD装置の正面断面図を示したものである。
したアルミニウム膜等の状態を示したものであり、第２
図はアルミニウム膜等の段差皮覆性を示した断面図であ
り、さらに第３図はアルミニウム膜等を作製するために
使用する熱CVD装置の正面断面図を示したものである。
なお、当該実施例にかかる電子デバイスの構造について
は第４図に示した従来のものと同様なのでその説明は省
略する。また、第４図と同一の構成要素には同一の符号
を使用する。
は第４図に示した従来のものと同様なのでその説明は省
略する。また、第４図と同一の構成要素には同一の符号
を使用する。
第１図に示す通りシリコン基板11上には平坦性の良好な
アルミニウム膜等17が作製されている。このアルミニウ
ム膜等17を作製するためには、第３図に示す熱CVD装置
を使用する。
アルミニウム膜等17が作製されている。このアルミニウ
ム膜等17を作製するためには、第３図に示す熱CVD装置
を使用する。
符号１は処理室であり、気密に保つことができる構造と
なっている。３は処理室１内に配置され基板11を保持す
るとともに基板11の温度調整をする基板ホルダーであ
る。
なっている。３は処理室１内に配置され基板11を保持す
るとともに基板11の温度調整をする基板ホルダーであ
る。
基板ホルダー３の温度を調整する温度調整機構の構成に
ついて説明すると、４はヒーターであって抵抗加熱によ
り気体ホルダー３を加熱し（これは放射加熱等の他の加
熱方法であってもよい）、５は熱電対であって基板ホル
ダー３の温度をモニターしている。温度モニターとして
熱電対５のかわりに測温抵抗を用いても良い。熱電対５
で測定された信号は、図示しないPID制御、PI制御、ON-
OFF制御等の制御回路に入力され、サイリスタもしくは
リレーを用いてヒーター４の入力電力加減し、基板ホル
ダー３の温度を調整している。必要なときは、基板ホル
ダー３を冷却可能にして加熱・冷却の両方法により温度
を調節する。
ついて説明すると、４はヒーターであって抵抗加熱によ
り気体ホルダー３を加熱し（これは放射加熱等の他の加
熱方法であってもよい）、５は熱電対であって基板ホル
ダー３の温度をモニターしている。温度モニターとして
熱電対５のかわりに測温抵抗を用いても良い。熱電対５
で測定された信号は、図示しないPID制御、PI制御、ON-
OFF制御等の制御回路に入力され、サイリスタもしくは
リレーを用いてヒーター４の入力電力加減し、基板ホル
ダー３の温度を調整している。必要なときは、基板ホル
ダー３を冷却可能にして加熱・冷却の両方法により温度
を調節する。
図示しない気体供給装置からバルブ７を通して所定の気
体８が処理室１内に導入されるが、この気体８を気体表
面に均一性良く供給する為に、多重にしたメッシュ等の
多数のガス通過・吹き出し細孔を備えた分配板31が設け
られている。この分配板31には温度調整機構40を組み込
んでいる。
体８が処理室１内に導入されるが、この気体８を気体表
面に均一性良く供給する為に、多重にしたメッシュ等の
多数のガス通過・吹き出し細孔を備えた分配板31が設け
られている。この分配板31には温度調整機構40を組み込
んでいる。
温度調整機構40は、分配板31に設けられた加熱手段41、
温度モニター42およびフィードバック制御手段（図示し
ていない）を主にして構成され、加熱手段41は、分配板
31を大気圧側からヒーター32で抵抗加熱で加熱するよう
になっている。抵抗加熱の代わりにハロゲンランプ等に
より放射加熱しても効果は同様である。ヒーター32は絶
縁粉末34を用いて分配版31から絶縁されている。この絶
縁粉末34はアルミナ等でも良いが、ヒーターからの熱の
伝導性を考慮するとマグネシア粉末を用いる方が良い。
温度モニター42およびフィードバック制御手段（図示し
ていない）を主にして構成され、加熱手段41は、分配板
31を大気圧側からヒーター32で抵抗加熱で加熱するよう
になっている。抵抗加熱の代わりにハロゲンランプ等に
より放射加熱しても効果は同様である。ヒーター32は絶
縁粉末34を用いて分配版31から絶縁されている。この絶
縁粉末34はアルミナ等でも良いが、ヒーターからの熱の
伝導性を考慮するとマグネシア粉末を用いる方が良い。
また、フィードバック制御手段は図示していないが、熱
電対33で測定して得た信号をPID制御、PI制御、ON-OFF
制御等の制御回路にフィードバックし、サイリスタやリ
レーを用いてヒータ32の入力電力を加減して、分配板31
の温度を制御する構成を採用している。
電対33で測定して得た信号をPID制御、PI制御、ON-OFF
制御等の制御回路にフィードバックし、サイリスタやリ
レーを用いてヒータ32の入力電力を加減して、分配板31
の温度を制御する構成を採用している。
なお、35は絶縁粉末34を固定するための蓋である。
上記のような構成を有する装置を用いて配線材としての
アルミニウム膜等17を作製するには、一例として次のよ
うな成膜条件の下で行う。
アルミニウム膜等17を作製するには、一例として次のよ
うな成膜条件の下で行う。
処理室１内の圧力を2Torrとし、導入気体としてトリイ
ソブチルアルミニウム、キャリアガスとしてアルゴン
（流量50〜200sccm）を使用し、ガスシリンダーを50〜9
0℃、分配板31を230℃に設定して、トリイソブチルアル
ミニウムに対し「熱CVD反応の第１の段階」を与え、し
かる後、350〜400℃に加熱されている基板11の表面に供
給する。これによって基板11の表面上では「熱CVD反応
の第２の段階」が生じ、アルミニウム膜等17を１μm/mi
nの速度で基板11上に成膜することができる。当該膜17
の表面について前記した熱CVDに関する従来例（１）、
（２）と比較すると非常に平坦になっている。
ソブチルアルミニウム、キャリアガスとしてアルゴン
（流量50〜200sccm）を使用し、ガスシリンダーを50〜9
0℃、分配板31を230℃に設定して、トリイソブチルアル
ミニウムに対し「熱CVD反応の第１の段階」を与え、し
かる後、350〜400℃に加熱されている基板11の表面に供
給する。これによって基板11の表面上では「熱CVD反応
の第２の段階」が生じ、アルミニウム膜等17を１μm/mi
nの速度で基板11上に成膜することができる。当該膜17
の表面について前記した熱CVDに関する従来例（１）、
（２）と比較すると非常に平坦になっている。
即ち、従来例（１）、（２）によって作製された膜の表
面反射率は、10〜20％程度でSEM観察で非常に凹凸のあ
る荒れた面となっている。これに対して本発明に係るア
ルミニウム膜等は、膜厚１μｍにおいて220〜8000nm光
で、表面反射率は、95％以上となっている。これは、従
来から行われているスパッタリング法により作製された
膜の場合よりも平坦性が良くなっている。
面反射率は、10〜20％程度でSEM観察で非常に凹凸のあ
る荒れた面となっている。これに対して本発明に係るア
ルミニウム膜等は、膜厚１μｍにおいて220〜8000nm光
で、表面反射率は、95％以上となっている。これは、従
来から行われているスパッタリング法により作製された
膜の場合よりも平坦性が良くなっている。
また、第１図に示すように、基板11上に成膜されたアル
ミニウム膜等17は、SEM観察においてスパッタ膜と異な
り、第５図に示すようなグレーン20が確認できないほど
の膜を得ることができる。
ミニウム膜等17は、SEM観察においてスパッタ膜と異な
り、第５図に示すようなグレーン20が確認できないほど
の膜を得ることができる。
また、上記の成膜条件で作製すると、Si（結晶方位111
面）基板上にA1（結晶方位111面）のエピタキシャル成
長が可能で、RHEEDでストリークパターンを得ることが
出来る。又はSi（結晶方位100面）基板上にAl−Si（結
晶方位100面）のエピタキシャル成長が可能である。
面）基板上にA1（結晶方位111面）のエピタキシャル成
長が可能で、RHEEDでストリークパターンを得ることが
出来る。又はSi（結晶方位100面）基板上にAl−Si（結
晶方位100面）のエピタキシャル成長が可能である。
更に第２図に示すように、クラスターイオンビーム蒸着
法で成膜した第６図の場合に比べ、格段に段差部21での
被覆性が良好となり、断線のおそれがなくなった。
法で成膜した第６図の場合に比べ、格段に段差部21での
被覆性が良好となり、断線のおそれがなくなった。
さらに、膜の比抵抗の点について上記の装置を用いパラ
メータの制御をすることによって平坦性のよい１μｍの
膜厚においても容易に比抵抗2.7μΩ・cmを得ることが
できる。また、炭素の混入も少なく約20ppm以下となっ
ている。この膜をN2雰囲気中で、430℃、40分のアニー
ルを行ったが、ヒロックの発生はみられなかった。これ
はスパッタ法で作製した膜に比べ、非常にすぐれた特徴
である。
メータの制御をすることによって平坦性のよい１μｍの
膜厚においても容易に比抵抗2.7μΩ・cmを得ることが
できる。また、炭素の混入も少なく約20ppm以下となっ
ている。この膜をN2雰囲気中で、430℃、40分のアニー
ルを行ったが、ヒロックの発生はみられなかった。これ
はスパッタ法で作製した膜に比べ、非常にすぐれた特徴
である。
このように上記装置によって作製されたアルミニウム膜
等は、平坦性が良好で、かつ不純物混入が少なく、しか
も段差被覆性、結晶性のすぐれたものであり、電子デバ
イスの配線材として最適である。
等は、平坦性が良好で、かつ不純物混入が少なく、しか
も段差被覆性、結晶性のすぐれたものであり、電子デバ
イスの配線材として最適である。
電子デバイスを作製の際、上記のような方法によってデ
バイスの配線材としてアルミニウム膜等を成膜した後、
これをエッチングしてパターニングし、その膜上に、通
常の配線用アルミニウム材の場合と同様、タングステン
シリコン膜18をCVD法又はスパッタリング法によって200
Å程度成膜する。これは上記アルミニウム膜等の反射率
が高いことから露光、パターニングが不可能になるとい
うことがないように表面反射率を下げるため行うもので
ある。
バイスの配線材としてアルミニウム膜等を成膜した後、
これをエッチングしてパターニングし、その膜上に、通
常の配線用アルミニウム材の場合と同様、タングステン
シリコン膜18をCVD法又はスパッタリング法によって200
Å程度成膜する。これは上記アルミニウム膜等の反射率
が高いことから露光、パターニングが不可能になるとい
うことがないように表面反射率を下げるため行うもので
ある。
なお、上記実施例において、アルミニウム膜等を配線材
として使用した半導体デバイスについて説明したが、必
ずしもこれに限定されるものではなく、光電子デバイス
等他の電子デバイスについても広く含まれる。
として使用した半導体デバイスについて説明したが、必
ずしもこれに限定されるものではなく、光電子デバイス
等他の電子デバイスについても広く含まれる。
（発明の効果） 請求項によると、電子デバイスの配線に所定の熱CVD法
により作製したアルミニウム膜等を使用することによ
り、当該デバイスにエレクトロマイグレーションやスト
レスマイグレーション及びヒロックが発生することはな
い。
により作製したアルミニウム膜等を使用することによ
り、当該デバイスにエレクトロマイグレーションやスト
レスマイグレーション及びヒロックが発生することはな
い。
第１図は本発明に係る電子デバイスの配線材として作製
したアルミニウム膜等の部分斜視図、第２図は熱CVD法
により作製したアルミニウム膜等の段差被覆性を示した
断面図であり、さらに第３図はアルミニウム膜等を作製
するために使用するCVD装置の正面断面図、第４図は従
来から知られているＮ型シリコン・ゲートMOSの構造
図、第５図はスパッタリング法により作製したアルミニ
ウム膜の部分斜視図、第６図はクラスターイオンビーム
蒸着法により作製したアルミニウム膜等の段差被覆性を
示した断面図である。 11……基板、12……シリコン酸化膜、13……N+、17……
アルミニウム膜又はアルミニウム−シリコン合金膜。
したアルミニウム膜等の部分斜視図、第２図は熱CVD法
により作製したアルミニウム膜等の段差被覆性を示した
断面図であり、さらに第３図はアルミニウム膜等を作製
するために使用するCVD装置の正面断面図、第４図は従
来から知られているＮ型シリコン・ゲートMOSの構造
図、第５図はスパッタリング法により作製したアルミニ
ウム膜の部分斜視図、第６図はクラスターイオンビーム
蒸着法により作製したアルミニウム膜等の段差被覆性を
示した断面図である。 11……基板、12……シリコン酸化膜、13……N+、17……
アルミニウム膜又はアルミニウム−シリコン合金膜。
Claims (1)
- 【請求項１】アルミニウム膜又はアルミニウム合金膜か
ら成る配線材を有する電子デバイスにおいて、前記アル
ミニウム膜又はアルミニウム合金膜が、所定の気体を加
熱して先ず熱CVD反応の第１の段階を生じさせた後にこ
の気体を基板表面に供給し、加熱した基板の表面におけ
る熱CVD反応の第２の段階により該基板表面に成膜を行
うようにする熱CVD法で作製した膜であることを特徴と
する電子デバイス。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246388A JPH01198475A (ja) | 1988-02-02 | 1988-02-02 | 薄膜作製方法 |
| JP63071160A JPH0682666B2 (ja) | 1988-03-25 | 1988-03-25 | 電子デバイス |
| US07/253,820 US4963423A (en) | 1987-10-08 | 1988-10-06 | Method for forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
| US07/424,799 US4981103A (en) | 1987-10-08 | 1989-10-20 | Apparatus for forming a metal thin film utilizing temperature controlling means |
| US08/009,446 US5594280A (en) | 1987-10-08 | 1993-01-27 | Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
| US08/561,747 US5744377A (en) | 1987-10-08 | 1995-11-22 | Method for forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071160A JPH0682666B2 (ja) | 1988-03-25 | 1988-03-25 | 電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243547A JPH01243547A (ja) | 1989-09-28 |
| JPH0682666B2 true JPH0682666B2 (ja) | 1994-10-19 |
Family
ID=13452605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63071160A Expired - Lifetime JPH0682666B2 (ja) | 1987-10-08 | 1988-03-25 | 電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682666B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5985857A (ja) * | 1982-11-08 | 1984-05-17 | Semiconductor Energy Lab Co Ltd | アルミニユ−ム被膜の作製方法 |
| JPS6324070A (ja) * | 1987-04-24 | 1988-02-01 | Semiconductor Energy Lab Co Ltd | アルミニユ−ム被膜の作製方法 |
-
1988
- 1988-03-25 JP JP63071160A patent/JPH0682666B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01243547A (ja) | 1989-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744377A (en) | Method for forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means | |
| JP3963494B2 (ja) | 半導体装置およびその形成方法 | |
| US5281854A (en) | Integrated circuit aluminum contact structure to silicon device regions | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| US4963423A (en) | Method for forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means | |
| US6156647A (en) | Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer | |
| Ahn | A comparison of tungsten film deposition techniques for very large scale integration technology | |
| JPH088232A (ja) | プラズマ処理方法 | |
| KR0161376B1 (ko) | 금속배선 형성방법 및 이에 사용되는 스퍼터링 장치 | |
| US6638856B1 (en) | Method of depositing metal onto a substrate | |
| JPH0682666B2 (ja) | 電子デバイス | |
| JP3273827B2 (ja) | 半導体装置およびその製造方法 | |
| JP2863277B2 (ja) | 半導体装置、その製造方法およびアライメント法 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JPH03110842A (ja) | 堆積膜形成法 | |
| JPH0521387A (ja) | 金属薄膜の低抵抗化方法 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPH07201779A (ja) | 電極配線およびその形成方法 | |
| JP2763658B2 (ja) | 金属薄膜形成法 | |
| JP2831770B2 (ja) | 堆積膜形成法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JP2781239B2 (ja) | 堆積膜形成法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JP2781223B2 (ja) | 堆積膜形成法 | |
| KR100458294B1 (ko) | 반도체소자의장벽금속층형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 14 |