JPH0682802A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0682802A JPH0682802A JP23107692A JP23107692A JPH0682802A JP H0682802 A JPH0682802 A JP H0682802A JP 23107692 A JP23107692 A JP 23107692A JP 23107692 A JP23107692 A JP 23107692A JP H0682802 A JPH0682802 A JP H0682802A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- glass substrate
- transparent glass
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】透明ガラス基板（３）の上面および半導体チッ
プ（４）の下面に、実装された半導体チップ（４）の電
極（９）と透明ガラス基板（３）の電極（７ｂ、８ａ）
との電気的接続状態を検査するために、半導体チップ
（４）を実装すると互いに接続される接続抵抗測定用パ
ターン（１、２）をそれぞれ設けた構成。 【効果】半導体チップの実装直後、接続抵抗測定用パタ
ーンの接続抵抗を測定し、その接続抵抗の大小により、
半導体チップの電極と透明ガラス基板の電極との電気的
接続状態を検査、判断することができる。抵抗値が所定
の値より大きい接続不良の半導体チップを取り除いたあ
と、半導体チップを再実装することにより、すべての半
導体チップが正常に接続された接続信頼性の高い液晶表
示装置を提供することができる。
プ（４）の下面に、実装された半導体チップ（４）の電
極（９）と透明ガラス基板（３）の電極（７ｂ、８ａ）
との電気的接続状態を検査するために、半導体チップ
（４）を実装すると互いに接続される接続抵抗測定用パ
ターン（１、２）をそれぞれ設けた構成。 【効果】半導体チップの実装直後、接続抵抗測定用パタ
ーンの接続抵抗を測定し、その接続抵抗の大小により、
半導体チップの電極と透明ガラス基板の電極との電気的
接続状態を検査、判断することができる。抵抗値が所定
の値より大きい接続不良の半導体チップを取り除いたあ
と、半導体チップを再実装することにより、すべての半
導体チップが正常に接続された接続信頼性の高い液晶表
示装置を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示素子の透明ガ
ラス基板の電極上に、液晶駆動用半導体チップを直接実
装したＣＯＧ（チップ オン グラス(Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ)）方式の液晶表示装置に係り、特に、該半導
体チップの実装直後、その電気的接続状態を確認するこ
とができる技術に関する。
ラス基板の電極上に、液晶駆動用半導体チップを直接実
装したＣＯＧ（チップ オン グラス(Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ)）方式の液晶表示装置に係り、特に、該半導
体チップの実装直後、その電気的接続状態を確認するこ
とができる技術に関する。
【０００２】
【従来の技術】ＣＯＧ方式の液晶表示装置は、透明導電
膜からなる電極と配向膜等を積層した面がそれぞれ対向
するように所定の間隔を隔てて上部透明ガラス基板と下
部透明ガラス基板とを重ね合わせ、該両基板間の縁周囲
に設けたシール材により、両基板を貼り合わせるととも
に両基板間に液晶を封止し、さらに両基板の外側に偏光
板を貼り付けてなる液晶表示素子を有し、上部透明ガラ
ス基板が重ね合わされていない該上部透明ガラス基板周
囲の駆動配線が形成された下部透明ガラス基板上に複数
個の液晶駆動用半導体チップが直接実装されている。半
導体チップと下部透明ガラス基板とは、対向する半導体
チップの下面と下部透明ガラス基板面のいずれか一方に
形成された突起電極（バンプ）を介して電気的に接続さ
れている。このような接続方式をフェースダウン方式と
いう。
膜からなる電極と配向膜等を積層した面がそれぞれ対向
するように所定の間隔を隔てて上部透明ガラス基板と下
部透明ガラス基板とを重ね合わせ、該両基板間の縁周囲
に設けたシール材により、両基板を貼り合わせるととも
に両基板間に液晶を封止し、さらに両基板の外側に偏光
板を貼り付けてなる液晶表示素子を有し、上部透明ガラ
ス基板が重ね合わされていない該上部透明ガラス基板周
囲の駆動配線が形成された下部透明ガラス基板上に複数
個の液晶駆動用半導体チップが直接実装されている。半
導体チップと下部透明ガラス基板とは、対向する半導体
チップの下面と下部透明ガラス基板面のいずれか一方に
形成された突起電極（バンプ）を介して電気的に接続さ
れている。このような接続方式をフェースダウン方式と
いう。
【０００３】このような技術は、例えば特開昭５２−３
５５４８号公報や特開平３−１８８２６号公報等に記載
されている。
５５４８号公報や特開平３−１８８２６号公報等に記載
されている。
【０００４】
【発明が解決しようとする課題】従来の技術において
は、透明ガラス基板の電極上に半導体チップを実装した
あとの該半導体チップの電気的接続状態の確認について
配慮されていなかった。すなわち、半導体チップ実装直
後の電気的接続状態の検査はできず、液晶表示装置の製
品が完成したあとの点燈検査によらなければ、半導体チ
ップが正常に接続されたかどうかは判断することができ
ず、半導体チップの接続不良を発見することができない
という問題があった。
は、透明ガラス基板の電極上に半導体チップを実装した
あとの該半導体チップの電気的接続状態の確認について
配慮されていなかった。すなわち、半導体チップ実装直
後の電気的接続状態の検査はできず、液晶表示装置の製
品が完成したあとの点燈検査によらなければ、半導体チ
ップが正常に接続されたかどうかは判断することができ
ず、半導体チップの接続不良を発見することができない
という問題があった。
【０００５】本発明の目的は、半導体チップ実装直後に
電気的接続状態を検査することができ、接続信頼性の高
い液晶表示装置を提供することにある。
電気的接続状態を検査することができ、接続信頼性の高
い液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、透明ガラス基板の上面および半導体チッ
プの下面に、実装された半導体チップの電極と透明ガラ
ス基板の電極との電気的接続状態を検査するために、半
導体チップを実装すると互いに接続される接続抵抗測定
用パターンをそれぞれ設けた液晶表示装置を提供する。
に、本発明は、透明ガラス基板の上面および半導体チッ
プの下面に、実装された半導体チップの電極と透明ガラ
ス基板の電極との電気的接続状態を検査するために、半
導体チップを実装すると互いに接続される接続抵抗測定
用パターンをそれぞれ設けた液晶表示装置を提供する。
【０００７】
【作用】本発明では、半導体チップの実装直後、接続抵
抗測定用パターンの接続抵抗を測定し、その接続抵抗の
大小により、半導体チップの電極と透明ガラス基板の電
極との電気的接続状態を検査、判断することができる。
抵抗値が所定の値より大きい接続不良の半導体チップを
取り除いたあと、半導体チップを再実装することによ
り、すべての半導体チップが正常に接続された接続信頼
性の高い液晶表示装置を提供することができる。
抗測定用パターンの接続抵抗を測定し、その接続抵抗の
大小により、半導体チップの電極と透明ガラス基板の電
極との電気的接続状態を検査、判断することができる。
抵抗値が所定の値より大きい接続不良の半導体チップを
取り除いたあと、半導体チップを再実装することによ
り、すべての半導体チップが正常に接続された接続信頼
性の高い液晶表示装置を提供することができる。
【０００８】
【実施例】図３は、ＣＯＧ方式の液晶表示装置の一実施
例の分解斜視図である。
例の分解斜視図である。
【０００９】１３は金属製の上シールドケース、１４は
上シールドケース１３に一体に形成された固定用爪、１
５はゴム等から成る各部品固定用スペーサ、５は液晶表
示素子、６は液晶表示素子５を構成する上部透明ガラス
基板、３は液晶表示素子５を構成する下部透明ガラス基
板である。下部透明ガラス基板３上には上部透明ガラス
基板６が重ねられ、両基板間にはここでは図示しない液
晶が両基板の縁周囲に設けられたシール材により封止さ
れている。下部透明ガラス基板３は図示のように上部透
明ガラス基板６より外周が大きく、上部透明ガラス基板
６の４辺の外周部が液晶表示素子５の駆動配線形成用領
域となる。４は液晶駆動用半導体チップ、７は下部透明
ガラス基板３の外周部上に形成された半導体チップ４の
駆動用入力配線パターン、８は下部透明ガラス基板３の
外周部上に形成された駆動用出力配線パターン、１６
ａ、１６ｂ、１６ｃ、１６ｄはそれぞれ駆動回路を有
し、下部透明ガラス基板３の４辺の周囲に接続されるＦ
ＰＣ（フレキシブル プリンティド サーキット）、１７
は金属製の下シールドケース、１８は下シールドケース
１７に設けられ、上シールドケース１３の固定用爪１４
が挿入され、かしめられる固定用穴である。
上シールドケース１３に一体に形成された固定用爪、１
５はゴム等から成る各部品固定用スペーサ、５は液晶表
示素子、６は液晶表示素子５を構成する上部透明ガラス
基板、３は液晶表示素子５を構成する下部透明ガラス基
板である。下部透明ガラス基板３上には上部透明ガラス
基板６が重ねられ、両基板間にはここでは図示しない液
晶が両基板の縁周囲に設けられたシール材により封止さ
れている。下部透明ガラス基板３は図示のように上部透
明ガラス基板６より外周が大きく、上部透明ガラス基板
６の４辺の外周部が液晶表示素子５の駆動配線形成用領
域となる。４は液晶駆動用半導体チップ、７は下部透明
ガラス基板３の外周部上に形成された半導体チップ４の
駆動用入力配線パターン、８は下部透明ガラス基板３の
外周部上に形成された駆動用出力配線パターン、１６
ａ、１６ｂ、１６ｃ、１６ｄはそれぞれ駆動回路を有
し、下部透明ガラス基板３の４辺の周囲に接続されるＦ
ＰＣ（フレキシブル プリンティド サーキット）、１７
は金属製の下シールドケース、１８は下シールドケース
１７に設けられ、上シールドケース１３の固定用爪１４
が挿入され、かしめられる固定用穴である。
【００１０】図１（ａ）は、本発明の一実施例の液晶表
示装置の液晶表示素子の要部平面図であり、下部透明ガ
ラス基板面上に設けた接続抵抗測定用パターンを示す図
である。
示装置の液晶表示素子の要部平面図であり、下部透明ガ
ラス基板面上に設けた接続抵抗測定用パターンを示す図
である。
【００１１】一方、図１（ｂ）は、図１（ａ）に示す下
部透明ガラス基板上に実装する液晶駆動用半導体チップ
の下面の平面図であり、該半導体チップの下面に設けた
接続抵抗測定用パターンを示す図である。
部透明ガラス基板上に実装する液晶駆動用半導体チップ
の下面の平面図であり、該半導体チップの下面に設けた
接続抵抗測定用パターンを示す図である。
【００１２】また、図２（ａ）は、図１（ｂ）に示した
半導体チップを、図１（ａ）に示した下部透明ガラス基
板上に実装した状態を示す要部平面図である。図２
（ｂ）は、図２（ａ）のＡ−Ａ′切断線における断面図
である。
半導体チップを、図１（ａ）に示した下部透明ガラス基
板上に実装した状態を示す要部平面図である。図２
（ｂ）は、図２（ａ）のＡ−Ａ′切断線における断面図
である。
【００１３】図１（ａ）において、５は液晶表示素子、
６は上部透明ガラス基板、３は下部透明ガラス基板、７
は半導体チップ（ここでは図示せず）の駆動用入力配線
パターン、７ａは駆動用入力配線パターン７の電極（外
部からの信号電圧、電源電圧の入力端子）、７ｂは半導
体チップの電極（図１（ｂ）の突起電極（バンプ）９）
と接続される駆動用入力配線パターン７の電極（出力端
子）、８は駆動用出力配線パターン、８ａは半導体チッ
プの電極（図１（ｂ）の突起電極（バンプ）９）と接続
される駆動用出力配線パターン８の電極（入力端子）、
１は透明ガラス基板３の上面に形成された接続抵抗測定
用パターン、１ａは接続抵抗測定用パターン１の電極で
ある。
６は上部透明ガラス基板、３は下部透明ガラス基板、７
は半導体チップ（ここでは図示せず）の駆動用入力配線
パターン、７ａは駆動用入力配線パターン７の電極（外
部からの信号電圧、電源電圧の入力端子）、７ｂは半導
体チップの電極（図１（ｂ）の突起電極（バンプ）９）
と接続される駆動用入力配線パターン７の電極（出力端
子）、８は駆動用出力配線パターン、８ａは半導体チッ
プの電極（図１（ｂ）の突起電極（バンプ）９）と接続
される駆動用出力配線パターン８の電極（入力端子）、
１は透明ガラス基板３の上面に形成された接続抵抗測定
用パターン、１ａは接続抵抗測定用パターン１の電極で
ある。
【００１４】図１（ｂ）において、４は液晶駆動用半導
体チップ、９は図１（ａ）の下部透明ガラス基板３の電
極７ｂ、８ａに対応して、半導体チップ４の下面に形成
された電極（突起電極（バンプ））、２は半導体チップ
４の下面に形成された接続抵抗測定用パターン、２ａは
接続抵抗測定用パターン２の電極（電極９と同様の突起
電極）である。
体チップ、９は図１（ａ）の下部透明ガラス基板３の電
極７ｂ、８ａに対応して、半導体チップ４の下面に形成
された電極（突起電極（バンプ））、２は半導体チップ
４の下面に形成された接続抵抗測定用パターン、２ａは
接続抵抗測定用パターン２の電極（電極９と同様の突起
電極）である。
【００１５】図２（ｂ）において、１０は半導体チップ
４と下部透明ガラス基板３との間に設けられ、図１
（ａ）、（ｂ）に示す半導体チップ４の電極９、２ａと
下部透明ガラス基板３の電極７ｂ、８ａ、１ａとをそれ
ぞれ接続し、電気的に導通させるための異方性導電接着
剤、１１は上部透明ガラス基板６と下部透明ガラス基板
３との間に封入された液晶、１２は上部透明ガラス基板
６と下部透明ガラス基板３との縁周囲に設けられ、両基
板を貼り合わせるとともに、両基板間に液晶１１を封止
するシール材である。
４と下部透明ガラス基板３との間に設けられ、図１
（ａ）、（ｂ）に示す半導体チップ４の電極９、２ａと
下部透明ガラス基板３の電極７ｂ、８ａ、１ａとをそれ
ぞれ接続し、電気的に導通させるための異方性導電接着
剤、１１は上部透明ガラス基板６と下部透明ガラス基板
３との間に封入された液晶、１２は上部透明ガラス基板
６と下部透明ガラス基板３との縁周囲に設けられ、両基
板を貼り合わせるとともに、両基板間に液晶１１を封止
するシール材である。
【００１６】液晶駆動用半導体チップ４の下面に形成さ
れた各電極９は、液晶表示素子５の下部透明ガラス基板
３の上面に形成された各電極７ｂ、８ａと異方性導電接
着剤１０を介して電気的に接続され、駆動用入力配線パ
ターン７から入力された信号電圧、電源電圧は半導体チ
ップ４を通って駆動用出力パターン８、液晶表示素子５
に出力される。従来は、半導体チップ４の電極９と下部
透明ガラス基板３の電極７ｂ、８ａとが電気的に良好に
接続されているかどうか判断することができなかった。
本実施例では、半導体チップ４の下面の４つのコーナー
部に、接続用の電極９とは別にそれぞれ２個の電極２ａ
およびこれらを導通させる接続抵抗測定用パターン２を
設け、かつ、下部透明ガラス基板３の上面にもこれらに
対応する位置に、半導体チップ４の電極２ａと接続され
る電極１ａ、これに接続される接続抵抗測定用パターン
１、およびその端部に電極１ｂを設けた。
れた各電極９は、液晶表示素子５の下部透明ガラス基板
３の上面に形成された各電極７ｂ、８ａと異方性導電接
着剤１０を介して電気的に接続され、駆動用入力配線パ
ターン７から入力された信号電圧、電源電圧は半導体チ
ップ４を通って駆動用出力パターン８、液晶表示素子５
に出力される。従来は、半導体チップ４の電極９と下部
透明ガラス基板３の電極７ｂ、８ａとが電気的に良好に
接続されているかどうか判断することができなかった。
本実施例では、半導体チップ４の下面の４つのコーナー
部に、接続用の電極９とは別にそれぞれ２個の電極２ａ
およびこれらを導通させる接続抵抗測定用パターン２を
設け、かつ、下部透明ガラス基板３の上面にもこれらに
対応する位置に、半導体チップ４の電極２ａと接続され
る電極１ａ、これに接続される接続抵抗測定用パターン
１、およびその端部に電極１ｂを設けた。
【００１７】半導体チップ４の下部透明ガラス基板３上
への実装が完了したあと、下部透明ガラス基板３の電極
７ｂ、８ａと半導体チップ４の電極９との電気的接続状
態の検査を行なう。半導体チップ４が実装されると、半
導体チップ４の接続抵抗測定用パターン２と下部透明ガ
ラス基板３の接続抵抗測定用パターン１とは、半導体チ
ップ４の電極２ａと下部透明ガラス基板３の電極１ａを
介して導通する。したがって、実装された半導体チップ
４の各コーナー部近傍に位置する下部透明ガラス基板３
の隣接する２個の電極（端子）１ｂに、図示しない２本
の抵抗測定器のプローブを当て、接続抵抗を測定する。
抵抗値が所定の値より大きい場合、この半導体チップ４
の接続は不良なので、この半導体チップ４を取り除き、
半導体チップ４の再実装を行なう。再実装後、上記と同
様に再検査を行ない、電気的接続状態を確認する。半導
体チップ４のコーナー部に位置するダミーの電極１ａと
２ａとの電気的接続状態は、その内側に位置する正規の
接続用の電極７ｂ、８ａと９との電気的接続状態とほぼ
同等であるから、後者の電極どうしの電気的接続状態を
確認することができる。この結果、すべての半導体チッ
プ４を正常に接続することができ、接続信頼性の高い液
晶表示装置を提供することができる。また、本実施例に
よれば、所定の値より抵抗値が大きい半導体チップ４を
除去するので、半導体チップ４の接続抵抗を安定化させ
ることができる。さらに、半導体チップ４の実装直後に
限らず、その後、上記と同様に接続抵抗を測定すること
によって、修理すべき半導体チップ４を判別することも
できる。
への実装が完了したあと、下部透明ガラス基板３の電極
７ｂ、８ａと半導体チップ４の電極９との電気的接続状
態の検査を行なう。半導体チップ４が実装されると、半
導体チップ４の接続抵抗測定用パターン２と下部透明ガ
ラス基板３の接続抵抗測定用パターン１とは、半導体チ
ップ４の電極２ａと下部透明ガラス基板３の電極１ａを
介して導通する。したがって、実装された半導体チップ
４の各コーナー部近傍に位置する下部透明ガラス基板３
の隣接する２個の電極（端子）１ｂに、図示しない２本
の抵抗測定器のプローブを当て、接続抵抗を測定する。
抵抗値が所定の値より大きい場合、この半導体チップ４
の接続は不良なので、この半導体チップ４を取り除き、
半導体チップ４の再実装を行なう。再実装後、上記と同
様に再検査を行ない、電気的接続状態を確認する。半導
体チップ４のコーナー部に位置するダミーの電極１ａと
２ａとの電気的接続状態は、その内側に位置する正規の
接続用の電極７ｂ、８ａと９との電気的接続状態とほぼ
同等であるから、後者の電極どうしの電気的接続状態を
確認することができる。この結果、すべての半導体チッ
プ４を正常に接続することができ、接続信頼性の高い液
晶表示装置を提供することができる。また、本実施例に
よれば、所定の値より抵抗値が大きい半導体チップ４を
除去するので、半導体チップ４の接続抵抗を安定化させ
ることができる。さらに、半導体チップ４の実装直後に
限らず、その後、上記と同様に接続抵抗を測定すること
によって、修理すべき半導体チップ４を判別することも
できる。
【００１８】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、本発明は、単純マトリ
クス方式の液晶表示装置でもＴＦＴ（薄膜トランジス
タ）等をスイッチング素子に使用したアクティブ・マト
リクス方式の液晶表示装置にも適用することができる。
また、接続抵抗測定用パターン１、２およびその電極１
ａ、１ｂ、２ａの形状、位置等は上記実施例に示したも
のに限定されず、その他の形状、位置にしてもよいこと
は言うまでもない。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、本発明は、単純マトリ
クス方式の液晶表示装置でもＴＦＴ（薄膜トランジス
タ）等をスイッチング素子に使用したアクティブ・マト
リクス方式の液晶表示装置にも適用することができる。
また、接続抵抗測定用パターン１、２およびその電極１
ａ、１ｂ、２ａの形状、位置等は上記実施例に示したも
のに限定されず、その他の形状、位置にしてもよいこと
は言うまでもない。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
液晶駆動用半導体チップの透明ガラス基板上への実装
後、半導体チップの電極と透明ガラス基板の電極との接
続状態を電気的に測定することができるので、接続不良
の半導体チップを検出し、排除することができる。その
結果、接続信頼性の高い液晶表示装置を提供することが
できる。
液晶駆動用半導体チップの透明ガラス基板上への実装
後、半導体チップの電極と透明ガラス基板の電極との接
続状態を電気的に測定することができるので、接続不良
の半導体チップを検出し、排除することができる。その
結果、接続信頼性の高い液晶表示装置を提供することが
できる。
【図１】（ａ）は、本発明の一実施例の液晶表示装置の
液晶表示素子の要部平面図、（ｂ）は、（ａ）の液晶表
示素子に実装される液晶駆動用半導体チップの下面の平
面図である。
液晶表示素子の要部平面図、（ｂ）は、（ａ）の液晶表
示素子に実装される液晶駆動用半導体チップの下面の平
面図である。
【図２】（ａ）は、図１（ｂ）の半導体チップを、図１
（ａ）の下部透明ガラス基板上に実装した状態を示す要
部平面図、（ｂ）は、（ａ）のＡ−Ａ′線断面図であ
る。
（ａ）の下部透明ガラス基板上に実装した状態を示す要
部平面図、（ｂ）は、（ａ）のＡ−Ａ′線断面図であ
る。
【図３】ＣＯＧ方式の液晶表示装置の一実施例の分解斜
視図である。
視図である。
１、２…接続抵抗測定用パターン、１ａ、１ｂ、２ａ…
電極、３…下部透明ガラス基板、４…液晶駆動用半導体
チップ、５…液晶表示素子、６…上部透明ガラス基板、
７…駆動用入力配線パターン、７ａ、７ｂ、８ａ…電
極、８…駆動用出力配線パターン、９…電極（バンプ） １０…異方性導電接着剤、１１…液晶、１２…シール材 １３…上シールドケース、１４…固定用爪、１５…固定
用スペーサ、１６ａ、１６ｂ、１６ｃ、１６ｄ…ＦＰ
Ｃ、１７…下シールドケース、１８…固定用穴。
電極、３…下部透明ガラス基板、４…液晶駆動用半導体
チップ、５…液晶表示素子、６…上部透明ガラス基板、
７…駆動用入力配線パターン、７ａ、７ｂ、８ａ…電
極、８…駆動用出力配線パターン、９…電極（バンプ） １０…異方性導電接着剤、１１…液晶、１２…シール材 １３…上シールドケース、１４…固定用爪、１５…固定
用スペーサ、１６ａ、１６ｂ、１６ｃ、１６ｄ…ＦＰ
Ｃ、１７…下シールドケース、１８…固定用穴。
Claims (1)
- 【請求項１】液晶表示素子の透明ガラス基板の電極上
に、液晶駆動用半導体チップを直接実装してなるＣＯＧ
方式の液晶表示装置において、上記透明ガラス基板の上
面および上記半導体チップの下面に、実装された上記半
導体チップの電極と上記透明ガラス基板の電極との電気
的接続状態を検査するために、上記半導体チップを実装
すると互いに接続される接続抵抗測定用パターンをそれ
ぞれ設けたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23107692A JPH0682802A (ja) | 1992-08-31 | 1992-08-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23107692A JPH0682802A (ja) | 1992-08-31 | 1992-08-31 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0682802A true JPH0682802A (ja) | 1994-03-25 |
Family
ID=16917915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23107692A Pending JPH0682802A (ja) | 1992-08-31 | 1992-08-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682802A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229053A (ja) * | 2001-01-31 | 2002-08-14 | Matsushita Electric Ind Co Ltd | 液晶表示モジュール |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| KR100566923B1 (ko) * | 2001-06-13 | 2006-04-03 | 세이코 엡슨 가부시키가이샤 | 기판 장치, 그 검사 방법, 전기 광학 장치 및 그 제조방법, 및 전자 기기 |
| JP2007004019A (ja) * | 2005-06-27 | 2007-01-11 | Sanyo Epson Imaging Devices Corp | 電気光学装置の検査方法、及び電気光学装置の製造方法 |
| JP2008151892A (ja) * | 2006-12-15 | 2008-07-03 | Oki Electric Ind Co Ltd | 表示駆動回路 |
| JP2008241917A (ja) * | 2007-03-26 | 2008-10-09 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2010003986A (ja) * | 2008-06-23 | 2010-01-07 | Toshiba Corp | 半導体集積回路及び半導体装置 |
| WO2009134011A3 (ko) * | 2008-04-28 | 2010-01-14 | (주)실리콘웍스 | 액정 표시 모듈 내의 반도체 칩과 액정 패널, 액정 표시 모듈, 및 이들의 연결 방법과 연결 확인 방법 |
| KR101491161B1 (ko) * | 2008-12-09 | 2015-02-06 | 엘지이노텍 주식회사 | 액정패널과 드라이버 ｉｃ 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치 |
| JP2016058410A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社半導体エネルギー研究所 | 装置、表示装置及び電子機器 |
| JP2017181985A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2018235729A1 (ja) * | 2017-06-22 | 2018-12-27 | シャープ株式会社 | 駆動回路、アクティブマトリクス基板及び表示装置 |
-
1992
- 1992-08-31 JP JP23107692A patent/JPH0682802A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229053A (ja) * | 2001-01-31 | 2002-08-14 | Matsushita Electric Ind Co Ltd | 液晶表示モジュール |
| KR100566923B1 (ko) * | 2001-06-13 | 2006-04-03 | 세이코 엡슨 가부시키가이샤 | 기판 장치, 그 검사 방법, 전기 광학 장치 및 그 제조방법, 및 전자 기기 |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| US7245143B2 (en) | 2004-07-23 | 2007-07-17 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and mounting structure |
| JP2007004019A (ja) * | 2005-06-27 | 2007-01-11 | Sanyo Epson Imaging Devices Corp | 電気光学装置の検査方法、及び電気光学装置の製造方法 |
| JP2008151892A (ja) * | 2006-12-15 | 2008-07-03 | Oki Electric Ind Co Ltd | 表示駆動回路 |
| JP2008241917A (ja) * | 2007-03-26 | 2008-10-09 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| WO2009134011A3 (ko) * | 2008-04-28 | 2010-01-14 | (주)실리콘웍스 | 액정 표시 모듈 내의 반도체 칩과 액정 패널, 액정 표시 모듈, 및 이들의 연결 방법과 연결 확인 방법 |
| JP2010003986A (ja) * | 2008-06-23 | 2010-01-07 | Toshiba Corp | 半導体集積回路及び半導体装置 |
| KR101491161B1 (ko) * | 2008-12-09 | 2015-02-06 | 엘지이노텍 주식회사 | 액정패널과 드라이버 ｉｃ 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치 |
| JP2016058410A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社半導体エネルギー研究所 | 装置、表示装置及び電子機器 |
| JP2017181985A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10529744B2 (en) | 2016-03-31 | 2020-01-07 | Japan Display Inc. | Display device |
| WO2018235729A1 (ja) * | 2017-06-22 | 2018-12-27 | シャープ株式会社 | 駆動回路、アクティブマトリクス基板及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7646464B2 (en) | Display device and inspection method of position gap | |
| JP3161528B2 (ja) | 液晶表示パネル | |
| JP2000321591A (ja) | 液晶表示装置 | |
| JPH0682802A (ja) | 液晶表示装置 | |
| US7919782B2 (en) | Bonding structure of circuit substrate and instant circuit inspection method thereof | |
| KR100689727B1 (ko) | 액정표시장치 및 액정표시장치의 검사 방법 | |
| KR100531590B1 (ko) | 액정표시장치 및 액정표시장치의 제조방법 | |
| US5581382A (en) | Liquid crystal display device having connection pads insulated by double layered anodic oxide material | |
| KR100298239B1 (ko) | 표시장치의어레이기판,어레이기판을구비한액정표시장치및어레이기판제조방법 | |
| US9299280B2 (en) | Substrate of electronic device, electronic device including the same, and measuring method of resistance at connection portion | |
| JPH0990398A (ja) | 電気配線基板の接続構造 | |
| KR19980015037A (ko) | 검사용 공통 선과 공통 패드를 갖는 액정 표시(liquid crystal display;LCD) 패널과 액정 표시 패널의 검사 방법 및 액정 표시 모듈 제조 방법 | |
| JPS6251450B2 (ja) | ||
| JP3734194B2 (ja) | 液晶表示装置 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JPH10301137A (ja) | 液晶表示装置 | |
| JPS60170831A (ja) | 基板貼り合わせ精度の検査方法 | |
| KR100816335B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법 | |
| JP2001135679A (ja) | 半導体装置の接合構造およびその検査方法 | |
| JP3493952B2 (ja) | 液晶表示装置の製造方法 | |
| JP2002250930A (ja) | 表示装置及びその製造方法 | |
| JP2000235191A (ja) | 液晶表示装置 | |
| JP4009468B2 (ja) | 液晶表示装置 | |
| JP3846240B2 (ja) | 液晶パネルの検査装置及び液晶パネルの検査方法 | |
| JP2004012762A (ja) | 液晶表示装置及び液晶表示装置の製造方法 |