JPH0682826A - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JPH0682826A JPH0682826A JP23620492A JP23620492A JPH0682826A JP H0682826 A JPH0682826 A JP H0682826A JP 23620492 A JP23620492 A JP 23620492A JP 23620492 A JP23620492 A JP 23620492A JP H0682826 A JPH0682826 A JP H0682826A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- insulating film
- matrix substrate
- metal film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴのオン／オフ特性を向上させる。
【構成】 ＬＤＤ（Lightly Doped Drain）構造のＴＦ
Ｔにおいて、少なくとも半導体層30のチャネル部12と中
濃度不純物領域23を覆うようにして金属膜15が形成され
ている。このことにより、光の回り込みによりチャネル
部12に光が照射されることはなく、光照射時におけるＴ
ＦＴのオフ電流の上昇が防止できる。さらに、該金属膜
15に電圧が印加できるようになっており、金属膜15はＴ
ＦＴに対してサブゲートとして作用する。このことによ
り、ＴＦＴのオフ電流を減少し、オン電流を増加させる
ことができる。
Ｔにおいて、少なくとも半導体層30のチャネル部12と中
濃度不純物領域23を覆うようにして金属膜15が形成され
ている。このことにより、光の回り込みによりチャネル
部12に光が照射されることはなく、光照射時におけるＴ
ＦＴのオフ電流の上昇が防止できる。さらに、該金属膜
15に電圧が印加できるようになっており、金属膜15はＴ
ＦＴに対してサブゲートとして作用する。このことによ
り、ＴＦＴのオフ電流を減少し、オン電流を増加させる
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等に用い
られるアクティブマトリクス基板およびその製造方法に
関する。
られるアクティブマトリクス基板およびその製造方法に
関する。
【０００２】
【従来の技術】従来、液晶表示装置として、高いコント
ラストを有し、絵素数が制約されないなどの利点がある
アクティブマトリクス型表示装置が用いられている。こ
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板においては、絶縁性基板上にマトリ
クス状に配した絵素電極が、薄膜トランジスタ（ＴＦ
Ｔ）などのアクティブ素子を用いて独立駆動される。
ラストを有し、絵素数が制約されないなどの利点がある
アクティブマトリクス型表示装置が用いられている。こ
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板においては、絶縁性基板上にマトリ
クス状に配した絵素電極が、薄膜トランジスタ（ＴＦ
Ｔ）などのアクティブ素子を用いて独立駆動される。
【０００３】図５に、ＴＦＴをアクティブ素子として用
いたアクティブマトリクス基板の一例を示す。このアク
ティブマトリクス基板は、基板11上に、複数のゲートバ
スライン１と複数のソースバスライン２とが設けられて
いる。各ゲートバスライン１と各ソースバスライン２と
の交差位置近傍には、両ラインに接続されてＴＦＴ26が
設けられている。ＴＦＴ26には、絵素電極が接続されて
おり、この絵素電極と対向電極との間に液晶が封入され
て絵素57が形成されている。ＴＦＴ26は、ゲート駆動回
路54からゲートバスライン１を通じて送られるゲート信
号により制御されている。そして、ソース駆動回路52か
らソースバスライン２を通じて送られる映像信号は、Ｔ
ＦＴ26がオン状態の時に絵素57に書き込まれる。書き込
まれた映像信号は、ＴＦＴ26がオフ状態の間、絵素57に
保持される。さらに、絵素57と並列に付加容量用配線８
に接続された付加容量27が形成されており、上記映像信
号の保持性が向上されている。
いたアクティブマトリクス基板の一例を示す。このアク
ティブマトリクス基板は、基板11上に、複数のゲートバ
スライン１と複数のソースバスライン２とが設けられて
いる。各ゲートバスライン１と各ソースバスライン２と
の交差位置近傍には、両ラインに接続されてＴＦＴ26が
設けられている。ＴＦＴ26には、絵素電極が接続されて
おり、この絵素電極と対向電極との間に液晶が封入され
て絵素57が形成されている。ＴＦＴ26は、ゲート駆動回
路54からゲートバスライン１を通じて送られるゲート信
号により制御されている。そして、ソース駆動回路52か
らソースバスライン２を通じて送られる映像信号は、Ｔ
ＦＴ26がオン状態の時に絵素57に書き込まれる。書き込
まれた映像信号は、ＴＦＴ26がオフ状態の間、絵素57に
保持される。さらに、絵素57と並列に付加容量用配線８
に接続された付加容量27が形成されており、上記映像信
号の保持性が向上されている。
【０００４】このアクティブマトリクス基板は、具体的
には図６のようになっている。このアクティブマトリク
ス基板において、ＴＦＴ26は絶縁性基板11上に形成され
た半導体層30を有している。この半導体層30の上に、ゲ
ート絶縁膜13が形成され、さらにゲート絶縁膜13の上に
ゲートバスラインから分岐されたゲート電極３が形成さ
れている。その状態の基板のほぼ全面に、第１の層間絶
縁膜14が形成されている。
には図６のようになっている。このアクティブマトリク
ス基板において、ＴＦＴ26は絶縁性基板11上に形成され
た半導体層30を有している。この半導体層30の上に、ゲ
ート絶縁膜13が形成され、さらにゲート絶縁膜13の上に
ゲートバスラインから分岐されたゲート電極３が形成さ
れている。その状態の基板のほぼ全面に、第１の層間絶
縁膜14が形成されている。
【０００５】この第１の層間絶縁膜14とゲート絶縁膜13
とを貫通してコンタクトホール７ａ、７ｂが開口されて
いる。第１の層管絶縁膜14の上には、ソースバスライン
から分岐されたソース電極９およびドレイン電極10が形
成されており、コンタクトホール７ａ、７ｂを通じて半
導体層30に接続されている。
とを貫通してコンタクトホール７ａ、７ｂが開口されて
いる。第１の層管絶縁膜14の上には、ソースバスライン
から分岐されたソース電極９およびドレイン電極10が形
成されており、コンタクトホール７ａ、７ｂを通じて半
導体層30に接続されている。
【０００６】さらに基板のほぼ全面に、第２の層間絶縁
膜17が形成され、この第２の層間絶縁膜17には、コンタ
クトホール７ｃが開口されている。コンタクトホール７
ｃを充填するように金属膜25が形成され、第２の層間絶
縁膜17の上には、金属膜25と接続して絵素電極４が形成
されている。この金属膜25（図中、網掛け部分）が形成
されていることにより、オーミックコンタクトをとるこ
とができる。
膜17が形成され、この第２の層間絶縁膜17には、コンタ
クトホール７ｃが開口されている。コンタクトホール７
ｃを充填するように金属膜25が形成され、第２の層間絶
縁膜17の上には、金属膜25と接続して絵素電極４が形成
されている。この金属膜25（図中、網掛け部分）が形成
されていることにより、オーミックコンタクトをとるこ
とができる。
【０００７】また、ゲート絶縁膜13の上には、ゲートバ
スライン１と平行に付加容量用配線８から分岐された付
加容量用電極６が設けられ、付加容量が形成されてい
る。
スライン１と平行に付加容量用配線８から分岐された付
加容量用電極６が設けられ、付加容量が形成されてい
る。
【０００８】このアクティブマトリクス基板において、
ＴＦＴ26はＬＤＤ（Lightly DopedDrain）構造とされて
いる。この構造においては、多結晶シリコンからなる半
導体層30は、５つの領域を有しており、チャネル部12と
ソース領域およびドレイン領域となる高濃度不純物領域
24との間に、高濃度不純物領域に比べて不純物濃度が低
い中濃度不純物領域23が１．５〜２μｍの幅で形成され
ている。この中濃度不純物領域23においては、高濃度不
純物領域24に比べて抵抗が高くなり、ＴＦＴのオフ電流
の発生を減少させることができる。また、デュアルゲー
ト構造のＴＦＴに比べて、ＴＦＴの面積を小さくできる
ため、液晶表示装置の開口率を大きくできる。よって、
液晶表示装置を小型化高精細化することができる。
ＴＦＴ26はＬＤＤ（Lightly DopedDrain）構造とされて
いる。この構造においては、多結晶シリコンからなる半
導体層30は、５つの領域を有しており、チャネル部12と
ソース領域およびドレイン領域となる高濃度不純物領域
24との間に、高濃度不純物領域に比べて不純物濃度が低
い中濃度不純物領域23が１．５〜２μｍの幅で形成され
ている。この中濃度不純物領域23においては、高濃度不
純物領域24に比べて抵抗が高くなり、ＴＦＴのオフ電流
の発生を減少させることができる。また、デュアルゲー
ト構造のＴＦＴに比べて、ＴＦＴの面積を小さくできる
ため、液晶表示装置の開口率を大きくできる。よって、
液晶表示装置を小型化高精細化することができる。
【０００９】
【発明が解決しようとする課題】しかし、上記のような
アクティブマトリクス基板では、液晶表示装置に用いら
れた場合、光の照射により半導体層30のチャネル部22の
特性が変化し、ＴＦＴのオフ電流が増加して、液晶表示
装置の表示コントラストが低くなる虞れがある。光の照
射を防ぐために、この基板の対向基板上に遮光膜を形成
することもできるが、その場合は液晶表示装置の開口率
が低くなる虞れがある。
アクティブマトリクス基板では、液晶表示装置に用いら
れた場合、光の照射により半導体層30のチャネル部22の
特性が変化し、ＴＦＴのオフ電流が増加して、液晶表示
装置の表示コントラストが低くなる虞れがある。光の照
射を防ぐために、この基板の対向基板上に遮光膜を形成
することもできるが、その場合は液晶表示装置の開口率
が低くなる虞れがある。
【００１０】本発明は、上記の問題点を解決するもので
あり、その目的は、ＴＦＴのオフ電流の増加を防止で
き、開口率が大きい液晶表示装置を実現できるアクティ
ブマトリクス基板を提供することである。
あり、その目的は、ＴＦＴのオフ電流の増加を防止で
き、開口率が大きい液晶表示装置を実現できるアクティ
ブマトリクス基板を提供することである。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、該薄膜トランジス
タが５つの領域に区分された半導体層を有し、該５つの
領域において、最外領域が各々ソース領域およびドレイ
ン領域となる高濃度不純物領域とされ、その内側が中濃
度不純物領域とされ、中央部がチャネル部とされている
と共に、該半導体層に対して、間にゲート絶縁膜を介し
てゲート電極が設けられた構成となっており、この状態
の薄膜トランジスタの上に、間に１以上の絶縁膜を介し
て金属膜が該チャネル部と該中濃度不純物領域を少なく
とも覆って形成されており、そのことにより上記目的が
達成される。
リクス基板は、基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、該薄膜トランジス
タが５つの領域に区分された半導体層を有し、該５つの
領域において、最外領域が各々ソース領域およびドレイ
ン領域となる高濃度不純物領域とされ、その内側が中濃
度不純物領域とされ、中央部がチャネル部とされている
と共に、該半導体層に対して、間にゲート絶縁膜を介し
てゲート電極が設けられた構成となっており、この状態
の薄膜トランジスタの上に、間に１以上の絶縁膜を介し
て金属膜が該チャネル部と該中濃度不純物領域を少なく
とも覆って形成されており、そのことにより上記目的が
達成される。
【００１２】前記金属膜が、電圧を印加できる構成とさ
れていてもよい。
れていてもよい。
【００１３】本発明のアクティブマトリクス基板の製造
方法は、基板上に絵素電極がマトリクス状に形成され、
該絵素電極の周辺部を通って、複数の走査配線および複
数の信号配線が形成され、両配線の交差位置近傍に、絵
素電極を駆動する薄膜トランジスタが形成され、該薄膜
トランジスタが５つの領域に区分されたＬＤＤ構造の半
導体層を有し、該半導体層に対して、間にゲート絶縁膜
を介してゲート電極が設けられた構成のアクティブマト
リクス基板の製造方法であって、該薄膜トランジスタの
上に、１以上の絶縁膜を形成する工程と、該絶縁膜にコ
ンタクトホールを形成する工程と、該コンタクトホール
に充填し、かつ、該薄膜トランジスタの上に該チャネル
部と該中濃度不純物領域とを少なくとも覆って金属膜を
形成する工程と、少なくとも該コンタクトホールに充填
した金属膜部分と接続して該絵素電極を形成する工程と
を含み、そのことにより上記目的が達成される。
方法は、基板上に絵素電極がマトリクス状に形成され、
該絵素電極の周辺部を通って、複数の走査配線および複
数の信号配線が形成され、両配線の交差位置近傍に、絵
素電極を駆動する薄膜トランジスタが形成され、該薄膜
トランジスタが５つの領域に区分されたＬＤＤ構造の半
導体層を有し、該半導体層に対して、間にゲート絶縁膜
を介してゲート電極が設けられた構成のアクティブマト
リクス基板の製造方法であって、該薄膜トランジスタの
上に、１以上の絶縁膜を形成する工程と、該絶縁膜にコ
ンタクトホールを形成する工程と、該コンタクトホール
に充填し、かつ、該薄膜トランジスタの上に該チャネル
部と該中濃度不純物領域とを少なくとも覆って金属膜を
形成する工程と、少なくとも該コンタクトホールに充填
した金属膜部分と接続して該絵素電極を形成する工程と
を含み、そのことにより上記目的が達成される。
【００１４】
【作用】ＬＤＤ構造のＴＦＴにおいては、半導体層が５
つの領域を有しており、チャネル部とソース領域および
ドレイン領域となる高濃度不純物領域との間に、高濃度
不純物領域よりも不純物濃度が低い中濃度不純物領域が
形成されている。この半導体層のチャネル部と中濃度不
純物領域を少なくとも覆うようにして、金属膜が形成さ
れている。チャネル部のみではなく、中濃度不純物領域
まで覆われているので、光の回り込みによりチャネル部
に光が照射されることはなく、遮光することができる。
よって、光照射時におけるＴＦＴのオフ電流の上昇が防
止できる。また、この基板を液晶表示装置に用いた場
合、この金属膜が形成されている部分には、この基板の
対向基板には遮光膜を形成する必要がないので、液晶表
示装置の開口率を大きくすることができる。さらに、該
金属膜に電圧をかけることにより、金属膜がＴＦＴのサ
ブゲートとして作用する。よって、ＴＦＴのオフ電流を
減少し、オン電流を増加させることもできる。
つの領域を有しており、チャネル部とソース領域および
ドレイン領域となる高濃度不純物領域との間に、高濃度
不純物領域よりも不純物濃度が低い中濃度不純物領域が
形成されている。この半導体層のチャネル部と中濃度不
純物領域を少なくとも覆うようにして、金属膜が形成さ
れている。チャネル部のみではなく、中濃度不純物領域
まで覆われているので、光の回り込みによりチャネル部
に光が照射されることはなく、遮光することができる。
よって、光照射時におけるＴＦＴのオフ電流の上昇が防
止できる。また、この基板を液晶表示装置に用いた場
合、この金属膜が形成されている部分には、この基板の
対向基板には遮光膜を形成する必要がないので、液晶表
示装置の開口率を大きくすることができる。さらに、該
金属膜に電圧をかけることにより、金属膜がＴＦＴのサ
ブゲートとして作用する。よって、ＴＦＴのオフ電流を
減少し、オン電流を増加させることもできる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】（実施例１）図１は、本発明の一実施例で
あるアクティブマトリクス基板を示す平面図であり、図
２は、図１のＡ−Ａ´線による断面図である。このアク
ティブマトリクス基板は、絶縁性基板11上に、ゲートバ
スライン１とソースバスライン２とが縦横に形成され、
両ラインで囲まれた領域に絵素電極４が形成されてい
る。また、この絵素電極４を駆動するためにＴＦＴが接
続されている。
あるアクティブマトリクス基板を示す平面図であり、図
２は、図１のＡ−Ａ´線による断面図である。このアク
ティブマトリクス基板は、絶縁性基板11上に、ゲートバ
スライン１とソースバスライン２とが縦横に形成され、
両ラインで囲まれた領域に絵素電極４が形成されてい
る。また、この絵素電極４を駆動するためにＴＦＴが接
続されている。
【００１７】このアクティブマトリクス基板において、
ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶
縁性基板11上に形成された半導体層30を有している。こ
の半導体層30を覆うようにして、基板のほぼ全面に、ゲ
ート絶縁膜13が形成され、さらにゲート絶縁膜13の上に
ゲートバスライン１から分枝されたゲート電極３が形成
されている。その状態の基板のほぼ全面に第１の層間絶
縁膜14が形成されている。
ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶
縁性基板11上に形成された半導体層30を有している。こ
の半導体層30を覆うようにして、基板のほぼ全面に、ゲ
ート絶縁膜13が形成され、さらにゲート絶縁膜13の上に
ゲートバスライン１から分枝されたゲート電極３が形成
されている。その状態の基板のほぼ全面に第１の層間絶
縁膜14が形成されている。
【００１８】この第１の層間絶縁膜14とゲート絶縁膜13
とを貫通してコンタクトホール７ａ、７ｂが開口されて
いる。第１の層管絶縁膜14の上には、ソースバスライン
２から分岐されたソース電極９およびドレイン電極10が
形成されており、コンタクトホール７ａ、７ｂを通じて
半導体層30に接続されている。
とを貫通してコンタクトホール７ａ、７ｂが開口されて
いる。第１の層管絶縁膜14の上には、ソースバスライン
２から分岐されたソース電極９およびドレイン電極10が
形成されており、コンタクトホール７ａ、７ｂを通じて
半導体層30に接続されている。
【００１９】第１の層間絶縁膜14の上には、第２の層間
絶縁膜17がさらに形成され、この第２の層間絶縁膜17に
は、コンタクトホール７ｃが開口されている。コンタク
トホール７ｃを充填するように金属膜25（図中、網掛け
部分）が形成され、第２の層間絶縁膜17の上にも金属膜
15（図中、網掛け部分）が形成されている。さらに金属
膜25に接続して、絵素電極４が形成されている。金属膜
15は、図２に示すように、半導体層30のチャネル部12と
中濃度不純物領域を覆っており、独立した電圧がかけら
れるようになっている。
絶縁膜17がさらに形成され、この第２の層間絶縁膜17に
は、コンタクトホール７ｃが開口されている。コンタク
トホール７ｃを充填するように金属膜25（図中、網掛け
部分）が形成され、第２の層間絶縁膜17の上にも金属膜
15（図中、網掛け部分）が形成されている。さらに金属
膜25に接続して、絵素電極４が形成されている。金属膜
15は、図２に示すように、半導体層30のチャネル部12と
中濃度不純物領域を覆っており、独立した電圧がかけら
れるようになっている。
【００２０】また、ゲート絶縁膜13の上には、ゲートバ
スライン１と平行に付加容量用配線８から分岐された付
加容量用電極６が設けられ、付加容量が形成されてい
る。
スライン１と平行に付加容量用配線８から分岐された付
加容量用電極６が設けられ、付加容量が形成されてい
る。
【００２１】このアクティブマトリクス基板は、以下の
ようにして作製される。
ようにして作製される。
【００２２】まず、絶縁性基板11上に、厚さ４０〜８０
ｎｍの多結晶シリコン膜からなる半導体層30をＣＶＤ法
により形成する。次に、ＳｉＯ2またはＳｉＮXからなる
厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッタリ
ングにより積層し、これをパターニングしてゲート絶縁
膜13を形成する。このゲート絶縁膜13は、上記多結晶シ
リコン膜を熱により酸化して形成したものとしてもよ
い。
ｎｍの多結晶シリコン膜からなる半導体層30をＣＶＤ法
により形成する。次に、ＳｉＯ2またはＳｉＮXからなる
厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッタリ
ングにより積層し、これをパターニングしてゲート絶縁
膜13を形成する。このゲート絶縁膜13は、上記多結晶シ
リコン膜を熱により酸化して形成したものとしてもよ
い。
【００２３】その上に、リンをドープした多結晶シリコ
ンからなる層をＣＶＤもしくはスパッタリング法によ
り、厚さ４５０ｎｍに積層し、パターニングしてゲート
バスライン１、ゲート電極３および付加容量用配線６を
形成する。次に、フォトリソグラフィーにより半導体層
30以外の領域にレジストパターンを形成し、このレジス
トパターンとゲート電極３をマスクとして、半導体層30
に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で注入
した。さらに、半導体層30において、ゲート電極３から
１．５〜２．０μｍ離れた領域にレジストの抜きパター
ンを形成し、リンを３０ｋｅＶ、１．０×１０15ｃｍ-2
の条件で注入した。このことにより、半導体層３０にチ
ャネル部１２、１．５〜２μｍの幅を持つ中濃度不純物
領域２３、ソース領域およびドレイン領域となる高濃度
不純物領域２４が形成される。
ンからなる層をＣＶＤもしくはスパッタリング法によ
り、厚さ４５０ｎｍに積層し、パターニングしてゲート
バスライン１、ゲート電極３および付加容量用配線６を
形成する。次に、フォトリソグラフィーにより半導体層
30以外の領域にレジストパターンを形成し、このレジス
トパターンとゲート電極３をマスクとして、半導体層30
に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で注入
した。さらに、半導体層30において、ゲート電極３から
１．５〜２．０μｍ離れた領域にレジストの抜きパター
ンを形成し、リンを３０ｋｅＶ、１．０×１０15ｃｍ-2
の条件で注入した。このことにより、半導体層３０にチ
ャネル部１２、１．５〜２μｍの幅を持つ中濃度不純物
領域２３、ソース領域およびドレイン領域となる高濃度
不純物領域２４が形成される。
【００２４】次に、基板の全面に、ＣＶＤ法により、Ｓ
ｉＯ2からなる第１の層間絶縁膜14を厚さ約３００ｎｍ
〜１０００ｎｍに形成して、ウェットエッチングまたは
ドライエッチングにより、コンタクトホール７ａ、７ｂ
を設ける。そして、Ａｌなどの低抵抗金属を用いて、Ｃ
ＶＤにより厚み約６００ｎｍのソースバスライン２、ソ
ース電極９およびドレイン電極10を形成する。ソース電
極９およびドレイン電極10は、それぞれ、コンタクトホ
ール７ａおよび７ｂを充填するように形成される。
ｉＯ2からなる第１の層間絶縁膜14を厚さ約３００ｎｍ
〜１０００ｎｍに形成して、ウェットエッチングまたは
ドライエッチングにより、コンタクトホール７ａ、７ｂ
を設ける。そして、Ａｌなどの低抵抗金属を用いて、Ｃ
ＶＤにより厚み約６００ｎｍのソースバスライン２、ソ
ース電極９およびドレイン電極10を形成する。ソース電
極９およびドレイン電極10は、それぞれ、コンタクトホ
ール７ａおよび７ｂを充填するように形成される。
【００２５】さらに、基板の全面に、ＣＶＤ法により、
ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２
の層間絶縁膜17を形成し、ウェットエッチングまたはド
ライエッチングによりコンタクトホール７ｃを設ける。
そして、ＴｉＷやＷＳｉなどからなる金属膜25および15
をスパッタリングにより約１２０〜１５０ｎｍの厚みに
デポし、その後ドライエッチングによりパターン形成し
た。これにより、コンタクトホールに充填された金属膜
25と、半導体層30のチャネル部12を覆い、中濃度不純物
領域と幅方向に対して１μｍ重なる金属膜15とが同時に
形成される。金属膜25および15は、Ａｌの合金、Ｗ、Ｍ
ｏ、Ｔｉからなっていてもよく、またＭｏ、Ｔｉの珪化
物であってもよい。金属膜15の厚みは、材料により異な
るが、光の透過を防止できる厚みとされ、ＴｉＷの場合
では、１５０ｎｍの厚みがあれば、ほぼ遮光できる。好
ましくは、１００オングストローム〜数１０００オング
ストロームである。
ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２
の層間絶縁膜17を形成し、ウェットエッチングまたはド
ライエッチングによりコンタクトホール７ｃを設ける。
そして、ＴｉＷやＷＳｉなどからなる金属膜25および15
をスパッタリングにより約１２０〜１５０ｎｍの厚みに
デポし、その後ドライエッチングによりパターン形成し
た。これにより、コンタクトホールに充填された金属膜
25と、半導体層30のチャネル部12を覆い、中濃度不純物
領域と幅方向に対して１μｍ重なる金属膜15とが同時に
形成される。金属膜25および15は、Ａｌの合金、Ｗ、Ｍ
ｏ、Ｔｉからなっていてもよく、またＭｏ、Ｔｉの珪化
物であってもよい。金属膜15の厚みは、材料により異な
るが、光の透過を防止できる厚みとされ、ＴｉＷの場合
では、１５０ｎｍの厚みがあれば、ほぼ遮光できる。好
ましくは、１００オングストローム〜数１０００オング
ストロームである。
【００２６】次に、スパッタリング法によりＩＴＯから
なる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成し
てアクティブマトリクス基板とする。ＩＴＯのエッチン
グ時において、金属膜25がダメージを受ける場合には、
金属膜25上にオーバーラップさせてＩＴＯパターンを形
成しておけばよい。
なる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成し
てアクティブマトリクス基板とする。ＩＴＯのエッチン
グ時において、金属膜25がダメージを受ける場合には、
金属膜25上にオーバーラップさせてＩＴＯパターンを形
成しておけばよい。
【００２７】（実施例２）図３は、本発明の他の実施例
であるアクティブマトリクス基板を示す平面図であり、
図４は、図３のＡ−Ａ´線による断面図である。このア
クティブマトリクス基板は、金属膜16（図中、斜線部
分）が、実施例１の金属膜25および15の代わりに形成さ
れており、図３に示すように、半導体層30のチャネル部
12、中濃度不純物領域23および高濃度不純物領域24は完
全に覆われている。この金属膜16は、図３に示すよう
に、絵素電極４のエッジとなる部分に接している。作製
方法としては、実施例１と同様に行うことができる。
であるアクティブマトリクス基板を示す平面図であり、
図４は、図３のＡ−Ａ´線による断面図である。このア
クティブマトリクス基板は、金属膜16（図中、斜線部
分）が、実施例１の金属膜25および15の代わりに形成さ
れており、図３に示すように、半導体層30のチャネル部
12、中濃度不純物領域23および高濃度不純物領域24は完
全に覆われている。この金属膜16は、図３に示すよう
に、絵素電極４のエッジとなる部分に接している。作製
方法としては、実施例１と同様に行うことができる。
【００２８】以下に、このようにして作製された実施例
１および実施例２のアクティブマトリクス基板につい
て、ＴＦＴの特性試験を行った結果を示す。図７は、実
施例１および実施例２のアクティブマトリクス基板の電
流−電圧特性を示す図である。ここで、横軸はゲート電
圧、縦軸はドレイン電流とし、ソース・ドレイン間の電
圧は１０Ｖとした。表１は、金属膜にかけた電圧Ｖbに
対するＴＦＴのオン電流Ｉonおよびオフ電流Ｉoffを示
す。ここで、オフ電流はゲート電圧＝−１０Ｖでの電流
値、オン電流はゲート電圧１５Ｖでの電流値である。
尚、表１においては、比較例として、図５に示すよう
な、金属膜がＴＦＴ部分に設けられていない従来のアク
ティブマトリクス基板を併せて示す。
１および実施例２のアクティブマトリクス基板につい
て、ＴＦＴの特性試験を行った結果を示す。図７は、実
施例１および実施例２のアクティブマトリクス基板の電
流−電圧特性を示す図である。ここで、横軸はゲート電
圧、縦軸はドレイン電流とし、ソース・ドレイン間の電
圧は１０Ｖとした。表１は、金属膜にかけた電圧Ｖbに
対するＴＦＴのオン電流Ｉonおよびオフ電流Ｉoffを示
す。ここで、オフ電流はゲート電圧＝−１０Ｖでの電流
値、オン電流はゲート電圧１５Ｖでの電流値である。
尚、表１においては、比較例として、図５に示すよう
な、金属膜がＴＦＴ部分に設けられていない従来のアク
ティブマトリクス基板を併せて示す。
【００２９】
【表１】
【００３０】上記の図７および表１から理解されるよう
に、実施例１および２のアクティブマトリクス基板にお
いては、光照射時のＴＦＴのオフ電流を減少させること
ができた。さらに、金属膜15に電圧を印加することによ
り、ＴＦＴのオン電流を増加させ、オフ電流を減少させ
ることができる。
に、実施例１および２のアクティブマトリクス基板にお
いては、光照射時のＴＦＴのオフ電流を減少させること
ができた。さらに、金属膜15に電圧を印加することによ
り、ＴＦＴのオン電流を増加させ、オフ電流を減少させ
ることができる。
【００３１】また、実施例２においては、絵素電極４の
エッジとなる部分に接して、金属膜16が形成されてお
り、絵素電極４と同じ電位になっている。よって、液晶
表示装置に用いられた場合には、該エッジにおける液晶
分子の配向乱れを抑制することもできる。
エッジとなる部分に接して、金属膜16が形成されてお
り、絵素電極４と同じ電位になっている。よって、液晶
表示装置に用いられた場合には、該エッジにおける液晶
分子の配向乱れを抑制することもできる。
【００３２】
【発明の効果】以上のように、本発明によれば、ＴＦＴ
のチャネル部が充分遮光されているので、光が照射され
た時にチャネル部の特性が変化してオフ電流が増加され
ることがない。また、液晶表示装置に用いられた場合
に、金属膜が形成されている部分には、この基板の対向
基板上に、別の遮光膜を形成する必要がないので、液晶
表示装置の開口率を大きくすることができる。よって、
表示特性にすぐれた液晶表示装置を得ることができる。
さらに、金属膜に電圧を印加することにより、ＴＦＴの
オン電流を増加させ、オフ電流を減少させることができ
る。
のチャネル部が充分遮光されているので、光が照射され
た時にチャネル部の特性が変化してオフ電流が増加され
ることがない。また、液晶表示装置に用いられた場合
に、金属膜が形成されている部分には、この基板の対向
基板上に、別の遮光膜を形成する必要がないので、液晶
表示装置の開口率を大きくすることができる。よって、
表示特性にすぐれた液晶表示装置を得ることができる。
さらに、金属膜に電圧を印加することにより、ＴＦＴの
オン電流を増加させ、オフ電流を減少させることができ
る。
【図１】本発明の実施例１のアクティブマトリクス基板
の平面図である。
の平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】本発明の実施例２のアクティブマトリクス基板
の平面図である。
の平面図である。
【図４】図３のＡ−Ａ’線による断面図である。
【図５】一般的なアクティブマトリクス基板の模式図で
ある。
ある。
【図６】従来のアクティブマトリクス基板の断面図であ
る。
る。
【図７】ＴＦＴの特性試験を行った結果を示す図であ
る。
る。
３ ゲート電極 ４ 絵素電極 ６ 付加容量用電極 ７ａ、７ｂ、７ｃコンタクトホール ９ ソース電極 10 ドレイン電極 12 チャネル部 13 ゲート絶縁膜 14 第１の層間絶縁膜 15、16、25 金属膜 17 第２の層間絶縁膜 23 中濃度不純物領域 24 高濃度不純物領域 30 半導体層
Claims (3)
- 【請求項１】 基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、 該薄膜トランジスタが５つの領域に区分された半導体層
を有し、該５つの領域において、最外領域が各々ソース
領域およびドレイン領域となる高濃度不純物領域とさ
れ、その内側が中濃度不純物領域とされ、中央部がチャ
ネル部とされていると共に、該半導体層に対して、間に
ゲート絶縁膜を介してゲート電極が設けられた構成とな
っており、この状態の薄膜トランジスタの上に、間に１
以上の絶縁膜を介して金属膜が該チャネル部と該中濃度
不純物領域を少なくとも覆って形成されているアクティ
ブマトリクス基板。 - 【請求項２】 前記金属膜が、電圧を印加できる構成と
されている請求項１に記載のアクティブマトリクス基
板。 - 【請求項３】 基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成され、
該薄膜トランジスタが５つの領域に区分されたＬＤＤ構
造の半導体層を有し、該半導体層に対して、間にゲート
絶縁膜を介してゲート電極が設けられた構成のアクティ
ブマトリクス基板の製造方法であって、 該薄膜トランジスタの上に、１以上の絶縁膜を形成する
工程と、 該絶縁膜にコンタクトホールを形成する工程と、 該コンタクトホールに充填し、かつ、該薄膜トランジス
タの上に該チャネル部と該中濃度不純物領域とを少なく
とも覆って金属膜を形成する工程と、 少なくとも該コンタクトホールに充填した金属膜部分と
接続して該絵素電極を形成する工程と、 を含むアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23620492A JP2859784B2 (ja) | 1992-09-03 | 1992-09-03 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23620492A JP2859784B2 (ja) | 1992-09-03 | 1992-09-03 | アクティブマトリクス基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28078198A Division JP3287806B2 (ja) | 1992-09-03 | 1998-10-02 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0682826A true JPH0682826A (ja) | 1994-03-25 |
| JP2859784B2 JP2859784B2 (ja) | 1999-02-24 |
Family
ID=16997328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23620492A Expired - Lifetime JP2859784B2 (ja) | 1992-09-03 | 1992-09-03 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859784B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0943639A (ja) * | 1995-07-31 | 1997-02-14 | Sony Corp | 透過型表示装置 |
| WO1998016868A1 (en) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Liquid crystal device substrate, liquid crystal device, and projection display |
| KR100336892B1 (ko) * | 1998-12-17 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd |
| JP2004013176A (ja) * | 2003-10-03 | 2004-01-15 | Mitsubishi Electric Corp | 反射型液晶表示装置 |
| US6806932B2 (en) * | 1995-10-16 | 2004-10-19 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| US7227597B2 (en) | 1997-12-31 | 2007-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
| CN100399177C (zh) * | 1995-02-15 | 2008-07-02 | 株式会社半导体能源研究所 | 液晶显示器件 |
| KR100891988B1 (ko) * | 2002-12-04 | 2009-04-08 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 박막 트랜지스터 및 그제조방법 |
| JP2010237687A (ja) * | 2010-05-21 | 2010-10-21 | Seiko Epson Corp | 電気光学装置およびプロジェクタ |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2013128119A (ja) * | 1999-04-12 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013152472A (ja) * | 2013-02-27 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2015129941A (ja) * | 2014-01-08 | 2015-07-16 | アップル インコーポレイテッド | 金属引き回し抵抗を減少したディスプレイ回路 |
| JP2017037339A (ja) * | 1999-12-27 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
-
1992
- 1992-09-03 JP JP23620492A patent/JP2859784B2/ja not_active Expired - Lifetime
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399177C (zh) * | 1995-02-15 | 2008-07-02 | 株式会社半导体能源研究所 | 液晶显示器件 |
| JPH0943639A (ja) * | 1995-07-31 | 1997-02-14 | Sony Corp | 透過型表示装置 |
| US6806932B2 (en) * | 1995-10-16 | 2004-10-19 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7190418B2 (en) | 1995-10-16 | 2007-03-13 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7057691B2 (en) | 1995-10-16 | 2006-06-06 | Sharp Kabushiki Kaisha | Semiconductor device |
| CN100520543C (zh) * | 1996-10-16 | 2009-07-29 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| US6297862B1 (en) | 1996-10-16 | 2001-10-02 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6573955B2 (en) | 1996-10-16 | 2003-06-03 | Seiko Epson Corporation | Capacitance substrate for a liquid crystal device and a projection type display device |
| WO1998016868A1 (en) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Liquid crystal device substrate, liquid crystal device, and projection display |
| CN1294451C (zh) * | 1996-10-16 | 2007-01-10 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| US6388721B1 (en) | 1996-10-16 | 2002-05-14 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US7227597B2 (en) | 1997-12-31 | 2007-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
| US7271857B2 (en) | 1997-12-31 | 2007-09-18 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
| KR100336892B1 (ko) * | 1998-12-17 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd |
| JP2013128119A (ja) * | 1999-04-12 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2019083341A (ja) * | 1999-08-31 | 2019-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017037339A (ja) * | 1999-12-27 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2019091056A (ja) * | 1999-12-27 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR100891988B1 (ko) * | 2002-12-04 | 2009-04-08 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 박막 트랜지스터 및 그제조방법 |
| JP2004013176A (ja) * | 2003-10-03 | 2004-01-15 | Mitsubishi Electric Corp | 反射型液晶表示装置 |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| JP2010237687A (ja) * | 2010-05-21 | 2010-10-21 | Seiko Epson Corp | 電気光学装置およびプロジェクタ |
| JP2013152472A (ja) * | 2013-02-27 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2018146989A (ja) * | 2014-01-08 | 2018-09-20 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 金属引き回し抵抗を減少したディスプレイ回路 |
| US9704888B2 (en) | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
| JP2015129941A (ja) * | 2014-01-08 | 2015-07-16 | アップル インコーポレイテッド | 金属引き回し抵抗を減少したディスプレイ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2859784B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267011B2 (ja) | 液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| JP4570278B2 (ja) | アクティブマトリクス基板 | |
| US6855954B1 (en) | Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP3762002B2 (ja) | 薄膜トランジスタ、及び液晶表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| US6166794A (en) | Liquid crystal device including gate insulating film and layer insulating film having different dielectric constants | |
| CN1873989B (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| US6411347B1 (en) | Storage capacitor in a liquid crystal display and a method of manufacturing thereof | |
| US6144422A (en) | Thin film transistor having a vertical structure and a method of manufacturing the same | |
| US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JP3633874B2 (ja) | アクティブマトリクス基板 | |
| JP2011205119A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |