JPH0682856B2 - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JPH0682856B2 JPH0682856B2 JP61281046A JP28104686A JPH0682856B2 JP H0682856 B2 JPH0682856 B2 JP H0682856B2 JP 61281046 A JP61281046 A JP 61281046A JP 28104686 A JP28104686 A JP 28104686A JP H0682856 B2 JPH0682856 B2 JP H0682856B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- forming
- light
- type semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 「発明の利用分野」 この発明は、光照射により光起電力を発生し得る接合を
少なくとも１つ有するアモルファス半導体を含む非単結
晶半導体を、絶縁表面を有する基板に設けた光電変換素
子（単に素子ともいう）を複数個電気的に直列接続し
た、高い電圧の発生の可能な光電変換装置の作製方法に
関する。
少なくとも１つ有するアモルファス半導体を含む非単結
晶半導体を、絶縁表面を有する基板に設けた光電変換素
子（単に素子ともいう）を複数個電気的に直列接続し
た、高い電圧の発生の可能な光電変換装置の作製方法に
関する。
「従来の技術」 従来、水素またはハロゲン元素が添加された非単結晶半
導体としてアモルファス半導体が知られている。しか
し、かかる半導体はアモルファス構造を有し、結晶性を
積極的に用いていないため、PIN接合におけるＩ型半導
体層のキャリアの空乏層が0.3μ以下と狭く、またAM1.5
（100mW/cm2）での光照射に対し空乏層がさらに短くな
り、劣化が生じてしまった。
導体としてアモルファス半導体が知られている。しか
し、かかる半導体はアモルファス構造を有し、結晶性を
積極的に用いていないため、PIN接合におけるＩ型半導
体層のキャリアの空乏層が0.3μ以下と狭く、またAM1.5
（100mW/cm2）での光照射に対し空乏層がさらに短くな
り、劣化が生じてしまった。
「本発明が解決しようとする問題点」 かかるアモルファス半導体を含む非単結晶半導体に対
し、光照射により電子およびホールを発生させる活性の
Ｉ型半導体領域での結晶化を助長せしめて、特に長波長
光に対する収集効率を向上せしめ、変換効率の向上が求
められている。更に、PIN接合を有する光電変換装置に
あっては、Ｉ型半導体での空乏層の幅を１μ以上と大き
くするとともに、集積化のための連結部は結晶化をせず
にアモルファス構造の高抵抗領域のまま残存せしめ、こ
の領域での半導体を介してのリークの発生を防ぐことが
求められている。
し、光照射により電子およびホールを発生させる活性の
Ｉ型半導体領域での結晶化を助長せしめて、特に長波長
光に対する収集効率を向上せしめ、変換効率の向上が求
められている。更に、PIN接合を有する光電変換装置に
あっては、Ｉ型半導体での空乏層の幅を１μ以上と大き
くするとともに、集積化のための連結部は結晶化をせず
にアモルファス構造の高抵抗領域のまま残存せしめ、こ
の領域での半導体を介してのリークの発生を防ぐことが
求められている。
「問題を解決しようとする手段」 本発明は、Ｎ型またはＰ型半導体層を作る前または後に
裏面電極側より非単結晶半導体に対し、400nm以下の波
長のパルス状の強光（パルス巾10〜100n秒）を照射し
て、Ｉ型半導体層またはこのＩ型半導体層とそれに近接
した裏面側のＮまたはＰ型半導体層とを水素またはハロ
ゲン元素を内部に保存しつつ結晶性を促しめるものであ
る。
裏面電極側より非単結晶半導体に対し、400nm以下の波
長のパルス状の強光（パルス巾10〜100n秒）を照射し
て、Ｉ型半導体層またはこのＩ型半導体層とそれに近接
した裏面側のＮまたはＰ型半導体層とを水素またはハロ
ゲン元素を内部に保存しつつ結晶性を促しめるものであ
る。
結果として、珪素を主成分とする半導体にあっては、1.
3〜1.6eVとアモルファス半導体の1.7〜1.8eVよりも狭い
エネルギバンド巾とし得る。このため、長波長光の集収
効率を向上せしめることが可能となった。
3〜1.6eVとアモルファス半導体の1.7〜1.8eVよりも狭い
エネルギバンド巾とし得る。このため、長波長光の集収
効率を向上せしめることが可能となった。
特に本発明は、その光吸収が小さい400nm以下例えばKrF
またはXeClを用いたエキシマレーザのパルス状の強光
を、内部の十分深い領域（光照射面と反対側の裏面電極
側）のみのＩ型半導体の結晶性を半導体を形成させた後
に裏面側より照射して促進させ、いわゆる光アニールを
行った。このため、光は半導体の光吸収係数の比較的大
きな400nm以下の波長を用いた。
またはXeClを用いたエキシマレーザのパルス状の強光
を、内部の十分深い領域（光照射面と反対側の裏面電極
側）のみのＩ型半導体の結晶性を半導体を形成させた後
に裏面側より照射して促進させ、いわゆる光アニールを
行った。このため、光は半導体の光吸収係数の比較的大
きな400nm以下の波長を用いた。
本発明は、本発明人による特許願（特願昭59−181097半
導体装置 昭和59年８月24日出願）をさらに改良したも
のである。
導体装置 昭和59年８月24日出願）をさらに改良したも
のである。
本発明は、この光アニールにより、同時に伴う電気伝導
度の増加が周辺部でのリークを許容してはならない。こ
のため集積化構造にあっては、連結部でのアイソレイシ
ョンの妨げになってはならない。このため本発明におい
ては、この光アニールを光電変換素子を構成する領域の
みに対して行った。
度の増加が周辺部でのリークを許容してはならない。こ
のため集積化構造にあっては、連結部でのアイソレイシ
ョンの妨げになってはならない。このため本発明におい
ては、この光アニールを光電変換素子を構成する領域の
みに対して行った。
「作用」 その結果、レーザアニールにより得られる結晶化助長領
域は、各セル（素子）間のアイソレイション領域および
その外周辺に対しては何等行わないため、集積化光電変
換装置の製造に他の余分の工程を伴わずに完了させるこ
とができるという特長を有する。
域は、各セル（素子）間のアイソレイション領域および
その外周辺に対しては何等行わないため、集積化光電変
換装置の製造に他の余分の工程を伴わずに完了させるこ
とができるという特長を有する。
本発明の装置における素子の配置、大きさ、形状は設計
仕様によって決められる。しかし本発明の内容を簡単に
するため、以下の詳細な説明においては、第１の素子の
下側（基板側）の第１の電極と、その右隣りに配置した
第２の素子の第２の電極（半導体上即ち基板から離れた
裏面側）とを電気的に直列接続させた場合のパターンを
基として記す。
仕様によって決められる。しかし本発明の内容を簡単に
するため、以下の詳細な説明においては、第１の素子の
下側（基板側）の第１の電極と、その右隣りに配置した
第２の素子の第２の電極（半導体上即ち基板から離れた
裏面側）とを電気的に直列接続させた場合のパターンを
基として記す。
この規定された位置に例えばKrFまたはXeClを用いたエ
キシマレーザ、例えば波長248nmを照射させる。本発明
は、基板が透光性のガラス上に半導体を形成し、その上
面の光照射側に対し、裏面側より400nm以下のレーザ光
アニールを行ったもので、製造工程を増加させることな
しに歩留りを従来の約60％より87％にまで高めることが
できるという画期的な光電変換装置の作製方法を提供す
ることにある。
キシマレーザ、例えば波長248nmを照射させる。本発明
は、基板が透光性のガラス上に半導体を形成し、その上
面の光照射側に対し、裏面側より400nm以下のレーザ光
アニールを行ったもので、製造工程を増加させることな
しに歩留りを従来の約60％より87％にまで高めることが
できるという画期的な光電変換装置の作製方法を提供す
ることにある。
以下に図面に従って本発明の詳細を示す。
「実施例１」 第１図は本発明の製造工程を示す縦断面図である。
第１図（Ａ）においては、絶縁表面を有する基板例えば
ガラス基板（１）であって、長さ（図面では左右方向）
10cm、巾10cmを用いた。さらにこの上面に、全面にわた
って第１の導電膜（２）を透光性導電膜により0.1〜0.5
μの厚さに形成させた。
ガラス基板（１）であって、長さ（図面では左右方向）
10cm、巾10cmを用いた。さらにこの上面に、全面にわた
って第１の導電膜（２）を透光性導電膜により0.1〜0.5
μの厚さに形成させた。
この透光性導電膜（２）として弗素等のハロゲン元素が
添加された酸化スズを主成分とする透光性導電膜または
ITO（酸化スズ・インジューム）（500〜5000Å代表的に
は500〜1500Å）をスパッタ法またはスプレー法により
形成させた。
添加された酸化スズを主成分とする透光性導電膜または
ITO（酸化スズ・インジューム）（500〜5000Å代表的に
は500〜1500Å）をスパッタ法またはスプレー法により
形成させた。
この後、この基板の上側より、YAGレーザ（波長1.06μ
ｍ（パルス巾80n秒）加工機（日本電気製））により平
均出力0.3〜3W（焦点距離40mm）を加え、直径5mmφのレ
ーザ光を集光し、スポット径20〜70μφ代表的には40μ
φをマイクロコンピュータにより制御して、上方よりレ
ーザ光を照射し、その走査により、スクライブライン用
の第１の開溝（13）を形成させ、各素子領域（31），
（11）に第１の電極（15）をレーザスクライブ（LSとい
う）により作製した。
ｍ（パルス巾80n秒）加工機（日本電気製））により平
均出力0.3〜3W（焦点距離40mm）を加え、直径5mmφのレ
ーザ光を集光し、スポット径20〜70μφ代表的には40μ
φをマイクロコンピュータにより制御して、上方よりレ
ーザ光を照射し、その走査により、スクライブライン用
の第１の開溝（13）を形成させ、各素子領域（31），
（11）に第１の電極（15）をレーザスクライブ（LSとい
う）により作製した。
LSにより形成された開溝（13）は、巾約50μ長さ10cmで
あり、深さはそれぞれ第１の電極を構成させるために完
全に切断分離した。
あり、深さはそれぞれ第１の電極を構成させるために完
全に切断分離した。
かくして第１の素子（31）および第２の素子（11）を構
成する領域の巾は５〜40mm例えば10mmとして形成させ
た。
成する領域の巾は５〜40mm例えば10mmとして形成させ
た。
この後、この上面にプラズマCVD法、フォトCVD法または
LPCVD法により、光照射により光起電力を発生する非単
結晶半導体即ちPIN接合、NIP接合、またはPI接合または
NI接合を有し、水素またはハロゲン元素が添加された非
単結晶半導体層（３）をＩ型半導体中の最低酸素濃度を
５×1018cm-3以下とし、かつその厚さを0.3〜3.0μ代表
的には1.5μに形成させた。
LPCVD法により、光照射により光起電力を発生する非単
結晶半導体即ちPIN接合、NIP接合、またはPI接合または
NI接合を有し、水素またはハロゲン元素が添加された非
単結晶半導体層（３）をＩ型半導体中の最低酸素濃度を
５×1018cm-3以下とし、かつその厚さを0.3〜3.0μ代表
的には1.5μに形成させた。
その第１の代表例は光照射が基板側からの場合であるた
め、Ｐ型（SixC１−ｘ０＜ｘ＜１）半導体（約200Å）
−Ｉ型アモルファスシリコン半導体（約1.5μ）−Ｎ型
の微結晶（約500Å）を有する半導体よりなる１つのPIN
接合を有する非単結晶半導体（３）を全面にわたって均
一の膜厚で形成させた。
め、Ｐ型（SixC１−ｘ０＜ｘ＜１）半導体（約200Å）
−Ｉ型アモルファスシリコン半導体（約1.5μ）−Ｎ型
の微結晶（約500Å）を有する半導体よりなる１つのPIN
接合を有する非単結晶半導体（３）を全面にわたって均
一の膜厚で形成させた。
第２の代表例はＰ型半導体−Ｉ型アモルファス半導体を
有する１つのPI接合を有する非単結晶半導体（３）を全
面にわたって形成させる。
有する１つのPI接合を有する非単結晶半導体（３）を全
面にわたって形成させる。
さらに本発明方法における400nm以下の波長の紫外光を
発光するエキシマレーザ光アニールの概要を示す。
発光するエキシマレーザ光アニールの概要を示す。
被照射半導体は第１図（Ａ）に示す。PIN接合を構成す
るＮ型半導体を形成する前（PI接合を形成後即ち第２の
代表例）または後（PIN接合を形成した後即ち第１の代
表例）の半導体を光アニール工程における対象物として
用いた。
るＮ型半導体を形成する前（PI接合を形成後即ち第２の
代表例）または後（PIN接合を形成した後即ち第１の代
表例）の半導体を光アニール工程における対象物として
用いた。
この対象物を真空中または水素雰囲気中に保存し、ここ
に合成石英窓を通して外部よりパルス光を照射した。
に合成石英窓を通して外部よりパルス光を照射した。
光源の照射光面積は120mm2としたエキシマパルスレーザ
光を用いた。特にこの巾は素子を構成する領域巾と同一
とし、同一個所への照射は１回または10回以下の繰り返
しパルス光照射の操作としてその照射部を移動し、素子
を構成する領域のすべてを光アニールさせた。
光を用いた。特にこの巾は素子を構成する領域巾と同一
とし、同一個所への照射は１回または10回以下の繰り返
しパルス光照射の操作としてその照射部を移動し、素子
を構成する領域のすべてを光アニールさせた。
ここではケステック製エキシマレーザ発振器を用いた。
このレーザ光はレンズで集光せしめ、矩形を有し10mm×
12mmの面積のパルス光（繰り返し周波数30Hz〜300Hz）
を用いた。この照射幅は第１図の素子領域（11），（3
1）の幅と一致せしめた。
12mmの面積のパルス光（繰り返し周波数30Hz〜300Hz）
を用いた。この照射幅は第１図の素子領域（11），（3
1）の幅と一致せしめた。
この照射光（25）を被照射面に一定速度で移動する基体
に照射させた。
に照射させた。
かくすると、非単結晶半導体中でＩ層の裏面電極側の一
部の厚さの0.1〜0.4μｍの深さの領域の結晶化をさせる
ことができた。この結晶化の事実は、この工程の後レー
ザラマン分光測定を行うことにより判明した。加えて、
この本発明方法のアニールはパルス幅が10〜50n秒と短
い光パルスアニールのため、結晶化の際、既に含有して
いる水素またはハロゲン元素を外部に脱気することがほ
とんどない。加えて結晶性または秩序性を光アニールに
より促進するため、光劣化特性が小さくなり、加えてPI
間のＩ層中の空乏層の巾をアモルファス構造のPIN接合
における0.3μより１〜３μと伸ばすことができるとい
う二重の特長を有していた。このためＩ層の最適厚さを
アモルファス半導体のみをＩ層で用いたときの0.5μｍ
より結晶性を有する半導体との複合構造のため、0.5〜
2.0μｍにまで厚くさせることができ、短波長光はアモ
ルファスシリコン半導体領域（35-1），（35′‐１）で
吸収せしめ、また長波長光は多結晶シリコン半導体領域
（35-2），（35′‐２）で吸収させることにより広い波
長にわたって光電変換をさせることが可能となった。そ
の結果、光電変換装置としての電流を増加させ得る。
部の厚さの0.1〜0.4μｍの深さの領域の結晶化をさせる
ことができた。この結晶化の事実は、この工程の後レー
ザラマン分光測定を行うことにより判明した。加えて、
この本発明方法のアニールはパルス幅が10〜50n秒と短
い光パルスアニールのため、結晶化の際、既に含有して
いる水素またはハロゲン元素を外部に脱気することがほ
とんどない。加えて結晶性または秩序性を光アニールに
より促進するため、光劣化特性が小さくなり、加えてPI
間のＩ層中の空乏層の巾をアモルファス構造のPIN接合
における0.3μより１〜３μと伸ばすことができるとい
う二重の特長を有していた。このためＩ層の最適厚さを
アモルファス半導体のみをＩ層で用いたときの0.5μｍ
より結晶性を有する半導体との複合構造のため、0.5〜
2.0μｍにまで厚くさせることができ、短波長光はアモ
ルファスシリコン半導体領域（35-1），（35′‐１）で
吸収せしめ、また長波長光は多結晶シリコン半導体領域
（35-2），（35′‐２）で吸収させることにより広い波
長にわたって光電変換をさせることが可能となった。そ
の結果、光電変換装置としての電流を増加させ得る。
このレーザ光アニールは、第１図（Ｃ）において素子を
構成する（31）、（11）の領域である（35-2），（35′
‐２）に限られる。そして連結部（４）を構成する領域
は高抵抗型の半導体、特にアモルファス半導体であり、
（20）の下側の半導体（34）により電極（39），（3
9′）間のリークがないようにせしめた。
構成する（31）、（11）の領域である（35-2），（35′
‐２）に限られる。そして連結部（４）を構成する領域
は高抵抗型の半導体、特にアモルファス半導体であり、
（20）の下側の半導体（34）により電極（39），（3
9′）間のリークがないようにせしめた。
さらにこのレーザアニールは、素子の巾方向の両端部
（図面の前後方向の端部）より１〜2mm内側とし、両端
部には至らせないようにした。結果として、アモルファ
ス半導体が素子を構成する領域（31），（11）が多結晶
化した領域（35-2），（35′‐２）の外周辺のすべてに
残存させている。換言すれば、素子を構成する領域の外
周辺部は高抵抗度のアモルファス半導体で取り囲む構造
とし、かくすることにより、半導体（35-2），（35′‐
２）の周辺部での上下電極間のリーク、即ち等価回路的
にいうならば直列抵抗の低下を防ぐことができた。
（図面の前後方向の端部）より１〜2mm内側とし、両端
部には至らせないようにした。結果として、アモルファ
ス半導体が素子を構成する領域（31），（11）が多結晶
化した領域（35-2），（35′‐２）の外周辺のすべてに
残存させている。換言すれば、素子を構成する領域の外
周辺部は高抵抗度のアモルファス半導体で取り囲む構造
とし、かくすることにより、半導体（35-2），（35′‐
２）の周辺部での上下電極間のリーク、即ち等価回路的
にいうならば直列抵抗の低下を防ぐことができた。
さらに本発明における第１の例においては、このレーザ
アニールの後、第１図（Ｂ）に示されるごとく、第１の
開溝（13）の左方向側（第１の素子側）にわたって第２
の開溝（14）を第２のLS工程により形成させた。この図
面では第１および第２の開溝（13），（14）の中心間を
100μずらしている。
アニールの後、第１図（Ｂ）に示されるごとく、第１の
開溝（13）の左方向側（第１の素子側）にわたって第２
の開溝（14）を第２のLS工程により形成させた。この図
面では第１および第２の開溝（13），（14）の中心間を
100μずらしている。
かくして第２の開溝（14）は第１の電極の側面（８）を
露出させた。
露出させた。
また第２の例においては、PI接合が形成されているのみ
のため、その上にＮ型半導体をプラズマCVD法により形
成し、PIN接合の半導体を形成させた。ひき続き、前記
した如く、開溝（14）を形成した。
のため、その上にＮ型半導体をプラズマCVD法により形
成し、PIN接合の半導体を形成させた。ひき続き、前記
した如く、開溝（14）を形成した。
第１図において、さらにこの上面に第１図（Ｃ）に示さ
れるごとく、表面の第２の導電膜（５）を形成した。
れるごとく、表面の第２の導電膜（５）を形成した。
さらにこの後、第３のLSにより切断分離をして複数の第
２の電極（39），（39′）の形成用に第３の開溝（20）
を形成してアイソレイションした。
２の電極（39），（39′）の形成用に第３の開溝（20）
を形成してアイソレイションした。
この第２の導電膜（５）は金属と透光性導電酸化膜（CT
F）との多層膜を用いた。その厚さはそれぞれ300〜1500
Åに形成させた。
F）との多層膜を用いた。その厚さはそれぞれ300〜1500
Åに形成させた。
このCTFとしてクロム−珪素化合物等の非酸化物導電膜
よりなる透光性導電膜を用いてもよい。
よりなる透光性導電膜を用いてもよい。
これらは電子ビーム蒸着法またはスパッタ法、フォトCV
D法、フォト・プラズマCVD法を含むCVD法を用い、半導
体層を劣化させないため、250℃以下の温度で形成させ
た。
D法、フォト・プラズマCVD法を含むCVD法を用い、半導
体層を劣化させないため、250℃以下の温度で形成させ
た。
かくして第１図（Ｃ）に示されるごとく、複数の素子
（31），（11）を連結部（４）で直列接続する光電変換
装置を作ることができた。
（31），（11）を連結部（４）で直列接続する光電変換
装置を作ることができた。
第１図（Ｄ）はさらに本発明を光電変換装置として完成
させんとしたものである。即ちパッシベイション膜とし
てプラズマ気相法またはフォト・プラズマ気相法により
窒化珪素膜（21）を500〜2000Åの厚さに均一に形成さ
せ、各素子間のリーク電流の湿気等の吸着による発生を
さらに防いだ。
させんとしたものである。即ちパッシベイション膜とし
てプラズマ気相法またはフォト・プラズマ気相法により
窒化珪素膜（21）を500〜2000Åの厚さに均一に形成さ
せ、各素子間のリーク電流の湿気等の吸着による発生を
さらに防いだ。
第１図（Ｄ）におけるＡ−Ａ′の縦断面図でのエネルギ
バンドダイヤグラムを第２図に示す。図面は光照射（1
0）面側をＰ型半導体（６）を有し、アモルファス半導
体（35-1）、多結晶半導体（35-2）を有する。
バンドダイヤグラムを第２図に示す。図面は光照射（1
0）面側をＰ型半導体（６）を有し、アモルファス半導
体（35-1）、多結晶半導体（35-2）を有する。
このため、Ｉ型半導体はアモルファス半導体（7-1）と
多結晶半導体（7-2）とを有し、さらにそのうしろにＮ
型半導体（８）を構成している。多結晶半導体（7-2）
の厚さは0.1〜0.4μであり、長波長光の吸収に有効であ
った。
多結晶半導体（7-2）とを有し、さらにそのうしろにＮ
型半導体（８）を構成している。多結晶半導体（7-2）
の厚さは0.1〜0.4μであり、長波長光の吸収に有効であ
った。
このＮ型半導体は光アニールの後にアモルファスまたは
微結晶構造で形成してもよい。かくすると工程数が増え
る。しかし光アニールによりこのＮ型半導体とＩ型半導
体中に局部的に拡散してしまうことを防ぐことができ歩
留まりが向上する。
微結晶構造で形成してもよい。かくすると工程数が増え
る。しかし光アニールによりこのＮ型半導体とＩ型半導
体中に局部的に拡散してしまうことを防ぐことができ歩
留まりが向上する。
さらに外部引出し端子（24），（24′）を周辺部に設け
た。
た。
斯くして照射光（10）に対し、この実施例のごとき基板
（10cm×10cm）において、各素子の巾10mm×92mmの短冊
上に設け、さらに連結部の巾150μｍ外部引出し電極部
の巾4.3mm、周辺部4mmによって、実質的に88mm×92mm内
に９段を有せしめた。
（10cm×10cm）において、各素子の巾10mm×92mmの短冊
上に設け、さらに連結部の巾150μｍ外部引出し電極部
の巾4.3mm、周辺部4mmによって、実質的に88mm×92mm内
に９段を有せしめた。
その結果、セグメントが12.2％（1.05cm2）の変換効率
を有する場合、パネルにて10.4％を９段直列連結抵抗に
より有せしめることができた。
を有する場合、パネルにて10.4％を９段直列連結抵抗に
より有せしめることができた。
「効果」 本発明はＩ型半導体を形成した後の工程であるＮまたは
Ｐ型半導体層の形成の前または後にレーザアニールを行
い、長波長光の集収効率を向上せしめ、ひいては変換効
率の向上をさせた。さらにその際、連結部、周辺部は初
期と同じアモルファス構造を保持せしめたため、ここで
の半導体の結晶化に伴う低抵抗化、さらに結果としての
リーク電流の増大を防ぐことができた。
Ｐ型半導体層の形成の前または後にレーザアニールを行
い、長波長光の集収効率を向上せしめ、ひいては変換効
率の向上をさせた。さらにその際、連結部、周辺部は初
期と同じアモルファス構造を保持せしめたため、ここで
の半導体の結晶化に伴う低抵抗化、さらに結果としての
リーク電流の増大を防ぐことができた。
またこの入射光とは反対側の内部の半導体のみを多結晶
化することにより、そこでの高い電流密度を有しつつも
これまでアモルファス光電変換装置の特長である集積化
のしやすさに対しまったくその特徴を失わずに成就でき
た。
化することにより、そこでの高い電流密度を有しつつも
これまでアモルファス光電変換装置の特長である集積化
のしやすさに対しまったくその特徴を失わずに成就でき
た。
第１図は本発明の光電変換装置の製造工程を示す縦断面
図である。 第２図は本発明のＡ−Ａ′の縦断面出に対応したエネル
ギバンド幅を示す。 １……透光性基板 ２……透光性導電膜 ３……非単結晶半導体 31,11……光電変換素子 ４……連結部 35-1,35′‐１……アモルファス半導体 35-2,35′‐２……多結晶半導体 25……エキシマレーザ光 10……照射光 ６……Ｐ型半導体 7-1……アモルファスＩ型半導体 7-2……多結晶Ｉ型半導体 ７……Ｉ型半導体 ８……Ｎ型半導体 ５……裏面電極よう導体
図である。 第２図は本発明のＡ−Ａ′の縦断面出に対応したエネル
ギバンド幅を示す。 １……透光性基板 ２……透光性導電膜 ３……非単結晶半導体 31,11……光電変換素子 ４……連結部 35-1,35′‐１……アモルファス半導体 35-2,35′‐２……多結晶半導体 25……エキシマレーザ光 10……照射光 ６……Ｐ型半導体 7-1……アモルファスＩ型半導体 7-2……多結晶Ｉ型半導体 ７……Ｉ型半導体 ８……Ｎ型半導体 ５……裏面電極よう導体
Claims (4)
- 【請求項１】複数の光電変換素子を集積化した構成を有
する光電変換装置の作製方法であって、 絶縁表面を有する基板上に、第１の電極と、該電極上に
密接してPIまたはNI接合を有する水素またはハロゲン元
素が添加された非単結晶半導体を形成する工程と、該半
導体にパルス状の強光を前記基板とは反対の裏面側より
照射して光アニールを行いＩ型半導体の結晶化を行なう
工程と、ＮまたはＰ型半導体を積層して形成する工程
と、該工程の後第２の電極を形成する工程とを有し、 前記光アニールの際に、隣合う光電変換素子を連結する
ための領域には光アニールを行なわないことを特徴とす
る半導体装置作製方法。 - 【請求項２】特許請求の範囲第１項において、光アニー
ルは400nm以下の波長を有するエキシマレーザを用いる
ことを特徴とする半導体装置作製方法。 - 【請求項３】絶縁表面を有する基板上に、第１の電極
と、該電極上に密接してPIまたはNI接合を有する水素ま
たはハロゲン元素が添加された非単結晶半導体を形成す
る工程と、該半導体にパルス状の強光を前記基板とは反
対の裏面側より照射して光アニールを行いＩ型半導体の
結晶化を行なう工程と、ＮまたはＰ型半導体を積層して
形成する工程と、該工程の後第２の電極を形成する工程
とを有することを特徴とする半導体装置作製方法。 - 【請求項４】特許請求の範囲第３項において、光アニー
ルは400nm以下の波長を有するエキシマレーザを用いる
ことを特徴とする半導体装置作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281046A JPH0682856B2 (ja) | 1986-11-25 | 1986-11-25 | 半導体装置作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281046A JPH0682856B2 (ja) | 1986-11-25 | 1986-11-25 | 半導体装置作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133579A JPS63133579A (ja) | 1988-06-06 |
| JPH0682856B2 true JPH0682856B2 (ja) | 1994-10-19 |
Family
ID=17633545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281046A Expired - Fee Related JPH0682856B2 (ja) | 1986-11-25 | 1986-11-25 | 半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682856B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0693515B2 (ja) * | 1984-04-26 | 1994-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JPS6158278A (ja) * | 1984-08-29 | 1986-03-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1986
- 1986-11-25 JP JP61281046A patent/JPH0682856B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63133579A (ja) | 1988-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510740B2 (ja) | 集積型薄膜太陽電池の製造方法 | |
| EP1727211B1 (en) | Method of fabricating a thin-film solar cell, and thin-film solar cell | |
| US6271053B1 (en) | Method of manufacturing a thin film solar battery module | |
| JP2015513784A (ja) | 選択エミッタを有する太陽電池形成方法 | |
| JPH0693515B2 (ja) | 半導体装置作製方法 | |
| JPS6184074A (ja) | 半導体装置 | |
| JP4215607B2 (ja) | 光起電力装置の製造方法 | |
| JPH0682856B2 (ja) | 半導体装置作製方法 | |
| JPS60100482A (ja) | 光電変換半導体装置の作製方法 | |
| JPH0550870B2 (ja) | ||
| JP2744979B2 (ja) | 半導体の光照射方法 | |
| JPS61231772A (ja) | 半導体装置作成方法 | |
| JPS63133578A (ja) | 半導体装置 | |
| JPS6158277A (ja) | 半導体装置 | |
| JP2001237442A (ja) | 太陽電池およびその製造方法 | |
| JPS6184073A (ja) | 半導体装置の作製方法 | |
| JP2001085720A (ja) | 薄膜光電変換モジュール及びその製造方法 | |
| JP2585503B2 (ja) | レ−ザ加工方法 | |
| JP2756530B2 (ja) | 光照射方法 | |
| JPS6158276A (ja) | 半導体装置作製方法 | |
| JP4052782B2 (ja) | 集積型光起電力装置及びその製造方法 | |
| JPH065780B2 (ja) | 半導体装置の製造方法 | |
| JPH06105793B2 (ja) | 半導体装置の製造装置 | |
| TWI427809B (zh) | 矽薄膜太陽能電池模組之製造方法 | |
| JPS60163429A (ja) | アモルフアスシリコン太陽電池の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |