JPH0682859B2 - 静電誘導型半導体光検出器 - Google Patents
静電誘導型半導体光検出器Info
- Publication number
- JPH0682859B2 JPH0682859B2 JP59179982A JP17998284A JPH0682859B2 JP H0682859 B2 JPH0682859 B2 JP H0682859B2 JP 59179982 A JP59179982 A JP 59179982A JP 17998284 A JP17998284 A JP 17998284A JP H0682859 B2 JPH0682859 B2 JP H0682859B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- high resistance
- resistance layer
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/28—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors
- H10F30/287—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors the devices having PN heterojunction gates
- H10F30/2877—Field-effect phototransistors having PN heterojunction gates
Landscapes
- Light Receiving Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は静電誘導トランジスタを原理とする高速・高感
度な光検出器に関し、特に長波長感度が向上することか
ら、長波長光通信用高速・高感度な光検出器として利用
されるものである。
度な光検出器に関し、特に長波長感度が向上することか
ら、長波長光通信用高速・高感度な光検出器として利用
されるものである。
従来型光検出器として特に本発明に近いものとして、静
電誘導ホトトランジスタがある。
電誘導ホトトランジスタがある。
例えば審判昭62−18752号「半導体光電変換装置」）静
電誘導ホトトランジスタは、ゲートのまわりに分布する
ｐ−ｉ−ｎダイオードを光検出部とする。ｎチャンネル
を例にとると光によって発生した電子正孔対のうち正孔
はp+ゲート領域に蓄積されるため、ゲートの電位変化を
引き起し、これによってチャンネル中の電位障壁高さが
変調されるため、ソース・ドレイン間を流れる増幅電流
がこのゲート電位変化で変調されるというものである。
その光増幅度は非常に高く、しかも入射光強度が微弱で
あれば微弱であるほど高いという、従来型バイポーラホ
トトランジスタとは全く逆の特性がが得られる。その最
大光増幅度Ｇmaxは近似的に で現される。ここでｎＳはn+ソース領域の不純物密度、
ＰＧはp+ゲート領域の不純物密度、Ｄｍは電子の拡散定
数、Ｄｐは正孔の拡散定数、ＷＧは電位障壁の実効的な
厚さ、ＬＰは正孔の拡散距離、ｑは単位電荷量、Ｋはボ
ルツマン定数、Ｔは絶対温度、ＶbiGSはゲート・ソース
間pinダイオードの拡散電位、ＶbiG ＊ Ｓはソースからみ
た電位障壁高さピークの高さである。その一般的な構造
の一例を第２図に示す。n+基板60上に形成されたn-もし
くはp-の高抵抗層61中に拡散されたp+領域62がゲート領
域であり、n+領域67はソース領域を示す。n+基板60はド
レイン領域である。64及び65はそれぞれゲート領域、ソ
ース電極を示す。63は絶縁物である。入射光ｈνによっ
て侵入した光は主としてn-高抵抗層61中において電子・
正孔対を発生させる。この正孔がp+ゲート領域62に蓄積
されることから主電極65及び66間に増幅信号が得られ
る。n-高抵抗層中には電位障壁が形成されるべく、p+ゲ
ート62間の寸法、不純物密度及びn-層61の寸法、不純物
密度は選ばれている。従来型構造においては高抵抗層領
域n-61の半導体の禁制帯幅とp+ゲート領域62及びn+基板
60を形成する半導体の禁制帯幅は全て同じである。すな
わち、ほぼ全ての領域は同一半導体で形成されることが
多い。一部、ヘテロ接合をゲート領域もしくはソース領
域に設ける静電誘導トランジスタの例がある。この場
合、ゲート領域62の半導体をチャンネル領域の半導体に
比べ禁制帯幅の広いもので形成すると、ゲート62及びチ
ャンネルn-61の接合界面にはヘテロ接合が生ずる。ゲー
トのみ禁制帯幅の広い半導体で形成するだけで、他の領
域は同一半導体とすると、そのヘテロ接合界面における
電位差分だけ積算された形で電流増幅率は上昇する。す
なわち、ヘテロ界面における電位差分が（１）式の指数
項の中身に入ってくるわけである。更にソース領域に禁
制帯幅の広い半導体を用いても電流増幅率は上昇する。
第２図においてn+基板60の部分がp+領域で形成されると
静電誘導型ホトサイリスタとなる。n+領域67をドレイン
領域、n+基板60をソース領域として用いても静電誘導ト
ランジスタとして動作をする。
電誘導ホトトランジスタは、ゲートのまわりに分布する
ｐ−ｉ−ｎダイオードを光検出部とする。ｎチャンネル
を例にとると光によって発生した電子正孔対のうち正孔
はp+ゲート領域に蓄積されるため、ゲートの電位変化を
引き起し、これによってチャンネル中の電位障壁高さが
変調されるため、ソース・ドレイン間を流れる増幅電流
がこのゲート電位変化で変調されるというものである。
その光増幅度は非常に高く、しかも入射光強度が微弱で
あれば微弱であるほど高いという、従来型バイポーラホ
トトランジスタとは全く逆の特性がが得られる。その最
大光増幅度Ｇmaxは近似的に で現される。ここでｎＳはn+ソース領域の不純物密度、
ＰＧはp+ゲート領域の不純物密度、Ｄｍは電子の拡散定
数、Ｄｐは正孔の拡散定数、ＷＧは電位障壁の実効的な
厚さ、ＬＰは正孔の拡散距離、ｑは単位電荷量、Ｋはボ
ルツマン定数、Ｔは絶対温度、ＶbiGSはゲート・ソース
間pinダイオードの拡散電位、ＶbiG ＊ Ｓはソースからみ
た電位障壁高さピークの高さである。その一般的な構造
の一例を第２図に示す。n+基板60上に形成されたn-もし
くはp-の高抵抗層61中に拡散されたp+領域62がゲート領
域であり、n+領域67はソース領域を示す。n+基板60はド
レイン領域である。64及び65はそれぞれゲート領域、ソ
ース電極を示す。63は絶縁物である。入射光ｈνによっ
て侵入した光は主としてn-高抵抗層61中において電子・
正孔対を発生させる。この正孔がp+ゲート領域62に蓄積
されることから主電極65及び66間に増幅信号が得られ
る。n-高抵抗層中には電位障壁が形成されるべく、p+ゲ
ート62間の寸法、不純物密度及びn-層61の寸法、不純物
密度は選ばれている。従来型構造においては高抵抗層領
域n-61の半導体の禁制帯幅とp+ゲート領域62及びn+基板
60を形成する半導体の禁制帯幅は全て同じである。すな
わち、ほぼ全ての領域は同一半導体で形成されることが
多い。一部、ヘテロ接合をゲート領域もしくはソース領
域に設ける静電誘導トランジスタの例がある。この場
合、ゲート領域62の半導体をチャンネル領域の半導体に
比べ禁制帯幅の広いもので形成すると、ゲート62及びチ
ャンネルn-61の接合界面にはヘテロ接合が生ずる。ゲー
トのみ禁制帯幅の広い半導体で形成するだけで、他の領
域は同一半導体とすると、そのヘテロ接合界面における
電位差分だけ積算された形で電流増幅率は上昇する。す
なわち、ヘテロ界面における電位差分が（１）式の指数
項の中身に入ってくるわけである。更にソース領域に禁
制帯幅の広い半導体を用いても電流増幅率は上昇する。
第２図においてn+基板60の部分がp+領域で形成されると
静電誘導型ホトサイリスタとなる。n+領域67をドレイン
領域、n+基板60をソース領域として用いても静電誘導ト
ランジスタとして動作をする。
しかるに本発明者は、更に高速・高感度な静電誘導型光
検出器を見出した。
検出器を見出した。
ゲート・ドレイン間の高抵抗層領域にゲート領域及びド
レイン領域よりも禁制帯幅の狭い半導体を用いることに
よって長波長感度が増大し、静電誘導トランジスタ部分
の光増幅度を増した光検出器となる。更にこの禁制帯幅
の狭い半導体部分には、従来の同一禁制帯幅で形成され
る場合に比べ、より強電界を同一の厚さ、同一の電圧で
発生することができるため、アバランシ電界がかかるよ
うに寸法、電圧、不純物密度等を選べば、長波長光をAP
Dで高速・高感度に受光しかつ静電誘導トランジスタ部
分で更に信号増幅が行なわれることになる。又アバラン
シ電界となるほど電界強度を高くしなくても本発明の構
成のものは充分高感度・高速である。
レイン領域よりも禁制帯幅の狭い半導体を用いることに
よって長波長感度が増大し、静電誘導トランジスタ部分
の光増幅度を増した光検出器となる。更にこの禁制帯幅
の狭い半導体部分には、従来の同一禁制帯幅で形成され
る場合に比べ、より強電界を同一の厚さ、同一の電圧で
発生することができるため、アバランシ電界がかかるよ
うに寸法、電圧、不純物密度等を選べば、長波長光をAP
Dで高速・高感度に受光しかつ静電誘導トランジスタ部
分で更に信号増幅が行なわれることになる。又アバラン
シ電界となるほど電界強度を高くしなくても本発明の構
成のものは充分高感度・高速である。
上述の如く従来型静電誘導ホトトランジスタのゲート・
ドレイン間の高抵抗層部分を禁制帯幅の狭い半導体で形
成するとゲート・ドレイン間には強電界が発生しやすく
なる。アバランシ電界となるとキャリアの衝突電離によ
って増倍されたキャリアが強電界中を走行する。ｎチャ
ンネル静電誘導トランジスタの場合を例にとると、増倍
された正孔はp+ゲート領域に蓄積され、また増倍された
電子は高抵抗層とアノード領域とのヘテロ接合界面に一
部蓄積される。p+ゲート領域に蓄積された正孔はp+ゲー
ト領域を正に帯電させるため、静電誘導トランジスタの
ゲートが順方向バイアスされることになり、チャンネル
中の電位障壁が下がる。これにつれて、n+ソース領域か
ら高抵抗チャンネル領域への電子の注入がおこり、アバ
ランシ電界で増倍された光信号としての正孔が、更に多
くの数の電子を増幅してソース・ドレイン間に信号出力
が得られるわけである。
ドレイン間の高抵抗層部分を禁制帯幅の狭い半導体で形
成するとゲート・ドレイン間には強電界が発生しやすく
なる。アバランシ電界となるとキャリアの衝突電離によ
って増倍されたキャリアが強電界中を走行する。ｎチャ
ンネル静電誘導トランジスタの場合を例にとると、増倍
された正孔はp+ゲート領域に蓄積され、また増倍された
電子は高抵抗層とアノード領域とのヘテロ接合界面に一
部蓄積される。p+ゲート領域に蓄積された正孔はp+ゲー
ト領域を正に帯電させるため、静電誘導トランジスタの
ゲートが順方向バイアスされることになり、チャンネル
中の電位障壁が下がる。これにつれて、n+ソース領域か
ら高抵抗チャンネル領域への電子の注入がおこり、アバ
ランシ電界で増倍された光信号としての正孔が、更に多
くの数の電子を増幅してソース・ドレイン間に信号出力
が得られるわけである。
第１図は本発明の実施例を示す。
領域21はドレインもしくはアノード領域を示し、n+領域
もしくはp+領域として形成された主電極領域であり、n+
領域であれば静電誘導ホトトランジスタとして動作し、
p+領域であれば静電誘導ホトサイリスタとして動作す
る。材料としては例えばn+InPもしくはp+InPを用いる。
領域20はドレインもしくはアノード電極であり電極材料
としてはn+InPに対してはAu−Ge−Niまたp+InPに対して
はAu−Zn−Ni等の合金を用いる。領域22は本発明の特徴
を表わす禁制帯幅の小さい半導体で形成された高抵抗層
である。例えばInGaAsを用いる。領域24は同じく高抵抗
層であるが、領域22とは別の、領域22よりも禁制帯幅の
広い半導体層である。例えばn-InPを用いる。p+領域25
は静電誘導ホトトランジスタもしくは静電誘導ホトサイ
リスタのゲートとして作用し、例えばp+InPで形成され
ている。n+領域28は静電誘導ホトトランジスタのソース
領域もしくは静電誘導ホトサイリスタのカソード領域と
して作用し、例えばn+InPで形成されている。領域26は
絶縁性光学的反射防止膜である。領域27はゲート電極で
あり、例えばp+InPに対してはAu−Zn−Ni等で形成す
る。又領域29はn+領域28の電極であり、例えばn+InPに
対してはAu−Ge−Ni等で形成する。光ｈνはp+ゲート領
域表面から入射する。高抵抗層領域24及び22はp+ゲート
領域25とn+領域28或いはp+ゲート領域25と高不純物密度
領域21間に形成されるｐ−ｉ−ｎダイオードのｉ層部分
に相当している。高抵抗層領域24及び22はゲート電極27
及び一方の主電極29、他方の主電極20間に印加される電
圧によってほぼ空乏化するように寸法、不純物密度を選
ぶ。更にp+ゲート25に挾まれた高抵抗層部分24及び22の
一部分にはn+領域28からみて電位障壁が形成され、その
高さはゲート電極27の電圧とn+電極29及び電極20間の電
圧による静電誘導効果によって変化されるようにp+ゲー
ト領域25間の寸法及び不純物密度、高抵抗層22、24の厚
さは選ばれる。高抵抗層領域22として他の領域24、25、
21、28よりも禁制帯幅の狭い半導体を用いることで、表
面から入射する光の波長のうち長波長領域の感度が増大
する。更に強電界が生じやすくなるため、p+（25）n
-（24）n-（22）n+もしくはp+（21）間の22の領域にア
バランシ電界が発生するように寸法、不純物密度等が選
ばれればアバランシホトダイオードがゲートのまわりに
分布した静電誘導型光検出器が形成されることになる。
p+ゲート25と高不純物密度領域21間に形成されたアバラ
ンシダイオードによって高速・高感度に受光された光信
号が更に増幅された信号として主電極29及び20間から取
り出される。電子正孔対は殆んど空乏化された高抵抗層
領域22及び24中で発生し、そのうち正孔はp+ゲート領域
25に蓄積され、ゲート25の静電誘導効果によってn+領域
28の近傍に生じている電位障壁高さが変化することにな
る。高抵抗領域24の代りにｐ型の半導体を用いてもよ
い。ｐ型領域が完全に空乏化されるならば静電誘導ホト
トランジスタと同等の動作となるが、ｐ型領域に中性領
域が残っている場合には、バイポーラ型ホトトランジス
タとなる。基板21がp+型の時はホトサイリスタとなる。
或いは高抵抗層領域24の全部もしくは領域22近くの一部
が高抵抗層領域22と同じく禁制帯幅の狭い半導体（例え
ばn-InGaAs）で形成されていてもよい。高不純物密度領
域21がゲート領域25と同一導電型の領域（第１図の例で
p+）の場合には、第１図の実施例は、静電誘導ホトサイ
リスタとして動作する。この場合領域21と禁制帯幅の狭
い領域22とのヘテロ界面は光によって発生した電子正孔
のうち電子が蓄積される領域となる。この電子の蓄積に
よって増幅されて更に多くの正孔がp+領域21から領域22
へ注入されることになる。各部を形成する半導体の例と
してInP−InGaAsの例を示したが、これに限るものでは
なく、GaAs−GaAlAs、GaAs−InGaAsP等の他の２元系、
３元系、４元系の化合物半導体の組み合わせでもよい。
本発明の実施例においては平面ゲート構造について示し
たが、ゲートの形状は埋め込みゲート、切り込みゲー
ト、MOS（MIS）ゲート、ヘテロゲート、ショットキーゲ
ートであってもよいことは勿論である。
もしくはp+領域として形成された主電極領域であり、n+
領域であれば静電誘導ホトトランジスタとして動作し、
p+領域であれば静電誘導ホトサイリスタとして動作す
る。材料としては例えばn+InPもしくはp+InPを用いる。
領域20はドレインもしくはアノード電極であり電極材料
としてはn+InPに対してはAu−Ge−Niまたp+InPに対して
はAu−Zn−Ni等の合金を用いる。領域22は本発明の特徴
を表わす禁制帯幅の小さい半導体で形成された高抵抗層
である。例えばInGaAsを用いる。領域24は同じく高抵抗
層であるが、領域22とは別の、領域22よりも禁制帯幅の
広い半導体層である。例えばn-InPを用いる。p+領域25
は静電誘導ホトトランジスタもしくは静電誘導ホトサイ
リスタのゲートとして作用し、例えばp+InPで形成され
ている。n+領域28は静電誘導ホトトランジスタのソース
領域もしくは静電誘導ホトサイリスタのカソード領域と
して作用し、例えばn+InPで形成されている。領域26は
絶縁性光学的反射防止膜である。領域27はゲート電極で
あり、例えばp+InPに対してはAu−Zn−Ni等で形成す
る。又領域29はn+領域28の電極であり、例えばn+InPに
対してはAu−Ge−Ni等で形成する。光ｈνはp+ゲート領
域表面から入射する。高抵抗層領域24及び22はp+ゲート
領域25とn+領域28或いはp+ゲート領域25と高不純物密度
領域21間に形成されるｐ−ｉ−ｎダイオードのｉ層部分
に相当している。高抵抗層領域24及び22はゲート電極27
及び一方の主電極29、他方の主電極20間に印加される電
圧によってほぼ空乏化するように寸法、不純物密度を選
ぶ。更にp+ゲート25に挾まれた高抵抗層部分24及び22の
一部分にはn+領域28からみて電位障壁が形成され、その
高さはゲート電極27の電圧とn+電極29及び電極20間の電
圧による静電誘導効果によって変化されるようにp+ゲー
ト領域25間の寸法及び不純物密度、高抵抗層22、24の厚
さは選ばれる。高抵抗層領域22として他の領域24、25、
21、28よりも禁制帯幅の狭い半導体を用いることで、表
面から入射する光の波長のうち長波長領域の感度が増大
する。更に強電界が生じやすくなるため、p+（25）n
-（24）n-（22）n+もしくはp+（21）間の22の領域にア
バランシ電界が発生するように寸法、不純物密度等が選
ばれればアバランシホトダイオードがゲートのまわりに
分布した静電誘導型光検出器が形成されることになる。
p+ゲート25と高不純物密度領域21間に形成されたアバラ
ンシダイオードによって高速・高感度に受光された光信
号が更に増幅された信号として主電極29及び20間から取
り出される。電子正孔対は殆んど空乏化された高抵抗層
領域22及び24中で発生し、そのうち正孔はp+ゲート領域
25に蓄積され、ゲート25の静電誘導効果によってn+領域
28の近傍に生じている電位障壁高さが変化することにな
る。高抵抗領域24の代りにｐ型の半導体を用いてもよ
い。ｐ型領域が完全に空乏化されるならば静電誘導ホト
トランジスタと同等の動作となるが、ｐ型領域に中性領
域が残っている場合には、バイポーラ型ホトトランジス
タとなる。基板21がp+型の時はホトサイリスタとなる。
或いは高抵抗層領域24の全部もしくは領域22近くの一部
が高抵抗層領域22と同じく禁制帯幅の狭い半導体（例え
ばn-InGaAs）で形成されていてもよい。高不純物密度領
域21がゲート領域25と同一導電型の領域（第１図の例で
p+）の場合には、第１図の実施例は、静電誘導ホトサイ
リスタとして動作する。この場合領域21と禁制帯幅の狭
い領域22とのヘテロ界面は光によって発生した電子正孔
のうち電子が蓄積される領域となる。この電子の蓄積に
よって増幅されて更に多くの正孔がp+領域21から領域22
へ注入されることになる。各部を形成する半導体の例と
してInP−InGaAsの例を示したが、これに限るものでは
なく、GaAs−GaAlAs、GaAs−InGaAsP等の他の２元系、
３元系、４元系の化合物半導体の組み合わせでもよい。
本発明の実施例においては平面ゲート構造について示し
たが、ゲートの形状は埋め込みゲート、切り込みゲー
ト、MOS（MIS）ゲート、ヘテロゲート、ショットキーゲ
ートであってもよいことは勿論である。
本発明による静電誘導型光検出器では、主としてゲート
・ドレインもしくはゲート・アノード間に禁制帯幅の狭
い半導体を用いることを特徴としており、この領域の禁
制帯幅が狭いことから光検出波長としては長波長感度が
増大する。更にこの領域の電界強度を高くすることが容
易となるため、例えばアバランシ電界強度となれば、こ
のゲート・ドレインもしくはゲート・アノード間のアバ
ランシダイオードによって高速・高感度に受光可能とな
り、従来の静電誘導型光検出器よりも更に高速・高感度
となる。
・ドレインもしくはゲート・アノード間に禁制帯幅の狭
い半導体を用いることを特徴としており、この領域の禁
制帯幅が狭いことから光検出波長としては長波長感度が
増大する。更にこの領域の電界強度を高くすることが容
易となるため、例えばアバランシ電界強度となれば、こ
のゲート・ドレインもしくはゲート・アノード間のアバ
ランシダイオードによって高速・高感度に受光可能とな
り、従来の静電誘導型光検出器よりも更に高速・高感度
となる。
本発明は、従来の製造方法例えばMOCVD法、光CVD法、光
エピタキシャル法、分子層エピタキシャル法を用いて製
造することが容易であり、かつ高速・高感度な長波長光
通信用光検出器となることから工業的価値の高いもので
ある。
エピタキシャル法、分子層エピタキシャル法を用いて製
造することが容易であり、かつ高速・高感度な長波長光
通信用光検出器となることから工業的価値の高いもので
ある。
第１図は本発明の実施例を示し、第２図は従来の静電誘
導型光検出器の断面構造例である。 20……ドレインもしくはアノードとなる主電極、21……
n+もしくはp+の高不純物密度領域、22……他の領域より
禁制帯幅の狭くなされた高抵抗層、24……高抵抗層、25
……ゲート拡散領域、28……ソースもしくはカソード領
域、29……ソースもしくはカソード電極、26……絶縁性
光学的反射防止膜、27……ゲート電極。
導型光検出器の断面構造例である。 20……ドレインもしくはアノードとなる主電極、21……
n+もしくはp+の高不純物密度領域、22……他の領域より
禁制帯幅の狭くなされた高抵抗層、24……高抵抗層、25
……ゲート拡散領域、28……ソースもしくはカソード領
域、29……ソースもしくはカソード電極、26……絶縁性
光学的反射防止膜、27……ゲート電極。
Claims (1)
- 【請求項１】半導体基板上に、該基板より禁制帯幅の小
さい第二の高抵抗層と第一の高抵抗層を順に有し、かつ
各領域間にそれぞれヘテロ接合を具備して構成され、前
記第一の高抵抗層中に形成された第一の導電型の高不純
物密度ゲート拡散領域と、前記ゲート拡散領域に挾まれ
て前記第一の高抵抗層中に形成された第二の導電型で前
記ゲート拡散領域とは反対導電型の高不純物密度領域か
らなる第一の主電極領域と、前記ゲート及び第一の主電
極領域の形成された第一の主表面とは反対側の第二の高
抵抗層と接合面を形成する第一もしくは第二の導電型の
高不純物密度領域からなる第二の主電極領域と、第一及
び第二の主電極領域上に形成された第一及び第二の電極
と、前記ゲート拡散領域を含む前記第一の高抵抗層上に
形成された絶縁性・光学的反射防止膜と、前記ゲート拡
散領域上に形成されたゲート電極とを有し、第二の高抵
抗層を形成する半導体のみが他の領域の半導体の禁制帯
幅より小さい禁制帯幅を有する半導体で形成され、各部
の寸法が第二の主電極領域と前記ゲート領域に加わる電
圧によって容易にアバランシ電界が発生すべくなされ、
かつ前記第一の高抵抗層中もしくは第一及び第二の高抵
抗層中に、前記ゲート拡散領域と第一の主電極領域間の
電圧及び前記ゲート拡散領域と第二の主電極領域間の電
圧によって電位障壁が形成されて前記第一及び第二の高
抵抗層領域はほとんど空乏化され、前記ゲート拡散領域
及び前記第二の主電極領域の電位によって前記電位障壁
の高さが変化するような寸法に選ばれ、前記電位障壁高
さによって第一及び第二の主電極間を流れる多数キャリ
アが制御されることを特徴とする静電誘導型光検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179982A JPH0682859B2 (ja) | 1984-08-28 | 1984-08-28 | 静電誘導型半導体光検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179982A JPH0682859B2 (ja) | 1984-08-28 | 1984-08-28 | 静電誘導型半導体光検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158279A JPS6158279A (ja) | 1986-03-25 |
| JPH0682859B2 true JPH0682859B2 (ja) | 1994-10-19 |
Family
ID=16075383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179982A Expired - Fee Related JPH0682859B2 (ja) | 1984-08-28 | 1984-08-28 | 静電誘導型半導体光検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682859B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445974A (en) * | 1993-03-31 | 1995-08-29 | Siemens Components, Inc. | Method of fabricating a high-voltage, vertical-trench semiconductor device |
| KR100348700B1 (ko) * | 2000-09-16 | 2002-08-13 | 서울대학교 공과대학 교육연구재단 | 광소자 및 그 제조방법 |
-
1984
- 1984-08-28 JP JP59179982A patent/JPH0682859B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6158279A (ja) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0800219B1 (en) | Heterojunction pin photodiode | |
| KR100393461B1 (ko) | 이종접합에너지경사구조 | |
| US8441032B2 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| US7759698B2 (en) | Photo-field effect transistor and integrated photodetector using the same | |
| US6482671B2 (en) | Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes | |
| US6566724B1 (en) | Low dark current photodiode | |
| US20020070389A1 (en) | Photodetector utilizing a HEMTstructure | |
| US6690079B2 (en) | Light-receiving device | |
| US4990990A (en) | Monolithically integrated waveguide-photodiode-FET combination | |
| JPH06224463A (ja) | 半導体受光装置 | |
| EP0201688A1 (en) | Photosensitive device | |
| JPH0335556A (ja) | ホトダイオード・電界効果トランジスタ組み合わせ体 | |
| JPH04111477A (ja) | 受光素子 | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JPH0682859B2 (ja) | 静電誘導型半導体光検出器 | |
| JPH0513798A (ja) | 半導体受光装置 | |
| JPS6285477A (ja) | 光半導体装置 | |
| JPH05343731A (ja) | 受光素子 | |
| EP0150564A2 (en) | Electronic device comprising a heterojunction | |
| CA1285642C (en) | Vertical photoconductive detector | |
| US5459333A (en) | Semiconductor photodetector with potential barrier regions | |
| CA1287153C (en) | Vertically integrated photodetector-amplifier | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JP2633912B2 (ja) | 半導体受光装置 | |
| JPS59161082A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |