JPH0335556A - ホトダイオード・電界効果トランジスタ組み合わせ体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＰＢを理め込まれたホトダイオード・電界
効果トランジスタ組み合わせ体に関する。

［従来の技術］ 光データ伝送装置の光学的構成部分と電子的構成部分と
の間の将来のインタフェースは、モノリシックに集積さ
れたオプトエレクトロニク集積回路を含むようになろう
、受信側では光検出器と前置増幅器との集積の問題が生
じる。異なる構成部分のために必要な半導体層と技術と
の良好な両立性が要求される。ホトダイオードと電界効
果トランジスタとをモノリシックに集積する場合の難点
は、ドーピング濃度と層厚についての異なる要求にある
。

最適なホトダイオードは高い外部量子効率のために、残
留ドーピングの少ないＩｎＧａＡｔＰ材料系Ａｔ側えば
ｎ　−ＩｎＧａＡｓから成る十分にＪ’）い吸収層を必
要とする。この名目上ドープされていないＩｎＧａＡｓ
層は小さいキャパシタンス並びに低い暗電流従って良好
なノイズ特性のための前提である。

ＩｎＰ又はＩｎＡｌＡｓから成るｎ形にドープされたカ
バー層の中には、リング形Ｐ電極を貢いて光が入射する
Ｐ゛領域形成される。吸収層と例えば半絶縁性１ｎＰ：
Ｆｅから成る基板との間には１例えばＩｎＧａＡｓ、Ｉ
ｎＰ又はＩｎＡｌＡｓから戊りｎ導電形に強くドープさ
れた半導体層が、ダイオード中の直列抵抗及びキャリヤ
走行時間の低減のために設けられている。この強くドー
プされた半導体層上にはｎ電極が被覆される。

電界効果トランジスタは高い相互コンダクタンスのため
にチャネル層として強くドープされたｎ　−ＩｎＧａＡ
ｓ層を必要とし、この層は電界効果トランジスタの良好
なピンチオフ特性のために相応に薄くなければならない
０例えばＩｎＰ：Ｆｅから成る基板には弱くドープされ
たｎ　−−ｒｎＧａＡｇ層がバッファ層として続き、こ
のバッファ層は基板からの悪影響（チャネル層中への鉄
の外方拡散）を防止する。ヂャネル層上にはｐ゛形にド
ープされたゲート領域が設けられ、このゲート領域は横
方向に制限されかつ電極を備える。チャネル層上にはド
レーン及びソースのための電極が被Ｙａされる。

バッファ層の挿入に対する条件は、電界効果トランジス
タのピンチオフ特性に不利に影響を与えないこと、すな
わちこのバッファ層が淳すぎてはならない（２ｇｍ以下
）こと及びドーピングが強すぎてはならない（１０１５
ｃｍ−３以下）ことである、ゲートを形成するカバー層
はｎ−ｆＰ又はｎ　−１ｎＡＩＡＳテあり、チャネル層
（７）ＩｎＧａＡｓに対しヘテロ障をを形成し、ゲート
としての阻止性の金属・半導体接合の実現を可能にする
。この層はｙに、ＩｎＧａＡｓに比べて一層高いＩｎＰ
又はＩ！１ＡＩＡ、９のエネルギーギャップに基づき、
デバイス表面でのｐｎ接合の不活性化が長期間安定性を
高め漏れ電流を低減するという長所を力する。この長所
はホトダイオードばかりでなく電界効果トランジスタに
ついても成立する。

ホトダイオード及び電界効果トランジスタの集積の際に
複雑なエピタキシアル法（例えば面選択性エピタキシ）
又は個々のエピタキシアル居の除去を回避するために、
層構造に関して妥協が行われる。

ドイツ速邦共和国特許出願公開第３７１１６１７号公報
にはホトダイオード◆′尼界効果トランジスタ組み合わ
せ体が記載され、この組み合わせ体ではｎ形に弱くドー
プされたＩｎＧａＡｓ層とその上にｎ形に強くドープさ
れたＩｎＧａＡｓ層とが全面的に成長させられ、ホトダ
イオードの領域内では基板中にｎ・注入部がエピタキシ
の前に選択的に作られている。

［発明が解決しようとする課題］ この発明の課題は、公知の組み合わせ体より容易に製作
することができ、また同時にホトダイオード及び電界効
果トランジスタに対するドーピング濃度と層厚との異な
る要求を考慮した、モノリシックに集積されたホトダイ
オード・電界効果トランジスタ組み合わせ体を提供する
ことにある。

［課題を°解決するための手段］ この課題はこの発明に基づき、 基板上に全面的に半導体材料から威る基底層が成長させ
られ、 その上に第１の半導体層が全面的に成長させられ、１１
の半導体層がホトダイオードの領域内では吸収層を形成
し、また電界効果トランジスタの領域内ではバッファ層
を形成し、 その上に第２の半導体層が全面的に成長させられ、第２
の半導体層がホトダイオードの領域内では接触層を形成
し、また電界効果トランジスタの領域内ではチャネル層
を形成し、 その上に第３の半導体層が全面的に成長させられ、第３
の半導体層がそれぞれのカバー層を形成し。

基板とチャネル層との間には第２の導電形にドープされ
た層部分が全面的に電界効果トランジスタの領域内に設
けられ、 ホトダイオードと電界効果トランジスタとが基板の中に
まで達する分＃溝により相互に分離されている か、又は 基板上に第１の半導体層が全面的に成長させられ、第１
の半導体層がホトダイオードの領域内では吸収層を形成
し、また電界効果トランジスタの領域内ではバッファ層
を形成し、 その上に第２の半導体層が全面的に成長させられ、第２
の半導体層がホトダイオードの領域内では接触層を形成
し、また電界効果トランジスタの領域内ではチャネル層
を形成し、 その上に第３の半導体層が全面的に成長させられ、第３
の半導体層がそれぞれのカバー層を形成し。

基板のｒ＆長させられる表面に基板のｔ５２の導電形に
ドープされた層部分が全面的に設けられ、この層部分が
ホトダイオードの領域内では基板の第１の導電形にドー
プされた層部分により全面的に吸収層から分離され、か
つ電界効果トランジスタの領域内ではバッファ層に全面
的にｖｌ接し、ホトダイオードと電界効果トランジスタ
とが基板の中ぐまで達する分＃溝により相互に分離され
ている ことにより解決される。

［実施例］ 次にこの発明に基づくホトダイオード・電界効果トラン
ジスタ組み合わせ体の複数の実施例を示す図面により、
この発ＩＪＩをＤＢに説明する。

第１図に示す構造の場合には基板１上に相次いで半導体
材料から戊る基底層２．第１の半導体層３、ｆｆ１２の
半導体層４及び第３の半導体屑５がそれぞれ全面的に成
長させられる。この層４９ｍは垂直な分Ｉｌｌ溝により
ホトダイオード２０の領域と電界効果トランジスタ３０
の領域とに分割されている。ｔ５１の半導体層３はホト
ダイオード２０の領域内では吸収層２０−３を形成し、
電界効果トランジスタ３０の領域内ではバッファ層３０
−３を形成する。第２の半導体屑４はホトダイオード２
０の領域内では接触層２０−４を形成し、電界効果トラ
ンジスタ３０の領域内ではチャネル居３０−４を形成す
る。第３の半導体層５はホトダイオード２０の領域及び
電界効果トランジスタ３０の領域内でそれぞれカバー層
を形１成する。

基板１はＩｎＰであり半絶縁性である（例えばＩｎＰ：
Ｆｅ）　、基底Ｆ３２は０．５〜３μｍの厚さを有しＩ
ｎＰ　、　ＩｎＧａＡｓ、ＩｎＡｌＡｓ、　ＩｎＧａＡ
ｓＰ又はＩｎＧａＡｌＡｓである。　ｌｌｌＡｌＡｓ、
　ＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓの半導体材料系
を用いてこの基底層２を光導波路居として構成すること
ができる。この基底層２はホトダイオード２０のために
設けられ、ドープされていないか又は１０１８ｃｍ−３
未満のドーピング強さによりｎ形にドープされている。

この基底層２はもし補助的手段を講じなければ電界効果
トランジスタの特性を著しく低下させる（ピンチオフ特
性を示さずチャネル漏れ電流が大きい）ので、電界効果
トランジスタ３０の領域内ではこの基底層２中へ選択的
ｐドーピング（Ｐイオン注入又はｐ拡散）によりＰ導電
形にドープされた）？！ｊ部分７が形成される。電界効
果トランジスタ３０の領域ではこのｐ形にドープされた
層部分７は全面的に設けられる。製造の際にエピタキシ
が基底層２の成長後に中断さに、このｐ形にドープされ
た層部分７が選択的ｐドーピングにより製作される。第
２のエビタキシアル工程では別の半導体屑３．４．５が
成長させられる。第１及び第２の半導体層３．４はＩｎ
ＧａＡｓである。第３の半導体層５はＩｎＰ、ＩｎＡｌ
Ａｓ、　ＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓである。

第１の半導体屑３はｎ−導電形に弱くドープされ、第２
の半導体層４はｎ°導電形に強くドープされている。Ｐ
゛形にドープされた領域６はＰイオン注入又はＰ拡散に
よりカバー層として１動＜第３の半導体層５の中に作り
込まれる。この第３の半導体層５はｐ゛形にドープされ
た領域６の外部ではドープされていないか又はｎ形にド
ープされている。

製造の際に変形案としてｐ形にドープされた第３の半導
体Ｋｊ５をカバー層としてｒ＆長させる（ドーピングは
１０１９ｃｍ−３以下）ことができ、このカバー層はｐ
−領域６の外側では後にｎ導電形にドープされ、かつ（
例えばｎ・−１ｎＧａＡｓから成る）チャネル層３０−
４と関連してｐｎへテロ接合を形成する。

基底層３Ｏ−２（ＴＩ電界効果トランジスタ３０）の領
域内でｐ形にドープされた）とその上に成長させられた
バッファ層３Ｏ−３（ｎ−形にドープされた）との間の
電界効果トランジスタ３０の領域内のこの発明に基づき
埋め込まれた選択的ｐｎ接合の長所は次のとおりである
。

（１）電界効果トランジスタのピンチオフ特性が著しく
改善され短チヤネル効果が低減される（シュタイナ（Ｋ
、　５ｔｅｉｎｅｒ）　、ザイラ（Ｕ。

５ｅｉｌｅｒ）　、　ハイメ（Ｋ、　Ｈｅｉｍｅ）の論
文、「サブミクロンＩｎＧａＡｓ／ＩｎＰ接合電界効果
トランジスタへのｐ　−１ｎＰバー／　７７層の影９　
（Ｉｎｆ　１ｕｅｎｃｅ　ｏｆｐ−１ｎＰ　ｂｕｆｆｅ
ｒ　１ａｙｅｒｓ　ｏｎ　ｓｕｂｍｉｃｒｏｎ　ＩｎＧ
ａ１ｓ／ＩｎＰｊｕｎｃｐｉｏｎ　層ｅｌｄ−ｅｆｆｅ
ｃｔ　ｔｒａｎｓｉｓｔｏｒｓ）　Ｊ　、アプライド　
フィジックス　レターズ（Ａｐｐｌ、　Ｐｈ１ｓ。

Ｌｅｔｔ、　）　、第５３巻、第２５１３〜２５１５ペ
ージ、（１９８８年）＃照）。

（２）堤め込まれたｐｎ接合の空間電荷領域の形成によ
り、ｎ−−ＩｎＧａＡｓバッファ層３ｏ−３が電界効果
トランジスタの従来の半導体屑構造におけるよりも゛大
きい層厚を有することができる。それによりこの第１の
半導体層３は、ホトダイオード２０の吸収層２０−３と
して高い量子効率と低いダイオードキャパシタンスとを
実現できるために十分な厚さを有する。第１の半導体層
３（ｎ　−１ｎＧａＡｓ吸収層２Ｏ−３）の中へのドー
ピングの影響も問題が少なくなる（ドーピング強さは１
０１’ｃｍｉ未満）。

第２図に示す構造では電界効果トランジスタ３０のｐ形
にドープされた層部分８が、基底層２及び三つの半導体
層３．４．５の成長後に深さ選択的ｐイオン注入によ−
り製作されている。

このｐ形にドープされた層部分８は第２図に示すように
第１の半導体層３の中に置かれるか、又はその下の基底
層２の中に置かれる。

第１図及び第２図には、基板のｐ形にドープされた上側
の層部分９も示されている。半絶縁ｔｌ：　′）、ｖ板
ｌは成長させられる表面に沿って全面的にＰ注入又はＰ
拡散によりｐ導電形にされている。基板ｌの−に側のｐ
形にドープされたこの層部分９は。

基底層２と八に、又は第１図の場合にはこの基底層２の
ホトダイオード２０の領域内に存゛花する部分及び電界
効果トランジスタ３０の領域内のバッファ層３０−３と
共に、阻止性のｐｎ接合を形成する。この阻止性のｐｎ
接合により基板１の１絶縁特性が改善され、基板を介し
てのホトダイオード２０と゛電界効果トランジスタ３０
との間の分路電流が低減される。ｌ＆板１の表面に沿い
ｐ形にドープされた層部分９の代わりに、別のｐ形にド
ープされた層を基板ｌと基底層２との間に成長させるこ
ともできる。

第３図に示す変形例では、阻止性のｐｎ接合がｉｆの半
導体層３と基板ｌとの間に設けられる。

そのｌ’２基板ｌの全面的なｐイオン注入又はｐ拡散に
より、基板１のｒ＆長させられる面に沿ってｐ形にドー
プされた層部分９が形成される。その際基底層２及び電
界効果トランジスタ３０の領域内のチャネル？３３０−
４と基板１との間のｐ形にドープされた層部分を省略す
ることができる。第１゜第２及び第３の半導体層３．４
．５の成長条件の改善のた°めに、半導体材料から成る
基底層２を非常に薄＜（５０ｎｍ未層に）成長させるこ
とができる。その代わりにホトダイオード２０の領域内
に全面的にこのｐ形にドープされた層部分９の上側の層
部分がｎ形にドープされる。従１て基板ｌのｐ形にドー
プされた層部分９は電界効果トランジスタ３０の領域内
では直接バッファ層３０−３に接している。ホトダイオ
ード２０の領域内には全面的に基板１のｐ形にドープさ
れた層部分９と吸収層２０−３（ホトダイオード２０の
領域内の第１の半導体層３の部分）との間に、ノ、（板
ｌのｎ形にドープされたこの層部分１０が設けられる。

基板のｎ形にドープされたこの層部分１０は全面的なｐ
ドーピングの後に、基板１の中の選択的ｎ°イオン注入
又はｎ゛拡散より後のホトダイオード２０の領域内に製
作される。従って半導体屑３，４．５は中断することな
く続いてエピタキシアル成長させることができる。それ
により製造工程の著しい簡単化が遠戚される。

以上に説明した実施例のドーピングの符号（ｎ又はＰ）
は逆にすることもできる。すべての前記構造は、例えば
光導波路（１＆底層２）及び／又は二Ｉｐｉｎホトダイ
オード及び電界効果トランジスタの組み合わせのための
補助的なｐｉｎホトダイオードのような、別のオプトエ
レクトロニクデバイスの集積のために適している。

すべての前記構造（第１図ないし第３図参照）の場合に
は半導体デバイスの電気的接続は電極金属化により行わ
れる。このためにはｐ電極とｎ電極とに分離され異なる
金属化順序を力する電極蒸着及び補助的な合金化工程が
必要となる。ホトダイオード及び電界効果トランジスタ
（ドレーン及びソース）のｎ　ｖｃ触時特性改善は、こ
れらの電極領域内のカバー層（第３の半導体屑５）のチ
ャネル層３０−４又は接触層２０−４までの除去により
遠戚される。ｐ接触特性の改善のために、史にカバー層
と金属化面との間にエピタキシアル成長させられた接触
層（例えばＩｎＧａＡｓ）を挿入することができる０分
ｉｔ溝はｐ形にドープされた層部分９（これが存在する
限り）が完全に切断されるまでそれぞれ基板ｌの中に掘
り込まれる。すなわち分ａ　ｆ＋Ｗは基板ｌの半絶縁性
材料の中にまで達する。

【図面の簡単な説明】

第１図ないし第３図はそれぞれこの発明に基づ〈ホトダ
イオード・電界効果トランジスタ組み合わせ体の異なる
実施例の断面図である。 ｌ・・・基板 ２・・・基底層 ２０・・・ホトダイオード ２０−３・・・吸収層 ２０−４・・・接触層 ２０−５・・・カバー層 ２０−６・・・領域 ３０・・・電界効果トランジスタ ３０−３・・・バッファ層 ３０−４・・・チャネル屑 ３０−５・・・カバー層 ３０−６・・・ゲート領域 ０ ０

Claims (1)

1. 【特許請求の範囲】 １）III−Ｖ族半導体材料か成る基板（１）上に重なり
   合って成長させられた、 第１の導電形に弱くドープされた吸収層 （２０−３）と、 この第１の導電形に強くドープされた接触 層（２０−４）と、 カバー層（２０−５）とを備え、カバー層 （２０−５）はその表面から接触層（２０−４）にまで
   達し反対の第２の導電形にドープされた領域（２０−６
   ）を内部に形成さ れ、 その際これらの三つの層（２０−３、 ２０−４、２０−５）がホトダイオード （２０）のために用いられ、 基板（１）上に同様に重なり合って成長さ せられた、 第１の導電形に弱くドープされたバッファ 層（３０−３）と、 第１の導電形に強くドープされたチャネル 層（３０−４）と、 ゲート領域（３０−６）を内部に形成され たカバー層（３０−５）とを備え、 その際これらの三つの層（３０−３、 ３０−４、３０−５）が電界効果トランジスタ（３０）
   のために用いられ、 ホトダイオード（２０）及び電界効果トラ ンジスタ（３０）の電気的接続のための電極を備える ホトダイオード・電界効果トランジスタ組み合わせ体に
   おいて、 基板（１）上に全面的に半導体材料から成 る基底層（２）が成長させられ、 その上に第１の半導体層（３）が全面的に 成長させられ、第１の半導体層がホトダイ オード（２０）の領域内では吸収層（２０−３）を形成
   し、また電界効果トランジスタ （３０）の領域内ではバッファ層（３０− ３）を形成し、 その上に第２の半導体層（４）が全面的に 成長させられ、第２の半導体層がホトダイ オード（２０）の領域内では接触層（２０−４）を形成
   し、また電界効果トランジスタ （３０）の領域内ではチャネル層（３０− ４）を形成し、 その上に第３の半導体層（５）が全面的に 成長させられ、第３の半導体層がそれぞれのカバー層（
   ２０−５、３０−５）を形成 し、 基板（１）とチャネル層（３０−４）との 間には第２の導電形にドープされた層部分 （７、８）が全面的に電界効果トランジスタ（３０）の
   領域内に設けられ、 ホトダイオード（２０）と電界効果トラン ジスタ（３０）とが基板（１）の中にまで達する分離溝
   により相互に分離されている ことを特徴とするホトダイオード・電界効果トランジス
   タ組み合わせ体。 ２）III−Ｖ族半導体材料か成る基板（１）上に重なり
   合って成長させられた、 第１の導電形に弱くドープされた吸収層 （２０−３）と、 この第１の導電形に強くドープされた接触 層（２０−４）と、 カバー層（２０−５）とを備え、カバー層 （２０−５）はその表面から接触層（２０−４）にまで
   達し反対の第２の導電形にドープされた領域（２０−６
   ）を内部に形成さ れ、 その際これらの三つの層（２０−３、 ２０−４、２０−５）がホトダイオード （２０）のために用いられ、 基板（１）上に同様に重なり合って成長さ せられた、 第１の導電形に弱くドープされたバッファ 層（３０−３）と、 第１の導電形に強くドープされたチャネル 層（３０−４）と、 ゲート領域（３０−６）を内部に形成され たカバー層（３０−５）とを備え、 その際これらの三つの層（３０−３、 ３０−４、３０−５）が電界効果トランジスタ（３０）
   のために用いられ、 ホトダイオード（２０）及び電界効果トラ ンジスタ（３０）の電気的接続のための電極を備える ホトダイオード・電界効果トランジスタ組み合わせ体に
   おいて、 基板（１）上に第１の半導体層（３）が全 面的に成長させられ、第１の半導体層がホトダイオード
   （２０）の領域内では吸収層 （２０−３）を形成し、また電界効果トランジスタ（３
   ０）の領域内ではバッファ層 （３０−３）を形成し、 その上に第２の半導体層（４）が全面的に 成長させられ、第２の半導体層がホトダイ オード（２０）の領域内では接触層（２０−４）を形成
   し、また電界効果トランジスタ （３０）の領域内でほチャネル層（３０− ４）を形成し、 その上に第３の半導体層（５）が全面的に 成長させられ、第３の半導体層がそれぞれのカバー層（
   ２０−５、３０−５）を形成 し、 基板（１）の成長させられる表面に基板 （１）の第２の導電形にドープされた層部分（９）が全
   面的に設けられ、この層部分がホトダイオード（２０）
   の領域内では基板 （１）の第１の導電形にドープされた層部分（１０）に
   より全面的に吸収層（２０−３）から分離され、かつ電
   界効果トランジスタ （３０）の領域内ではバッファ層（３０− ３）に全面的に隣接し、 ホトダイオード（２０）と電界効果トラン ジスタ（３０）とが基板（１）の中にまで達する分離溝
   により相互に分離されている ことを特徴とするホトダイオード・電界効果トランジス
   タ組み合わせ体。 ３）基底層（２）の中の第２の導電形にドープされた層
   部分（７）が第１の半導体層（３）の成長前の選択的ド
   ーピングにより形成されることを特徴とする請求項１記
   載の組み合わせ体。 ４）第２の導電形にドープされた層部分（８）が第３の
   半導体層（５）の成長後に選択的イオン注入により形成
   されることを特徴とする請求項１記載の組み合わせ体。 ５）基板（１）の成長させられる表面にかつ基底層（２
   ）に隣接して、基板（１）の第２の導電形にドープされ
   た層部分（９）が全面的に設けられることを特徴とする
   請求項１又は３又は４の一つに記載の組み合わせ体。 ６）基板（１）と基底層（２）との間に全面的に第２の
   導電形にドープされたバリヤ層が成長させられることを
   特徴とする請求項１又は３又は４の一つに記載の組み合
   わせ体。 ７）第１の導電形がｎ形であり第２の導電形がｐ形であ
   ることを特徴とする請求項１ないし６の一つに記載の組
   み合わせ体。 ８）第１の導電形がｐ形であり第２の導電形がｎ形であ
   ることを特徴とする請求項１ないし６の一つに記載の組
   み合わせ体。