JPH0683015B2 - 集積化電気フイルタ - Google Patents

集積化電気フイルタ

Info

Publication number
JPH0683015B2
JPH0683015B2 JP61028054A JP2805486A JPH0683015B2 JP H0683015 B2 JPH0683015 B2 JP H0683015B2 JP 61028054 A JP61028054 A JP 61028054A JP 2805486 A JP2805486 A JP 2805486A JP H0683015 B2 JPH0683015 B2 JP H0683015B2
Authority
JP
Japan
Prior art keywords
capacitor
integrator
resistor
output
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61028054A
Other languages
English (en)
Other versions
JPS61189718A (ja
Inventor
ジヨン・バリー・ヒユーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB858503676A external-priority patent/GB8503676D0/en
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS61189718A publication Critical patent/JPS61189718A/ja
Publication of JPH0683015B2 publication Critical patent/JPH0683015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/02—RC networks, e.g. filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/021—Amplifier, e.g. transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/04—Filter calibration method
    • H03H2210/043—Filter calibration method by measuring time constant

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は、少なくとも１個のコンデンサと、少なくとも
１個の抵抗と、該コンデンサのキャパシタンスと該抵抗
の抵抗値との積を調整するトリミング回路とを具える集
積化電気フィルタに関する。
アクティブ及びパッシブフィルタは双方共、１個又は複
数個のコンデンサ又は抵抗を用いて構成できる。これら
フィルタはハイパス特性、ローパス特性、バンドパス特
性及び帯域阻止特性を有するようにすることができる。
ローパスフィルタはスイッチキャパシタフィルタに対す
る入力フィルタとして使用することができ、その理由は
スイッチトキャパシタフィルタはサンプルドデータフィ
ルタであるのでエイリアシングを防止するため入力信号
の帯域を制限することを必要とするからである。スイッ
チトキャパシタフィルタは集積化が比較的容易であるこ
とに起因してその使用が増大してきている。同様にロー
パスフィルタはサンプルドデータ技術を用いるいずれの
信号処理回路例えば他のスイッチトキャパシタ回路及び
CCD（電荷結合装置）回路に対する入力フィルタとして
も必要とされる。
しかし集積化された形態の抵抗及びコンデンサの精度は
限られており、RCフィルタが常に厳密に規定された再現
可能な特性を呈するのを妨げている。従って実際上は、
集積化スイッチトキャパシタフィルタの前位に個別素子
フィルタを用いるか又は電力消散を増大せしめる傾向を
呈する遥に高いクロック周波数を使用するのが一般的で
ある。しかしこれにより当該システムの価格が増大し、
従って連続時間フィルタを満足に集積化する方法を見出
すことが所望される。
一層正確なRC時定数を達成できる集積化連続時間フィル
タはアール・エル・ガイガー（R.L.Geiger）、ピー・イ
ー・アレン（P.E.Allen）及びディー・ティー・ヌゴ
（D.T.Ngo）著の論文“スイッチトレジスタフィルター
ズ・ア・コンティヌアス・タイム・アプローチ・トウー
・モノリシック・モス・フィルタ・デザイン（Switched
Resistor Filtrs. A Continuous Time Approach to Mo
nolithic MOS Filter Desing）”、アイ・イー・イー・
イー・トランザクションズ・オン・サーキッツ・アンド
・システムズ（IEEE Transactions on Circuits and Sy
stms）、Vol.Cas-29、No.5、May 1982、第306〜315頁に
記載されている。この論文には各抵抗を、その抵抗値が
蓄積された電荷によって決まり、従ってそのゲート及び
ソース電極間に接続されたコンデンサの端子電圧によっ
て決まる電界効果トランジスタ（FET）を似て構成する
フィルタが記載されている。各抵抗は２個の電界効果ト
ランジスタで構成され、一方の電界効果トランジスタの
み毎回フィルタにスイッチインされ、他方の電界効果ト
ランジスタは、電界効果トランジスタの抵抗をスイッチ
トキャパシタの等価抵抗に等しくするようコンデンサの
端子電圧を調整するトリミング回路に接続されている。
従って電界効果トランジスタがフィルタ回路にスイッチ
インされた場合、フィルタキャパシタ及び抵抗の時定数
はスイッチトキャパシタ及びフィルタキャパシタの間の
比と、スイッチトキャパシタがスイッチされるクロック
周波数とだけに左右される。単一の集積回路に２個以上
のキャパシタを形成した場合には、キャパシタンス値の
間の正確な比を得ることは容易である。またクロック周
波数も、外部回路によって通常発生する如く正確に規定
できる。
しかしこの既知のフィルタは電界効果トランジスタの抵
抗が制御電圧に対し非直線性関係を有し、これにより抵
抗値が不正確になるという欠点を有している。
また等しいゲート・ソース電圧に対し異なる電界効果ト
ランジスタの抵抗がドレイン電極及びバックゲートにお
ける電圧の相違に起因して著しく変化することが見出さ
れた。電界効果トランジスタの抵抗はソース・ドレイン
電圧によって影響されるから、入力信号により電界効果
トランジスタの抵抗の変調が起こり、従って入力信号の
振幅と共にフィルタ特性が変化する。更に、各抵抗に対
し２個の電界効果トランジスタを使用（いずれの瞬時に
おいてもその一方のトランジスタのみ使用される）する
ことにより、スイッチングに使用するクロック信号間に
おいてクロストークを生ずるおそれがある。
本発明の目的は、冒頭に述べた集積化電気フィルタであ
って、集積化電気フィルタにおけるキャパシタンス及び
抵抗の値のバラツキを補正する問題に対し異なる解決策
を採用して既知のフィルタの欠点による影響を低減でき
るようにした集積化電気フィルタを提供するにある。
上記目的を達成するために、本発明による集積化電気フ
ィルタは、トリミング回路が、第１期間中に他の抵抗を
介して基準電圧源により他のコンデンサを充電する充電
手段と、第２期間中に前記他のコンデンサから電荷を離
散的増分で除去する電荷除去手段と、第１期間中に前記
他のコンデンサに累積された電荷を除去するのに必要と
される増分数を計数する計数手段と、計数された増分数
に応じて前記少なくとも１個のコンデンサ又は前記少な
くとも１個の抵抗の値を調整する調整手段とを具えたこ
とを特徴とする。
本発明のフィルタは実際の抵抗又はコンデンサの値が調
整されるので、電界効果トランジスタの非直線性レスポ
ンスに関連する問題が除去されるという利点を有する。
第１期間はクロック信号の2N周期（但しＮは整数）に等
しくすることができ、第２期間はクロック信号の2N＋Ｐ
周期（但しＰは整数）に等しくすることができる。
前記増分数を計数する手段は前記クロック信号によって
インクリメント（増分）される２進カウンタとすること
ができる。前記他のコンデンサは積分器の一部を構成す
るようにすることができ、かつ前記他のコンデンサから
電荷が除去された場合に、前記積分器の出力により前記
カウンタの出力をレジスタに読取らせる（格納させる）
ようにすることができる。代案として該積分器の出力に
よって、前記カウンタによる以後のクロック信号計数を
禁止するようにすることもできる。
また前記少なくとも１個のコンデンサが第１コンデンサ
及びＮ個の関連するコンデンサを具え、Ｎ個の関連する
コンデンサの各々を関連するスイッチを介して第１コン
デンサと並列接続し、これら関連するスイッチを計数手
段によって制御するようにすることができる。
また前記少なくとも１個の抵抗が第１抵抗及びＮ個の関
連する抵抗を具え、Ｎ個の関連する抵抗の各々が第１抵
抗との選択的直列接続を可能ならしめる関連スイッチを
有し、これら関連スイッチを計数手段によって制御する
ようにすることができる。
また電荷除去手段がスイッチト・キャパシタを具え、該
スイッチト・キャパシタをクロック信号の各サイクルの
第１部分において前記基準電圧源から充電し、該スイッ
チト・キャパシタの電荷をクロック信号の各サイクルの
第２部分において前記他のコンデンサへ転送し、前記第
１及び第２部分がオーバーラップしないようにするよう
にすることができる。
更に本発明のフィルタは、計数手段の現在の状態を先行
サイクル中にレジスタに格納した状態と比較する手段
と、計数手段の現在の状態がレジスタに格納した状態に
等しくない場合前記他のコンデンサの端子電圧を第１基
準電圧と比較する手段と、計数手段の現在の状態がレジ
スタに格納した状態に等しい場合前記他のコンデンサの
端子電圧を第２基準電圧と比較する手段とを具えるよう
にすることができる。
これは、得られた増分計数値に対する雑音の影響を低減
し、従って雑音の発生に対し特性の切換わる可能性を低
減するヒステリシス効果の具備を可能ならしめる利点を
有する。
また前記積分器が作動増幅器を具え、そのオフセット電
圧の符号を第１及び第２期間の間において切換えるよう
にすることができる。
次に図面につき本発明の実施例を説明する。
第１図は入力端子Ifを有する簡単な一次アクティブフィ
ルタを示し、この入力端子は抵抗Riを介して差動増幅器
Afの反転入力端子と、コンデンサCfと、抵抗Rfとの共通
接続点に接続する。フィルタの出力端子Ofは差動増幅器
Afの出力端子と、コンデンサCfと、抵抗Rfとの共通接続
点に接続する。差動増幅器Afの非反転入力端子は接地す
る。図示のフィルタは周知の一次アクティブフィルタで
あり、そのレスポンスは Rf及びCfの値のいかなるばらつきも遮断周波数に影響を
及ぼすことは明らかである。集積化抵抗及びコンデンサ
を正確に製造するのが難しいことは周知であり、従っ
て、正確に特定された遮断周波数を必要とする場合には
個別部品フィルタを使用するのが普通である。
冒頭において参照したフィルタはフィルタにおける抵抗
値の調整を制御（又は加減）することによりこの問題を
克服しようとしている。第２図に示した構成による本発
明の一次アクティブローパスフィルタの第１実施例では
コンデンサの値の調整を制御できるようにするか、又は
適当な変更を施した場合には抵抗値の調整を制御できる
ようにしている。
第２図に示したように本例の一次アクティブフィルタは
入力端子I1を具え、この入力端子を抵抗R1を介して差動
増幅器A1の反転入力端子と、抵抗R2の一端と、コンデン
サCOの一端と、コンデンサCN及びスイッチSNのＮ個の直
列回路のコンデンサ側との共通接続点に接続し、ここで
Ｎは所望精度の遮断周波数を得るために選定される整数
である。抵抗R2の他端と、コンデンサCN及びスイッチSN
の直列回路のスイッチ側と、コンデンサCOの他端とを、
差動増幅器A1の出力端子と、フィルタの出力端子O1との
共通接続点に接続する。差動増幅A1の非反転入力端子は
接地する。
この構成により一次アクティブローパスフィルタが形成
される。コンデンサCNは重み付けされた２進値を有し、
かつスイッチS1〜SNによりコンデンサCOと選択的に並列
接続でき、これらスイッチは、後述するように、フィル
タの遮断周波数を厳密に規定する態様で作動させるよう
に制御される。
回路の残りの部分は、スイッチS1〜SNの動作を制御する
ための適切な信号を発生することによってフィルタのキ
ャパシタンスの値を調整するトリミング回路を構成す
る。作動に当り基準電圧源に接続される端子T1は第１ス
イッチTS1を介して抵抗TR1の一端に接続し、その他端は
差動増幅器TA1の反転入力端子に接続する。また端子T1
は第２のスイッチTS2を介してコンデンサTC1の一方の極
板に接続し、その他方極板はスイッチTS3を介して差動
増幅器TA1の反転入力端子に接続する。スイッチTS2及び
コンデンサTC1の共通接続点とアースとの間にスイッチT
S4を接続し、一方、コンデンサTC1及びスイッチTS3の共
通接続点とアースとの間にスイッチTS5を接続する。差
動増幅器TA1の非反転入力端子は接地する一方、その出
力端子はコンデンサTC2及びスイッチTS6の並列回路を介
してその反転入力端子に接続する。差動増幅器TA1の出
力端子は差動増幅器TA2の非反転入力端子に接続し、差
動増幅器TA2の反転入力端子は接地する。差動増幅器TA2
の出力端子はANDゲート10の第１入力端子に接続する。
差動増幅器TA2はアナログ比較器を構成する。作動に当
りクロック信号を供給される端子T2はカウンタ11のクロ
ック入力端子及びANDゲート12の第１入力端子に接続す
る。カウンタ11はＮ個の並列出力端子Q1〜QNを有し、こ
れら出力端子はＮビットレジスタ13の対応入力端子に接
続する。カウンタ11は他の出力端子QN+1を有し、これの
２進除算器14の入力端子及びANDゲート15の第１入力端
子に接続する。２進除算器14の出力端子はインバータ16
の入力端子に接続し、このインバータの出力端子はAND
ゲート15の第２入力端子に接続し、更に２進除算器14の
出力端子はANDゲート12の第２入力端子及びANDゲート17
の第１入力端子に接続すると共にラインφＡを介してAN
Dゲート10の第２入力端子に接続する。端子T2に供給さ
れたクロック信号の反転信号をANDゲート17の第２入力
端子に供給する。ラインA,B及びＣにおけるANDゲート1
2,17及び15の出力により、スイッチTS2及びTS5と、TS3
及びTS4と、TS6とをそれぞれ制御する。インバータ16の
出力端子には信号Ａが発生し、この信号によりスイッ
チTS1の動作を制御する。ラインS1〜SNにおけるＮビッ
トレジスタの出力により、フィルタにおける対応スイッ
チS1〜SNを制御する。ANDゲート10の出力端子はパルス
発生器20に接続し、その出力端子はＮビットレジスタ13
のロード入力端子に接続し、一方、復号回路18によりカ
ウンタ11の出力を復号し、後述するように、計数値2N＋
Ｐが復号された場合復号回路はカウンタ11にリセット信
号を供給する。
次に本例の動作を第３図に示した波形及び第４図に示し
た特性を参照して説明する。フィルタ及びトリミング回
路は一緒に集積化されるから、コンデンサCO,CN,TC1及
びTC2のキャパシタンスの比が抵抗TR1及びR2の比の如く
正確に規定されるようにすることができる。
例えばチップ電源電圧とすることができる基準電圧Ｖを
端子T1に供給する一方、クロック信号φは端子T2に供給
する。時間t1に信号φＡによりスイッチTS1が閉成され
かつ信号ＣによりスイッチTS6が閉成される。従ってコ
ンデンサTC2は短絡され、差動増幅器TA1の出力端子にお
ける電圧（ｖ）はOVになる。時間t2にスイッチTS6が開
放され、コンデンサTC1はフローティング状態に維持さ
れる。t1及びt2の間の持続時間は任意であるが、クロッ
ク信号φのＰサイクルに設定するのが便宜である。時間
t2及びt3の間にコンデンサTC2が電流Ｉ＝V/TR1を積分し
て負方向ランプ波形電圧を発生する。時間t2及びt3の間
の持続時間は任意であるが、クロック信号φの2Nサイク
ルに設定するのが便宜である。従って時間t3におけるラ
ンプ波形電圧の値は で与えられ、ここで Ｒは抵抗TR1の抵抗値、 fcはクロック信号φの周波数、 Ωは特性周波数1/RC0ある。
時間t3にスイッチTS1が開放され、かつスイッチTS2,TS
3,TS4及びTS5は時間t3及びt5間において互に相補関係に
ありかつクロック周波数fcにおいて変化する信号Ａ及び
Ｂによって制御される。従ってコンデンサTC2によりコ
ンデンサTC1からの電流が積分されて正方向階段状電圧
が発生する。
電圧ｖにおける増分δＶは で与えられ、ここでC1はコンデンサTC1のキャパシタン
スである。
時間t3からクロック信号のＰサイクル後の時間t4にカウ
ンタ11がリセットされる。コンデンサTC2はコンデンサT
C1からの電流の積分を継続し、階段状電圧が値ゼロと交
さしたとき、即ちｖ＝０になったとき、ANDゲート10が
信号を発生し、これによりパルス発生器20に短いパルス
を発生させて、カウンタ11の出力をＮビットレジスタ13
に格納させる。パルス発生器20はANDゲート10の出力信
号のレベル変化に応動して短いパルスを発生するよう構
成し、単安定マルチバイブレータとするか、又は代案と
してクロックド双安定回路から構成することもできる。
そしてこのレジスタの出力S1〜SNによりフィルタのスイ
ッチS1〜SNを制御して一層正確に規定された遮断周波数
を発生させる。
時間t5にはカウンタ11のQN+1出力により信号φＡの状態
を変化させ、前記動作を反復させる。
第４図は周波数範囲ΩMINΩΩMAXに対する特性周波
数Ωにおける拡がり又はばらつきをカバーする理想的な
補正特性に対する離散的近似を示す。
第３及び４図に示す如くΩMIN及びΩMAXは第２図に示し
た構成によって補正できるΩの限界値である。Ω＝Ω
MINの場合には、ｖをゼロまで増大するのにクロック信
号φのＰサイクルを要する。
Ω＝ΩMAXの場合には、ｖをゼロまで増大するのにクロ
ック信号φのＰ＋2Nサイクルを要する。従って、 となる。
近似特性は2N点における理想特性、即ちΩ（ｎ）（但し
０≦ｎ≦2N−１）によって規定される周波数における理
想特性と合致し、ここで が得られる。
項ｎ＋1/2は、理想的特性及び離散的特性の間のずれを
最小にするために使用される1/2δｖのオフセットから
生ずる。
式（１）から、時間t3における積分器出力電圧は で与えられ、Ω(n)に式（４）を代入すると 時間t3からクロック信号φのｍサイクル後の積分器出力
電圧はv(m)＝V(n)＋ｍ・δｖとなる。
時間t3からクロック信号φの更にm(n)サイクル後にはΩ
(n)に対する積分器出力電圧は に達し、カウンタの状態 がレジスタに格納される。ｎ＝０に対してはm(o)＝Ｐ＋
１。
v(n)に式（５）を代入し、ｎ＝０と置くと となる。v(n)に式（５）を代入しかつ式（６）のδｖに
式（７）を代入すると となり、従って m(n)＝m(o)＋ｎ （８） となる。
式（８）は に到達するには差動増幅器TA1の出力電圧ｖにつきクロ
ック信号周波数φの更にｎサイクルを要することを示し
ている。言い換えれば本例の構成はΩ(n)を測定する。
カウンタの内容ｎは、所望の遮断周波数ω＊coを発生す
るよう構成されるコンデンサアレイ（Co＋CN）（以下Ｃ
＊（ｎ）と記載する）をプログラムするのに使用する。
コンデンサアレイは ここでＲ＊は抵抗R2の値 ここで 式（４）から 所で は処理のばらつきと共に変化するので ω＊ MIN≦ω＊≦ω＊ MAX 及び であり、ここで となる。式（12）から 式（12）に式（13）代入すると となるから 式（11）に式（14）を代入すると 即ち 式（７）から また 式（13）から 即ち 式（15）より 式（15）及び（17）はフィルタ遮断周波数ω＊coがｎに
は左右されないことを示している。即ち０≦ｎ≦2N-1に
対するΩ(n)によって規定されるすべての処理状態につ
いてはフィルタ遮断周波数は変化せず、クロック信号周
波数fcと、集積化されたコンデンサ及び抵抗の比とだけ
に左右される。これらパラメータは正確に再生すること
ができる。
コンデンサTC2のキャパシタンスCOの値はトリミング回
路の動作又は性能には影響を及ぼさず、積分器の出力端
における電圧エクスカーションを制限するように即ち差
動増幅器TA1の飽和を防止するように選定することのみ
必要とするに過ぎない。
積分器の出力端における最大電圧は で与えられる。
量子化誤差Ｅは第４図に示した理想特性及び量子化特性
の間のピーク誤差として で表すことができる。式（４）から となる。
これはｎ＝０のとき最大になる。
補正でき処理のばらつきによって生ずる遮断周波数の範
囲はＳとして表すことができ、次式 の如くになる。
式（19）及び（20）は、補正されていないばらつきＳを
有するフィルタを如何にして、EMAXによって与えられる
補正されたばらつきを呈するように改善できるかを示し
ている。
次の表はＮ及びＰの種々の値に対しフィルタ遮断周波数
における補正されていないばらつき（Ｕ）及び補正され
たばらつき（Ｃ）を示す。
実施例 次の事項を仮定する。
（１）Ｓ＝±50％ （２）EMAX≦３％ （３）ｆ＊co＝80kHz （４）fc＝160kHz 前記表からＮ＝５に選定するとＰ＝2N-1＝16となる。
式（15）から Ｃ＊ NOM＝16pFに対しては 式（16）から C1NOM＝16pFに対しては 従って第５図に示したコンデンサアレイにおけるコンデ
ンサの値は次の通りである。
CA0＝8.25pF CA1＝0.5pF CA2＝1.0pF CA3＝2.0pF CA4＝4.0pF CA5＝8.0pF 所定の回路において計数されたインクリメントがｎ＝26
であれば、Ｃ＊ (n)の値は となる。
２進形式におけるカウンタ出力ｎは11010となり、従っ
てスイッチS5,S4及びS2が閉成され、差動増幅器A1に並
列接続されるコンデンサアレイにはコンデンサCA5,CA4,
CA2及びCA0が含まれ、その合計キャパシタンスは20.25p
Fである。
第６図はコンデンサの代わりに抵抗の値を調整できる一
次フィルタの実施例を示す。これは高次のフィルタが所
望される場合に有利である。その理由は、高次フィルタ
はコンデンサの値を等しくするので必ずしも得られず、
通常は抵抗の値を等しくしなければならないからであ
る。すべての抵抗の値を同一とすればプログラミングは
遥かに容易になる。理論的には、等しく見積もられてい
ない値のコンデンサに対する補正は同じように、即ちキ
ャパシタンス比が一定に維持されるようにするが、キャ
パシタンス値の最小所要値と最大所要値との値の差が厄
介になり、この差のために製造が難しくなる。
抵抗値の調整を行なうようにする場合には、利得を一定
に保つためRi及びRfの双方を調整することが所望され
る。第６図に示した実施例は第２図に示したのと同一の
トリミング回路を使用する。しかしスイッチS1〜SNの解
放により抵抗の値を増大させて抵抗の調整をするのであ
るから、シフトレジスタ13からの反転値を用いてスイッ
チを制御する必要があるか又はスイッチ自体を反対極性
の信号と共に作動させる必要がある。高次フィルタでは
抵抗及びコンデンサの数が一層ほぼ等しくなる傾向を呈
し、従って必要とするスイッチの数は大差がなくなる。
単一のトリミング回路を用いて調整できる部品（抵抗又
はコンデンサ）の数は単一抵抗出力から制御できるスイ
ッチの数だけによって制限される。これは、所要に応
じ、複数の駆動回路を駆動するためレジスタ出力を使用
することにより増大することができる。
トリミング回路に対しては種々の変更を加えることがで
きる。例えば、カウンタの内容をＮビットレジスタ13に
格納するのに比較器TA2の出力を用いる代りに、当該時
間に計数サイクルを停止させ、カウンタの出力を直接使
用してスイッチS1〜SNを制御するようにすることもでき
る。第２図に示した構成の利点は、経時変化及び温度変
動に起因する長期間のドリフトが補正されることであ
る。
処理のばらつきがＮ及びＰの選択された値により設定さ
れる修正の限界外にある場合には、不適切な修正を行う
ようにできる。例えば、値がΩMINより小さい場合に
は、カウンタ11はｖがゼロ値と交さする以前にはリセッ
トされず、従ってスイッチは目盛（スケール）の反対端
へ拡がるのに適切な設定にプログラムされる。これは設
計許容範囲外であるから、当該回路に欠陥があり、いか
なる場合においてもこの回路は切捨てる必要があると考
えられる。しかし代案としてこの場合スイッチをΩMIN
に等価な状態に設定する方法もある。これは、ｖのゼロ
点交さが時間t3及びt4の間即ちパルスQN+1中に起ること
を検出し、この情報を用いてカウンタの内容を強制的に
ゼロにすることにより達成できる。同様な状態は処理の
ばらつきの他端ΩMAXにおいても起る。この場合にはｖ
が時間t5以前にゼロに到達することを検出することがで
きる。その場合カウンタ11は強制的に最大計数値へ設定
してスイッチS1〜SNがΩMAXに対し適切な修正を行うよ
う選択されるようにする。
上述したトリミング回路に対する代案として、第１期間
に他のコンデンサからの電荷をコンデンサTC2へ転送
し、第２期間にコンデンサTC2を抵抗を介して放電させ
るようにすることができる。カウンタは第２期間の初め
に始動させ、コンデンサTC2が放電した場合即ちｖ＝０
になった場合停止させる。カウンタの内容により同じく
スイッチS1〜SNをプログラムする。同じくカウンタの到
達する計数値は処理のばらつきに左右され、転送される
全電荷及び従って放電時間はコンデンサ及び抵抗の絶対
値を示す。
第７図は第２図に示した一次アクティブローパスフィル
タの変形である本発明の第３実施例を示す。第７図にお
いて第２図におけるのと対応する素子は同一参照記号及
び数字で示す。第２図の実施例との相違点のみ以下に詳
細に説明する。差動増幅器TA1（一例は第９図に図示）
には、信号φＡを供給される他の入力端子を設ける。こ
の信号により内部的に差動増幅器TA1を信号φＡのクロ
ック周波数に再配置し、これを使用してその入力端にお
ける電圧オフセットの影響を打消すようにする。差動増
幅器TA1の反転入力端子及びコンデンサTC2の間にスイッ
チTS7を接続し、一方、コンデンサTC2及びスイッチTS7
の共通接続点とアースとの間にスイッチTS8を接続す
る。
アナログ比較器TA2はその反転入力端子をそれぞれスイ
ッチTS9及びTS10を介して基準電圧源VR1及びVR2に接続
することにより変更を施す。カウンタ11の出力端子Q1〜
QNはレジスタ13の入力端子に加えディジタル比較器21の
第１入力端子組に接続する一方、レジスタ13の出力端子
S1〜SNはディジタル比較器21の第２入力端子組にも接続
する。ディジタル比較器21の出力端子ＤはスイッチTS9
及びTS10を制御するのに使用する。
ディジタル比較器21と、スイッチTS9及びTS10と、基準
電圧源VR1及びVR2とは、差動増幅器TA1に供給される信
号の雑音に起因してプログラミング出力S1〜SNを変化さ
せようとする傾向を低減するヒステリシス回路を構成す
る。基準電圧源の電圧VR1は＋5mVとしかつ電圧VR2は−5
mVとすることができ、比較器21によりその入力が等しい
旨検出された場合スイッチTS9を差動させ、比較器21に
よりその両入力が等しい旨検出された場合スイッチTS10
を作動させる。かかる態様において、コンデンサTC2に
供給される増分変化における雑音と、増幅器TA1の出力
における雑音との双方が、増幅器TA2がコンデンサTC2の
電荷のゼロへの低下を検出する点に対し影響を及ぼすの
が低減され、その理由は予期される増分以前のステップ
において基準電圧が大地電位ではなく＋5mVであり、か
つ予期された増分において基準電圧が−5mVであるから
である。本明細書では予期される増分とは、先行サイク
ル中にコンデンサTC2に電荷ゼロを生ぜしめた増分に対
応する増分即ちレジスタ13に格納された増分数である。
これは5mVのピーク雑音レベルを、プログラミング計数
値の誤った変化なしに、予期される増分以前にステップ
上に重畳できることを意味する。同様に、予期される増
分上には、電荷ゼロが検出されない前に反対方向におけ
る5mVピーク雑音信号を許容することができる。＋5mVは
一例として示したに過ぎず、実際に使用されるレベルは
特定実施例において要求されるステップの大きさ及び耐
雑音性に左右される。VR2＞VR1にする必要があること勿
論である。
スイッチTS7及びTS8は、増幅器TA1のオフセット電圧は
信号φＡを供給される他の入力端子を介して可逆ならし
め得るというこの増幅器TA1の特性を用いてこの増幅器
におけるオフセットを打消すのに使用される。時間t1か
らt2までスイッチTS6及びTS8は閉成され、スイッチTS7
は開放される。従ってコンデンサTC2は増幅器TA1によっ
て発生するオフセット電圧ｘまで予備充電される。時間
t2からt3までスイッチTS7は閉成され、スイッチTS6及び
TS8は開放される。増幅器TA1の出力電圧ｖは最初2xとな
り、次いで負に変化する。クロックＡの2N周期後に増幅
器TA1の出力端における電圧は となり、コンデンサの端子電圧は Vc＝ｘ−2N（Ｖ−ｘ）/fcRC0 なる。時間t3からt5までコンデンサTC1はクロックＡに
おいて＋Ｖに充電され、において−ｘへ放電する。
δv0（ステップの大きさ）＝（Ｖ−ｘ）C1/C2である。
増幅器TA1におけるオフセットはその他の入力端子へ信
号φＡを供給することにより反転されているから、コン
デンサTC1は−ｘへ放電する。
ｎ個の増分後増幅器TA1の出力は ｖ＝Vc−ｘ＋ｎδv0 ＝ｘ−2N（Ｖ−ｘ）/fcRC0−ｘ＋ｎ（Ｖ−ｘ）C1/C2 ＝−（Ｖ−ｘ）・（2N/fcRC0−nC1/C2） となり、従って動作はオフセットに感応しなくなる。
第８図はこの構成においてそれぞれゼロ・オフセット、
＋100mVオフセット及び−100mVオフセットでの増幅器TA
1の出力における影響を波形Ｙ、波形Ｘ及び波形Ｚで示
す。第８図から明らかなようにこれらのすべての波形
は、オフセット電圧とは無関係に出力電圧ゼロと交さし
ている。また増分ステップの大きさがオフセットと共に
変化することも分る。
第９図は差動増幅器TA1として使用するに好適な増幅器
の実施例を示す。第９図に示した増幅器は２個の電界効
果トランジスタ（FET）TR1及びTR2を具え、そのソース
電極は電流源CS1を介して第１電源レールPS1に結合す
る。トランジスタTR1のゲート電極はスイッチAS1を介し
てこの増幅器の非反転入力端子（＋）に接続し、かつス
イッチAS2を介してこの増幅器の反転入力端子（−）に
接続する。トランジスタTR2のゲート電極はスイッチAS3
を介してこの増幅器の反転入力端子（−）に接続し、か
つスイッチAS4を介してこの増幅器の非反転入力端子
（＋）に接続する。トランジスタTR1のドレイン電極は
電界効果トランジスタTR3のドレイン電極に接続し、ス
イッチAS5を介して電界効果トランジスタTR3及びTR4の
ゲート電極に接続し、かつスイッチAS6を介して電界効
果トランジスタTR5のゲート電極に接続する。トランジ
スタTR2のドレイン電極はトランジスタTR4のドレイン電
極に接続し、スイッチAS7を介してトランジスタTR3及び
TR4のゲート電極に接続し、かつスイッチAS8を介してト
ランジスタTR5のゲート電極に接続する。トランジスタT
R5のソース電極は電流源CS2を介して電源レールPS1に接
続する。トランジスタTR3及びTR4のソース電極並びにト
ランジスタTR5のドレイン電極は第２電源レールPS2に接
続する。増幅器の出力はトランジスタTR5と電流源CS2と
の共通接続点から導出する。
差動に当り時間t1からt3までスイッチAS1,AS3,AS5及びA
S8が閉成され、かつスイッチAS2,AS4,AS6及びAS7は開放
される。従って非反転入力端子（＋）がトランジスタTR
1に接続され、トランジスタTR3はトランジスタTR3及びT
R4を含む電流ミラーのダイオードを構成し、出力はトラ
ンジスタTR4のドレイン電極から導出される。時間t3か
らt5までスイッチAS1,AS3,AS5及びAS8が開放され、かつ
スイッチAS2,AS4,AS6及びAS7は閉成される。従って非反
転入力端子（＋）がトランジスタTR2に接続され、トラ
ンジスタTR4はトランジスタTR3及びTR4を含む電流ミラ
ーのダイオードを構成し、出力はトランジスタTR3のド
レイン電極から導出される。トランジスタTR1及びTR2の
位置は交換されかつトランジスタTR3及びTR4の位置も交
換されるから、いずれのオフセットも大きさ等しく符号
反対となる。従ってこの増幅器は第７図につき説明した
オフセット打消し構成において使用できる。
以上、本発明をアクティブフィルタにつき説明したが、
本発明は正確に規定された遮断周波数を生ぜしめるため
抵抗及び／又はコンデンサの調整を必要とするいわゆる
パッシブフィルタにも同様に適用できること明らかであ
る。
【図面の簡単な説明】
第１図は既知の一次アクティブローパスフィルタを示す
回路図、 第２図は本発明による一次アクティブローパスフィルタ
の第１実施例を示す図、 第３図は第２図の作動説明図、 第４図は第２図のフィルタに対する理想的補正特性への
離散的近似を示す図、 第５図は実際の補正用のコンデンサ回路網の一例を示す
回路図、 第６図は本発明による一次アクティブローパスフィルタ
の第２実施例を示す図、 第７図は本発明による一次アクティブローパスフィルタ
の第３実施例を示す図、 第８図は第７図の作動説明図、 第９図は第７図におけるトリミング回路において使用す
る演算増幅器の実施例を示す回路図である。 11……カウンタ、13……Ｎビットレジスタ 14……２進除算器、18……復号回路 20……パルス発生器、21……ディジタル比較器

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１個のコンデンサと、少なくと
    も１個の抵抗と、該コンデンサのキャパシタンスと該抵
    抗の抵抗値との積を調整するトリミング回路とを具える
    集積化電気フィルタにおいて、トリミング回路が、第１
    期間中に他の抵抗を介して基準電圧源により他のコンデ
    ンサを充電する充電手段と、第２期間中に前記他のコン
    デンサから電荷を離散的増分で除去する電荷除去手段
    と、第１期間中に前記他のコンデンサに累積された電荷
    を除去するのに必要とされる増分数を計数する計数手段
    と、計数された増分数に応じて前記少なくとも１個のコ
    ンデンサ又は前記少なくとも１個の抵抗の値を調整する
    調整手段とを具えたことを特徴とする集積化電気フィル
    タ。
  2. 【請求項２】第１期間がクロック信号の2N周期に等しい
    （但しＮは整数）特許請求の範囲第１項記載の集積化電
    気フィルタ。
  3. 【請求項３】第２期間がクロック信号の2N＋Ｐに等しい
    （但しＰは整数）特許請求の範囲第２項記載の集積化電
    気フィルタ。
  4. 【請求項４】計数手段が前記クロック信号によってイン
    クリメントされる２進カウンタである特許請求の範囲第
    ２又は３項記載の集積化電気フィルタ。
  5. 【請求項５】前記他のコンデンサが積分器の一部を構成
    し、前記他のコンデンサから電荷が除去された場合に前
    記積分器の出力により前記カウンタの出力をレジスタに
    読取らせる特許請求の範囲第４項記載の集積化電気フィ
    ルタ。
  6. 【請求項６】前記他のコンデンサが積分器の一部を構成
    し、該積分器の出力によって、前記カウンタによる以後
    のクロック信号計数を禁止する特許請求の範囲第４項記
    載の集積化電気フィルタ。
  7. 【請求項７】前記少なくとも１個のコンデンサが第１コ
    ンデンサ及びＮ個の関連するコンデンサを具え、Ｎ個の
    関連するコンデンサの各々を関連するスイッチを介して
    第１コンデンサと並列接続し、これら関連するスイッチ
    を計数手段によって制御する特許請求の範囲第２乃至６
    項中のいずれか一項記載の集積化電気フィルタ。
  8. 【請求項８】前記少なくとも１個の抵抗が第１抵抗及び
    Ｎ個の関連する抵抗を具え、Ｎ個の関連する抵抗の各々
    が第１抵抗との選択的直列接続を可能ならしめる関連ス
    イッチを有し、これら関連スイッチを計数手段によって
    制御する特許請求の範囲第２乃至６項中のいずれか一項
    記載の集積化電気フィルタ。
  9. 【請求項９】電荷除去手段がスイッチト・キャパシタを
    具え、該スイッチト・キャパシタをクロック信号の各サ
    イクルの第１部分において前記基準電圧源から充電し、
    該スイッチト・キャパシタの電荷をクロック信号の各サ
    イクルの第２部分において前記他のコンデンサへ転送
    し、前記第１及び第２部分がオーバーラップしないよう
    にする特許請求の範囲第１乃至８項中のいずれか一項記
    載の集積化電気フィルタ。
  10. 【請求項１０】計数手段の現在の状態を先行サイクル中
    にレジスタに読取らせた状態と比較する手段と、計数手
    段の現在の状態がレジスタに読取らせた状態に等しくな
    い場合に前記他のコンデンサの端子電圧を第１基準電圧
    と比較する手段と、計数手段の現在の状態がレジスタに
    読取らせた状態に等しい場合前記他のコンデンサの端子
    電圧を第２基準電圧と比較する手段とを具える特許請求
    の範囲第５又は６項記載の集積化電気フィルタ。
  11. 【請求項１１】前記積分器が差動増幅器を具え、そのオ
    フセット電圧の符号を第１及び第２期間の間において切
    換える特許請求の範囲第５項記載の集積化電気フィル
    タ。
  12. 【請求項１２】前記他のコンデンサが積分器の一部を構
    成し、前記他のコンデンサから電荷が除去された場合該
    積分器の出力により前記カウンタの出力をレジスタに読
    取らせ、前記積分器が差動増幅器を具え、そのオフセッ
    ト電圧の符号を第１及び第２期間の間において切換える
    特許請求の範囲第６乃至10項中のいずれか一項記載の集
    積化電気フィルタ。
JP61028054A 1985-02-13 1986-02-13 集積化電気フイルタ Expired - Fee Related JPH0683015B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB858503676A GB8503676D0 (en) 1985-02-13 1985-02-13 Electrical filter
GB8503676 1985-02-13
GB08529439A GB2170969B (en) 1985-02-13 1985-11-29 Electrical filter
GB8529439 1985-11-29

Publications (2)

Publication Number Publication Date
JPS61189718A JPS61189718A (ja) 1986-08-23
JPH0683015B2 true JPH0683015B2 (ja) 1994-10-19

Family

ID=26288813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61028054A Expired - Fee Related JPH0683015B2 (ja) 1985-02-13 1986-02-13 集積化電気フイルタ

Country Status (4)

Country Link
US (1) US4791379A (ja)
EP (1) EP0191529B1 (ja)
JP (1) JPH0683015B2 (ja)
DE (1) DE3682598D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011002A (ko) * 2011-12-23 2012-02-06 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2189955B (en) * 1986-04-30 1990-02-14 Philips Electronic Associated Electrical filter
JP2702115B2 (ja) * 1986-11-14 1998-01-21 日本電気株式会社 Ｒｃアクテイブフイルタ回路
US5059836A (en) * 1988-12-09 1991-10-22 Dallas Semiconductor Corporation Differential-time-constant bandpass filter using the analog properties of digital circuits
US4967108A (en) * 1988-12-09 1990-10-30 Dallas Semiconductor Corporation Differential-time-constant bandpass filter using the analog properties of digital circuits
JPH0353709A (ja) * 1989-07-21 1991-03-07 Sharp Corp フィルター回路
US5168461A (en) * 1989-08-21 1992-12-01 Industrial Technology Research Institute Switched capacitor differentiators and switched capacitor differentiator-based filters
JPH04339407A (ja) * 1991-05-16 1992-11-26 Nippon Precision Circuits Kk アクティブフィルタ
US5187445A (en) * 1991-10-28 1993-02-16 Motorola, Inc. Tuning circuit for continuous-time filters and method therefor
US5416438A (en) * 1992-03-18 1995-05-16 Nec Corporation Active filter circuit suited to integration on IC chip
US5245646A (en) * 1992-06-01 1993-09-14 Motorola, Inc. Tuning circuit for use with an integrated continuous time analog filter
US5459785A (en) * 1992-08-04 1995-10-17 Rohm Co., Ltd. DTMF signal receiving circuit
US5420515A (en) * 1992-08-28 1995-05-30 Hewlett-Packard Company Active circuit trimming with AC and DC response trims relative to a known response
JPH0760988B2 (ja) * 1993-02-15 1995-06-28 日本電気株式会社 フィルタ回路
US5565812A (en) * 1995-03-23 1996-10-15 Texas Instruments Incorporated Increased sensitivity signal shaper circuit to recover a data stream coming from a digitally modulated channel
US5793249A (en) * 1996-09-30 1998-08-11 Advanced Micro Devices, Inc. System for providing tight program/erase speeds that are insensitive to process variations
FI103744B1 (fi) * 1997-10-15 1999-08-31 Nokia Mobile Phones Ltd Menetelmä ja järjestely aktiivisuotimen kalibroimiseksi
US6504420B1 (en) * 1998-11-12 2003-01-07 Broadcom Corporation Temperature compensation for internal inductor resistance
US7004266B2 (en) 1999-03-05 2006-02-28 Mark Alexander Russell Adjustable downhole tool
JP4870889B2 (ja) * 1999-10-15 2012-02-08 アプロレーザ ディベロップメント カンパニー リミテッド ライアビリティー カンパニー 高度に構成可能な容量性トランスデューサインターフェイス回路
DE10031190A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Schaltung und Verfahren zur Abschwächung oder Beseitigung unerwünschster Eigenschaften eines Operationsverstärkers
US6573811B2 (en) 2001-02-07 2003-06-03 National Semiconductor Corporation Resistor tuning network and method for microelectronic RC-based filters
JP2003258604A (ja) 2002-03-06 2003-09-12 Mitsubishi Electric Corp フィルタを搭載した半導体集積回路
US6838946B2 (en) * 2002-04-10 2005-01-04 Qualcomm Incorporated Circuit and method for adjusting circuit tolerances
US6915114B2 (en) * 2002-05-07 2005-07-05 Broadcom, Corp. Direct tuning of embedded integrated circuit components
JP3739351B2 (ja) * 2002-11-14 2006-01-25 沖電気工業株式会社 キャパシタンス調整回路
DE10321200B3 (de) * 2003-05-12 2005-02-03 Infineon Technologies Ag Einrichtung und Verfahren zur Kalibrierung von R/C-Filterschaltungen
JP2008502255A (ja) * 2004-06-07 2008-01-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フィルタを備える信号処理装置
JP4922649B2 (ja) * 2006-04-03 2012-04-25 株式会社東芝 フィルタの調整回路
US7646236B2 (en) * 2006-04-07 2010-01-12 Qualcomm Incorporated Method and apparatus for tuning resistors and capacitors
US7619421B2 (en) * 2006-08-31 2009-11-17 Microtune (Texas), L.P. Systems and methods for detecting capacitor process variation
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8202128B2 (en) * 2008-11-25 2012-06-19 Adc Gmbh Telecommunications jack with adjustable crosstalk compensation
KR101174634B1 (ko) * 2010-07-26 2012-08-20 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터
KR101873298B1 (ko) * 2011-12-16 2018-07-02 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기
KR101477699B1 (ko) * 2012-05-04 2015-01-06 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 차단주파수 특성을 갖는 필터 및 증폭기
JP6970644B2 (ja) * 2018-06-11 2021-11-24 日立Astemo株式会社 半導体装置およびセンサシステム
RU2758448C1 (ru) * 2021-03-01 2021-10-28 Федеральное государственное бюджетное образовательное учреждение высшего образования "Сибирский государственный университет путей сообщения" (СГУПС) Полосовой фильтр с управляемой полосой пропускания

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385242A (en) * 1978-11-14 1983-05-24 Westinghouse Electric Corp. Phase line derived cosine-wave generator and gate pulse generator for thyristor control using such generator
FR2497033B1 (fr) * 1980-12-19 1989-05-26 Cit Alcatel Attenuateur pour signal electrique
FR2505579A1 (fr) * 1981-05-08 1982-11-12 Agence France Presse Procede pour la reconstitution par filtrage, d'un signal analogique a partir d'un signal pseudoanalogique obtenu par double conversion analogique/numerique, numerique/analogique dudit signal analogique avec traitement eventuel du signal numerique
US4392068A (en) * 1981-07-17 1983-07-05 General Electric Company Capacitive commutating filter
NL8401370A (nl) * 1984-05-01 1985-12-02 Philips Nv Filterschakeling.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011002A (ko) * 2011-12-23 2012-02-06 삼성전자주식회사 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 및 그 제어방법

Also Published As

Publication number Publication date
US4791379A (en) 1988-12-13
EP0191529B1 (en) 1991-11-27
DE3682598D1 (de) 1992-01-09
EP0191529A3 (en) 1987-12-16
EP0191529A2 (en) 1986-08-20
JPS61189718A (ja) 1986-08-23

Similar Documents

Publication Publication Date Title
EP0191529B1 (en) Electrical filter
US4733205A (en) Electrical filter
US4851719A (en) Time constant automatic adjustment circuit for a filter circuit
US20020041217A1 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
CN101242166A (zh) 调整主动式滤波器的方法与装置
JPS6057106B2 (ja) オ−トゼロ積分器
TW200835147A (en) Method and apparatus for tuning an active filter
JP2855628B2 (ja) 位相同期回路
US20040135567A1 (en) Switching regulator and slope correcting circuit
EP0627118B1 (en) Offset-compensated sample and hold arrangement and method for its operation
US4691125A (en) One hundred percent duty cycle sample-and-hold circuit
US4682102A (en) Solid state watthour meter with switched-capacitor integration
US4691171A (en) Integrated RC filter with resistor trimming
KR100431747B1 (ko) 스위칭 노이즈가 제거된 스위치드 커패시터 적분기
EP0678980B1 (en) Low distortion circuit with switched capacitors
US20050184786A1 (en) Automatic time constant adjustment circuit
US6172543B1 (en) 90° phase shift circuit
US4367437A (en) Reference voltage generator
GB2170969A (en) Electrical filter
JPS62141874A (ja) テレビジヨン受信機用遅延線の校正用制御回路
US12095358B2 (en) Internal ramp voltage generator for the soft start of DC-DC converter
CN113131868A (zh) 数字调节振荡器
US6577183B1 (en) Offset correction circuit
CN1261174A (zh) 可弹性获取电压的控制装置
JPS6245360Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees