JPH0683166B2 - マルチプレクサ・デマルチプレクサ兼用回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気通信等の技術分野において、並列な入力
信号を時系列的に多重化して出力するのに用いるマルチ
プレクサ回路、また多重化された信号を分離して出力す
るのに用いるデマルチプレクサ回路などの構成に関する
ものである。

〔従来の技術〕

従来、かかるマルチプレクサ・デマルチプレクサの回路
構成はそれぞれ個別構成をとっていた。以下これについ
て簡単に説明する。

第５図は、従来のマルチプレクサの構成例を示すブロッ
ク図である。同図において１はセレクタ、２はフリップ
フロップ、３はカウンタである。チャネル１〜チャネル
ｎのデータは、セレクタ１の入力端子１〜入力端子ｎに
入力する。外部からのクロック信号でｎステージカウン
タ３は、そのカウント値を1,2,…,n,1,2,…と変化さ
せ、それに対応して、セレクタ１の出力として順次入力
1,入力2,…入力n,入力1,…が得られ、これらは、同じく
クロック信号でフリップフロップ２の入力Ｄから取り込
まれ、その出力Ｑに多重出力（マルチプレクサ出力）を
得ることができる。

第６図は従来のデマルチプレクサの構成例を示すブロッ
ク図である。同図において、入力シフトレジスタSRはｎ
段のフリップフロップFF₁〜FF_nにより構成され、出力ラ
ッチ回路RAは、同じくｎ段のフリップフロップf₁〜f_nに
より構成されている。多重化されたデータをデマルチプ
レクサ入力端子からクロックに同期して、順次シフトレ
ジスタSRに取り込み、１フレーム分のデータが取り込ま
れた段階で、フレームパルスによって入力シフトレジス
タの各段毎のデータを出力ラッチ回路RAに取り込む。こ
の出力ラッチ回路RAは１フレーム周期後に再び入力シフ
トレジスタSRの内容を取り込むまで、出力ラッチ回路RA
の内容を出力し続ける。この動作を繰り返すことで多重
化信号の分離を行う。

〔発明が解決しようとする問題点〕

上述したように、マルチプレクサ・デマルチプレクサは
従来、個別構成であったために、これをIC化する場合に
も、個別にIC化せねばならず、設計の簡略化、量産時の
経済性、などの面で問題があった。そこで本発明におい
ては、従来、個別構成であったマルチプレクサ／デマル
チプレクサを、デマルチプレクサの構成に若干の変更を
行うことで、両者を一体化した共通の構成で実現するこ
とを解決すべき課題としている。

この一体化によってIC化における設計の簡略化、量産時
の経済性の向上等が可能となる。従って本発明の目的
は、上述のことを可能にしたマルチプレクサ・デマルチ
プレクサ兼用回路を提供することにある。

〔問題点を解決するための手段および作用〕

本発明による兼用回路は、従来の個別構成デマルチプレ
クサを基本構成とするが、以下の点が異なる。すなわ
ち、入力シフトレジスタを構成するフリップフロップと
して２入力選択可能なフリップフロップを用いる。これ
は２つの入力端子D,D′を持ち、入力選択端子Ｓに与え
る入力選択信号によってD,D′に入力する２つの入力信
号のうちいずれか一方の入力を選択し、クロックにより
ラッチして、出力端子に出力するものである。このフリ
ップフロップをｎ個用い、出力Ｑと入力Ｄを相互に接続
し、各フリップフロップの入力選択端子全てを共通に接
続してシフトレジスタを構成する。

更に、動作モード選択回路を追加する。この回路は、フ
レーム信号入力端子、動作モード選択端子、出力端子を
有し、その出力は入力シフトレジスタの入力選択端子に
接続される。マルチプレクサ・デマルチプレクサの動作
モード選択は、動作モード選択端子に加える動作モード
制御信号で行い、マルチプレクサモードではフレーム信
号を出力し、デマルチプレクサモードでは、入力シフト
レジスタの各段を構成するフリップフロップが常にＤ入
力を選択するように一定レベルを出力する。

〔実施例〕

次に図を参照して本発明の実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。同
図において、10_a〜10_nはそれぞれ２入力選択可能なフリ
ップフロップ、11は動作モード選択回路、12は遅延線、
13_a〜13_nはそれぞれＤフリップフロップ、である。

フレーム信号としては、ｎビット周期で１ビット分だけ
LOWとなるようなパルスを用い、これを入力する。２入
力選択可能なフリップフロップ（例えば10_a）では、入
力選択端子ＳがHIGHのときＤを、LOWのときＤ′を入力
として選択するものとする。また動作モード選択回路11
は、入力端子にフレーム信号を入力されており、モード
選択端子ＭがHIGHのとき出力端子からフレーム信号を出
力し、LOWのとき常にHIGHレベル信号を出力するものと
する。

出力ラッチには通常のマスタスレイブＤフリップフロッ
プ13_a〜13_nを用い、そのクロック入力端子に、遅延線12
を介してフレーム信号を入力する。この遅延線12は出力
ラッチのラッチタイミング調整に用いるものである。

次に回路動作を説明する。マルチプレクサモード：この
モードは回路11における動作モード選択端子ＭをHIGHと
することで実現される。

動作モード選択回路の出力には、フレーム信号が出力さ
れ、選択信号線SLを介して、入力シフトレジスタを構成
する全ての２入力選択可能なフリップフロップ10_a〜10_n
の入力選択端子Ｓにフレーム信号が供給される。フレー
ム信号がLOWとなるときに、入力シフトレジスタの各フ
リップフロップはＤ′入力を選択し、並列入力をラッチ
する。以後１フレーム周期後に再びフレーム信号がLOW
となるまでの間、２入力選択可能なフリップフロップ10
_a〜10_nはＤ入力を選択し、上段のフリップフロップの出
力をラッチするので、データが順次シフトする。この動
作を繰りかえすことで多重化を行い、多重化出力を最終
段フリップフロップ10_nのＱ端子から出力する。

デマルチプレクサモード：このモードは回路11における
モード選択端子ＭをLOWとすることにより実現される。

動作モード選択回路11の出力は常にHIGHレベルが出力さ
れ、これにより、入力シフトレジスタを構成する各フリ
ップフロップ10_a〜10_nは常にＤ入力を選択するので、入
力シフトレジスタは常に通常のシフトレジスタとして動
作する。多重化された信号は順次シフトレジスタに取り
込まれ、１フレーム分のデータが取り込まれたときにフ
レーム信号により、出力ラッチは入力シフトレジスタの
データをラッチする。この動作を繰りかえすことで多重
化された信号を分離して、デマルチプレクサ出力として
出力する。

第1A図は、第１図における２入力選択可能なフリップフ
ロップ（例えば10_a）の具体例を示す回路図である。同
図において、NOR1〜NOR3はそれぞれNOR回路を示し、FF
はマスタースレイブＤフリップフロップである。

第1B図は、第１図における動作モード選択回路の具体例
を示す回路図である。同図において、OR1とオア回路で
ある。

第1A図、第1B図について、これ以上の説明は不要であろ
う。

第２図は本発明の他の実施例を示すブロック図である。
同図に示す実施例は、入力シフトレジスタ、動作モード
選択回路およびこれら相互の接続は第１図に示した実施
例と同じであるが、出力ラッチにライトイネーブル端子
Ｅを持つフリップフロップを用い、この端子Ｅにフレー
ム信号を加えている点が相違する。このフリップフロッ
プはライトイネーブル端子ＥがLOWとなったときに入力
データをクロックによりラッチする。これにより、デマ
ルチプレクサモードでは、１フレーム分のデータが入力
シフトレジスタに全てとり込まれたとき、出力ラッチ
は、そのデータをラッチする。

マルチプレクサモードでの動作は第１図に示した実施例
と同様である。

第１図、第２図を参照して説明した各実施例のマルチプ
レクサ・デマルチプレクサモードでの動作概念を第３
図、第４図に示す。

第３図がマルチプレクサモードの動作概念図であり、第
４図がデマルチプレクサモードの動作概念図であるの
で、参照されたい。

以上のように従来の個別構成のデマルチプレクサに若干
回路を追加することでマルチプレクサとしても動作する
ことが可能である。

〔発明の効果〕

以上説明したように、本発明によれば、従来の個別構成
デマルチプレクサにわずかな回路を追加することでマル
チプレクサとしても動作が可能な回路を実現している。
マルチプレクサ・デマルチプレクサは通常、対になって
使用する場合が多いことを考えると、この種の機能を持
つ回路をそれぞれIC化するのに比較して、一品種の開発
で両方の機能を兼ね備えた本発明による兼用回路は経済
性、設計労力の簡略化の点で有利である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第1A図は
第１図における２入力選択可能なフリップフロップの具
体例を示す回路図、第1B図は同じく第１図における動作
モード選択回路の具体例を示す回路図、第２図は本発明
の他の実施例を示すブロック図、第３図は本発明の実施
例のマルチプレクサモードの動作概念図、第４図は同じ
くデマルチプレクサモードの動作概念図、第５図は従来
のマルチプレクサの構成例を示すブロック図、第６図は
従来のデマルチプレクサの構成例を示すブロック図、で
ある。 符号の説明 １……セレクタ、２……フリップフロップ、３……ｎス
テージカウンタ、10_a〜10_n……２入力選択可能なフリッ
プフロップ、11……動作モード選択回路、12……遅延
線、13_a〜13_n……Ｄフリップフロップ

Claims (1)

【特許請求の範囲】
1. 【請求項１】チャネル１〜チャネルｎ（但しｎ≧２）の
   データを並列に入力され、これを時系列的に多重化して
   出力するマルチプレクサと、時系列的に多重化されたデ
   ータを入力され、これをチャネル１〜チャネルｎのデー
   タとして並列に分離して出力するデマルチプレクサと、
   を兼用するマルチプレクサ・デマルチプレクサ兼用回路
   において、 イ）多重化データを取り込むべき第１の入力端子および
   並列入力の一つを取り込むべき第２の入力端子、出力端
   子、クロック入力端子、入力選択端子を有し、該入力選
   択端子に加わる入力選択信号が第１のレベルの信号の時
   には、多重化データを取り込むべき前記第１の入力端子
   を選択し、該入力選択信号が前記第１のレベルとは異な
   る第２のレベルの信号の時には、並列入力の一つを取り
   込むべき前記第２の入力端子を選択し、そこに加えられ
   る信号をクロック入力端子に入力されるクロックにより
   ラッチして出力端子に出力する２入力選択可能なフリッ
   プフロップｎ個を、前段のフリップフロップの出力端子
   を次段のフリップフロップの第１の入力端子へ接続する
   ようにして構成したｎ段の入力シフトレジスタと、 ロ）前記入力シフトレジスタの各段の出力端子からの出
   力データｎ個をそれぞれフレーム信号をそのクロック端
   子に入力されることによりラッチするｎ個の出力ラッチ
   回路と、 ハ）フレーム信号入力端子、動作モード選択端子、出力
   端子を有し、動作モード選択端子に入力する動作モード
   制御信号によりマルチプレクサ動作を選択する時はフレ
   ーム信号を出力端子に出力し、デマルチプレクサ動作を
   選択する時は前記第１のレベルの信号を出力端子に出力
   する動作モード選択回路と、 ニ）前記入力シフトレジスタを構成するｎ段のすべての
   クロック端子にクロック信号を供給するクロックバス
   と、 ホ）前記動作モード選択回路のフレーム信号入力端子お
   よび前記ｎ個の出力ラッチ回路のクロック端子にフレー
   ム信号を供給するフレームバスと、 ヘ）前記動作モード選択回路の出力端子からの信号を前
   記入力シフトレジスタを構成するｎ段のすべての入力選
   択端子に供給する選択信号線と、 から成り、前記動作モード選択回路の動作モード選択端
   子からマルチプレクサ動作が指定されたときは、前記入
   力シフトレジスタの各段の第２の入力端子に並列に入力
   されるチャネル１〜チャネルｎのデータを時系列的に多
   重して前記入力シフトレジスタの最終段の出力端子から
   出力し、前記動作モード選択端子からデマルチプレクサ
   動作が指定されたときは、前記入力シフトレジスタの初
   段の第１の入力端子から入力される多重化データを、前
   記ｎ個の出力ラッチの各出力端子から、チャネル１〜チ
   ャネルｎのデータとして並列に分離して出力するように
   したことを特徴とするマルチプレクサ・デマルチプレク
   サ兼用回路。