JPH05292051A - 高次群多重分離装置における現用／予備チャンネル切換方式 - Google Patents
高次群多重分離装置における現用／予備チャンネル切換方式Info
- Publication number
- JPH05292051A JPH05292051A JP9672992A JP9672992A JPH05292051A JP H05292051 A JPH05292051 A JP H05292051A JP 9672992 A JP9672992 A JP 9672992A JP 9672992 A JP9672992 A JP 9672992A JP H05292051 A JPH05292051 A JP H05292051A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- switching
- working
- order group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は高次群多重分離装置において信号の
多重度ｎの増減に関係なく切換信号数が一定となる現用
／予備の切換方式を提供することを目的とする。 【構成】 複数の低次群ユニット１〜ｎの各ユニットか
らの現用／予備チャンネルの切換信号SWをパラレルに受
け、制御クロックCCに基づき切換信号をｎ個連続したシ
リアルな切換信号SW' に多重化し、かつ制御クロックに
対して多重度ｎの１／ｎ周期の分離タイミング信号STを
発生する切換信号合成手段４と、切換信号SW' と制御ク
ロックと分離タイミング信号を入力し、現用／予備チャ
ンネルを選択するための選択信号SSを各チャンネル毎に
発生する選択信号作成手段３と、各チャンネル毎に現用
／予備チャンネルの切り換えを行う選択手段２とを備
え、選択手段は各チャンネル毎にセレクタSLを有し、セ
レクタは選択信号に基づき現用／予備の一方のチャンネ
ルを選択するように構成する。
多重度ｎの増減に関係なく切換信号数が一定となる現用
／予備の切換方式を提供することを目的とする。 【構成】 複数の低次群ユニット１〜ｎの各ユニットか
らの現用／予備チャンネルの切換信号SWをパラレルに受
け、制御クロックCCに基づき切換信号をｎ個連続したシ
リアルな切換信号SW' に多重化し、かつ制御クロックに
対して多重度ｎの１／ｎ周期の分離タイミング信号STを
発生する切換信号合成手段４と、切換信号SW' と制御ク
ロックと分離タイミング信号を入力し、現用／予備チャ
ンネルを選択するための選択信号SSを各チャンネル毎に
発生する選択信号作成手段３と、各チャンネル毎に現用
／予備チャンネルの切り換えを行う選択手段２とを備
え、選択手段は各チャンネル毎にセレクタSLを有し、セ
レクタは選択信号に基づき現用／予備の一方のチャンネ
ルを選択するように構成する。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩの内部処理等を行
う高次群信号を出力する高次群多重分離装置（以下、高
次群ユニット）における、低次群ユニットからの現用／
予備チャンネルの切換方式に関する。高次群信号を扱う
高次群ユニットにおいて、低次群ユニットにおける何ら
かの要因により、現用チャンネルから予備チャンネルへ
の切り換えが行われる。通常、高次群ユニットにおける
このような現用／予備チャンネルの切り換えは、各低次
群ユニットからの切り換え情報を高次群ユニットに集め
てから行われる。
う高次群信号を出力する高次群多重分離装置（以下、高
次群ユニット）における、低次群ユニットからの現用／
予備チャンネルの切換方式に関する。高次群信号を扱う
高次群ユニットにおいて、低次群ユニットにおける何ら
かの要因により、現用チャンネルから予備チャンネルへ
の切り換えが行われる。通常、高次群ユニットにおける
このような現用／予備チャンネルの切り換えは、各低次
群ユニットからの切り換え情報を高次群ユニットに集め
てから行われる。
【０００２】しかし、低次群ユニットからの信号の多重
度が増大している昨今においては、切り換え情報が信号
の多重度に比例して増大するため、多重度に応じて低次
群ユニットのピン数を増大する必要があり、低次群ユニ
ット間のコネクタのピン数が不足することがある。そこ
で、信号多重度の増減に関係なく現用／予備の切り換え
が可能な方式が要望されている。
度が増大している昨今においては、切り換え情報が信号
の多重度に比例して増大するため、多重度に応じて低次
群ユニットのピン数を増大する必要があり、低次群ユニ
ット間のコネクタのピン数が不足することがある。そこ
で、信号多重度の増減に関係なく現用／予備の切り換え
が可能な方式が要望されている。
【０００３】
【従来の技術】図６は従来の高次群ユニットの構成図で
ある。図示のように、本例では低次群ユニットからのｎ
チャンネルＣＨ１〜ＣＨｎについて示しており、各チャ
ンネル毎に現用（Ｗ）／予備（Ｐ）のチャンネルが設け
られている。制御回路１はチャンネル毎に設けられた複
数のフリップ・フロップＦＦ１〜ＦＦｎで構成され、各
フリップ・フロップＦＦには切換信号ＳＷと制御クロッ
クＣＣが入力される。ここで、切換信号は現用／予備チ
ャンネルを切り換えるための信号であり、制御クロック
はこの切り換えのタイミングを得るための一定周期のク
ロックである。
ある。図示のように、本例では低次群ユニットからのｎ
チャンネルＣＨ１〜ＣＨｎについて示しており、各チャ
ンネル毎に現用（Ｗ）／予備（Ｐ）のチャンネルが設け
られている。制御回路１はチャンネル毎に設けられた複
数のフリップ・フロップＦＦ１〜ＦＦｎで構成され、各
フリップ・フロップＦＦには切換信号ＳＷと制御クロッ
クＣＣが入力される。ここで、切換信号は現用／予備チ
ャンネルを切り換えるための信号であり、制御クロック
はこの切り換えのタイミングを得るための一定周期のク
ロックである。
【０００４】さらに、選択回路２も各チャンネルに対応
して設けられたセレクタＳＬ１〜ＳＬｎで構成され、各
セレクタには現用チャンネルと予備チャンネルが接続さ
れ、対応するフリップ・フロップからの選択信号ＳＳに
より現用と予備の切り換えが行われる。このように、従
来の高次群ユニットでは現用／予備の切換信号と制御ク
ロックを、高次群ユニットにそのまま集めて現用／予備
チャンネルの切り換えを行っている。従って、多重度ｎ
が増加した場合、即ち、チャンネル数ｎが増大した場合
に、これらの切換信号と制御クロックを受けるためのコ
ネクタピン数、ＬＳＩピン数も同時に増大してしまうこ
とになる。
して設けられたセレクタＳＬ１〜ＳＬｎで構成され、各
セレクタには現用チャンネルと予備チャンネルが接続さ
れ、対応するフリップ・フロップからの選択信号ＳＳに
より現用と予備の切り換えが行われる。このように、従
来の高次群ユニットでは現用／予備の切換信号と制御ク
ロックを、高次群ユニットにそのまま集めて現用／予備
チャンネルの切り換えを行っている。従って、多重度ｎ
が増加した場合、即ち、チャンネル数ｎが増大した場合
に、これらの切換信号と制御クロックを受けるためのコ
ネクタピン数、ＬＳＩピン数も同時に増大してしまうこ
とになる。
【０００５】
【発明が解決しようとする課題】上述のように、従来の
高次群ユニットでは、現用／予備の切換信号と制御クロ
ックを各チャンネル毎に入力し現用／予備の切り換えを
行っている。即ち、１個の低次群ユニットに対して切換
信号と制御クロックを必要としている。従って、信号多
重度ｎの増大に伴ってコネクタピン数、ＬＳＩピン数も
低次群ユニットの増大につれて増大するという問題があ
る。
高次群ユニットでは、現用／予備の切換信号と制御クロ
ックを各チャンネル毎に入力し現用／予備の切り換えを
行っている。即ち、１個の低次群ユニットに対して切換
信号と制御クロックを必要としている。従って、信号多
重度ｎの増大に伴ってコネクタピン数、ＬＳＩピン数も
低次群ユニットの増大につれて増大するという問題があ
る。
【０００６】本発明の目的は高次群多重分離装置におけ
る現用／予備チャンネルの切換方式において、信号の多
重度ｎの増減に関係なく切換信号数が一定（即ち、制御
信号が１本、制御クロックが１本）となる現用／予備の
切換方式を提供することにある。
る現用／予備チャンネルの切換方式において、信号の多
重度ｎの増減に関係なく切換信号数が一定（即ち、制御
信号が１本、制御クロックが１本）となる現用／予備の
切換方式を提供することにある。
【０００７】
【課題を解決するための手段】図１は本発明の原理構成
図である。本発明は高次群多重分離装置における現用／
予備チャンネル切換方式であって、複数の低次群ユニッ
ト１〜ｎの各ユニットからの現用Ｗ／予備Ｐチャンネル
の切換信号ＳＷをパラレルに受け、制御クロックＣＣに
基づき切換信号をｎ個連続したシリアルな切換信号Ｓ
Ｗ’に多重化し、かつ制御クロックに対して多重度ｎの
１／ｎ周期の分離タイミング信号ＳＴを発生する切換信
号合成手段４と、切換信号合成手段により多重化された
切換信号ＳＷ’と、制御クロックと、分離タイミング信
号を入力し、現用／予備を選択するための選択信号ＳＳ
を各チャンネル毎に発生する選択信号作成手段３と、各
チャンネル毎に現用／予備チャンネルの切り換えを行う
選択手段２とを備え、選択手段は各チャンネル毎にセレ
クタＳＬを有し、セレクタは選択信号により現用／予備
の一方のチャンネルを選択することを特徴とする。
図である。本発明は高次群多重分離装置における現用／
予備チャンネル切換方式であって、複数の低次群ユニッ
ト１〜ｎの各ユニットからの現用Ｗ／予備Ｐチャンネル
の切換信号ＳＷをパラレルに受け、制御クロックＣＣに
基づき切換信号をｎ個連続したシリアルな切換信号Ｓ
Ｗ’に多重化し、かつ制御クロックに対して多重度ｎの
１／ｎ周期の分離タイミング信号ＳＴを発生する切換信
号合成手段４と、切換信号合成手段により多重化された
切換信号ＳＷ’と、制御クロックと、分離タイミング信
号を入力し、現用／予備を選択するための選択信号ＳＳ
を各チャンネル毎に発生する選択信号作成手段３と、各
チャンネル毎に現用／予備チャンネルの切り換えを行う
選択手段２とを備え、選択手段は各チャンネル毎にセレ
クタＳＬを有し、セレクタは選択信号により現用／予備
の一方のチャンネルを選択することを特徴とする。
【０００８】ここで、選択信号作成手段は、多重度ｎに
対応したｎ段シフトレジスタ３１と、ｎ段シフトレジス
タの出力を受け該選択信号ＳＳを発生するフリップ・フ
ロップ３２を備え、切換信号合成手段は、制御クロック
をカウントし、ｎカウント毎に１／ｎ周期の分離タイミ
ング信号を発生するカウンタ４１と、低次群ユニットか
らのｎ個のパラレルな切換信号ＳＷを受け、ｎ対１の多
重化を行い、シリアルな切換信号ＳＷ’を発生するマル
チプレックス部４２とを備える。
対応したｎ段シフトレジスタ３１と、ｎ段シフトレジス
タの出力を受け該選択信号ＳＳを発生するフリップ・フ
ロップ３２を備え、切換信号合成手段は、制御クロック
をカウントし、ｎカウント毎に１／ｎ周期の分離タイミ
ング信号を発生するカウンタ４１と、低次群ユニットか
らのｎ個のパラレルな切換信号ＳＷを受け、ｎ対１の多
重化を行い、シリアルな切換信号ＳＷ’を発生するマル
チプレックス部４２とを備える。
【０００９】さらに、本発明の他の態様として、システ
ム制御を行うマイクロプロセッサ内部に、複数の低次群
ユニット１〜ｎの各ユニットからの現用Ｗ／予備Ｐチャ
ンネルの切換信号ＳＷをパラレルに受け、制御クロック
ＣＣに基づき切換信号をｎ個連続したシリアルな切換信
号ＳＷ’に多重化し、かつ制御クロックに対して多重度
ｎの１／ｎ周期の分離タイミング信号ＳＴを発生する切
換信号合成手段４を備え、マイクロプロセッサに接続さ
れる高次群多重分離装置内部に、切換信号合成手段によ
り多重化された切換信号ＳＷ’と、制御クロックと、分
離タイミング信号を入力し、現用／予備チャンネルを選
択するための選択信号ＳＳを各チャンネル毎に発生する
選択信号作成手段３と、各チャンネル毎に現用／予備チ
ャンネルの切り換えを行う選択手段２とを備え、選択手
段は各チャンネル毎にセレクタＳＬを有し、セレクタは
選択信号に基づき現用／予備の一方のチャンネルを選択
するようにしている。
ム制御を行うマイクロプロセッサ内部に、複数の低次群
ユニット１〜ｎの各ユニットからの現用Ｗ／予備Ｐチャ
ンネルの切換信号ＳＷをパラレルに受け、制御クロック
ＣＣに基づき切換信号をｎ個連続したシリアルな切換信
号ＳＷ’に多重化し、かつ制御クロックに対して多重度
ｎの１／ｎ周期の分離タイミング信号ＳＴを発生する切
換信号合成手段４を備え、マイクロプロセッサに接続さ
れる高次群多重分離装置内部に、切換信号合成手段によ
り多重化された切換信号ＳＷ’と、制御クロックと、分
離タイミング信号を入力し、現用／予備チャンネルを選
択するための選択信号ＳＳを各チャンネル毎に発生する
選択信号作成手段３と、各チャンネル毎に現用／予備チ
ャンネルの切り換えを行う選択手段２とを備え、選択手
段は各チャンネル毎にセレクタＳＬを有し、セレクタは
選択信号に基づき現用／予備の一方のチャンネルを選択
するようにしている。
【００１０】
【作用】本発明の選択信号作成手段３は、各低次群ユニ
ットからの現用／予備チャンネルの切換信号を切換信号
合成手段４によりシリアルに多重化した後に、この多重
化された切換信号を各チャンネル毎に分離する機能を有
する。選択回路２は従来と同様に各チャンネル毎のセレ
クタＳＬ１〜ＳＬｎで構成され、各セレクタは現用／予
備チャンネルに接続される。さらに選択信号作成手段３
にて各チャンネル毎に分離された選択信号ＳＳを入力し
て現用／予備のチャンネル切り換えを行う。
ットからの現用／予備チャンネルの切換信号を切換信号
合成手段４によりシリアルに多重化した後に、この多重
化された切換信号を各チャンネル毎に分離する機能を有
する。選択回路２は従来と同様に各チャンネル毎のセレ
クタＳＬ１〜ＳＬｎで構成され、各セレクタは現用／予
備チャンネルに接続される。さらに選択信号作成手段３
にて各チャンネル毎に分離された選択信号ＳＳを入力し
て現用／予備のチャンネル切り換えを行う。
【００１１】本発明では、切換信号合成手段の入力側で
多重度ｎが増大してもその出力側はシリアルに多重化さ
れた切換信号ＳＷ’と、分離タイミング信号だけなの
で、切換信号合成手段４の後に、選択信号作成手段３の
入力として、切換信号ＳＷ’と制御クロックＣＣと分離
タイミング信号ＳＴの３本の端子を設ければよい。従っ
てピン数の大幅な削減となるばかりか、多重度ｎが増大
してもコネクタピン数及びＬＳＩピン数はこの３本で変
わらず、従って、ＬＳＩチップ化に非常に効果がある。
なお、通常、ＳＯＮＥＴ形のＳＴＳ４８（伝送速度2.4
Gb/s）では４８本の選択信号を作成することになる。
多重度ｎが増大してもその出力側はシリアルに多重化さ
れた切換信号ＳＷ’と、分離タイミング信号だけなの
で、切換信号合成手段４の後に、選択信号作成手段３の
入力として、切換信号ＳＷ’と制御クロックＣＣと分離
タイミング信号ＳＴの３本の端子を設ければよい。従っ
てピン数の大幅な削減となるばかりか、多重度ｎが増大
してもコネクタピン数及びＬＳＩピン数はこの３本で変
わらず、従って、ＬＳＩチップ化に非常に効果がある。
なお、通常、ＳＯＮＥＴ形のＳＴＳ４８（伝送速度2.4
Gb/s）では４８本の選択信号を作成することになる。
【００１２】
【実施例】図２は本発明の一実施例選択信号作成回路の
構成図である。図２において、選択信号作成回路３は、
低次群ユニットの数“ｎ”に対応したビット数を持つシ
フトレジスタ３１と、ソフトレジスタ３１でシフトした
データをラッチするフリップ・フロップ３２と、このフ
リップ・フロップ３２にてラッチ信号を作成するＩ／ｎ
分周回路３３により構成される。
構成図である。図２において、選択信号作成回路３は、
低次群ユニットの数“ｎ”に対応したビット数を持つシ
フトレジスタ３１と、ソフトレジスタ３１でシフトした
データをラッチするフリップ・フロップ３２と、このフ
リップ・フロップ３２にてラッチ信号を作成するＩ／ｎ
分周回路３３により構成される。
【００１３】本例ではチャンネル数は４８、即ち、多重
度ｎ＝４８である。切換信号ＳＷ’はシフトレジスタ３
１のＤ端子に、制御クロックＣＣはＣＫ端子に入力さ
れ、分離タイミング信号は１／４８分周回路３３に入力
される。また、シフトレジスタ３１の出力は各チャンネ
ルに対応したＱ１，Ｑ２，−−−，Ｑ４８からフリップ
・フロップ３２の対応する入力Ｄ１，Ｄ２，−−−，Ｄ
４８端子に入力される。そして１／４８分周回路３３の
出力はフリップ・フロップ３２のＣＫ端子に入力され
る。また、フリップ・フロップ３２からの出力Ｑ１，Ｑ
２，−−−，Ｑ４８も各チャンネルに対応しており、こ
の出力Ｑ１，Ｑ２，−−−，Ｑ４８からは、選択手段２
の対応する各セレクタＳＬ１〜ＳＬｎに選択信号ＳＳ１
〜ＳＳ４８を送出する。
度ｎ＝４８である。切換信号ＳＷ’はシフトレジスタ３
１のＤ端子に、制御クロックＣＣはＣＫ端子に入力さ
れ、分離タイミング信号は１／４８分周回路３３に入力
される。また、シフトレジスタ３１の出力は各チャンネ
ルに対応したＱ１，Ｑ２，−−−，Ｑ４８からフリップ
・フロップ３２の対応する入力Ｄ１，Ｄ２，−−−，Ｄ
４８端子に入力される。そして１／４８分周回路３３の
出力はフリップ・フロップ３２のＣＫ端子に入力され
る。また、フリップ・フロップ３２からの出力Ｑ１，Ｑ
２，−−−，Ｑ４８も各チャンネルに対応しており、こ
の出力Ｑ１，Ｑ２，−−−，Ｑ４８からは、選択手段２
の対応する各セレクタＳＬ１〜ＳＬｎに選択信号ＳＳ１
〜ＳＳ４８を送出する。
【００１４】図３は本発明の一実施例切換信号合成回路
の構成図である。この切換信号合成回路４は本例では図
１に示すように高次群多重分離装置に設けられている
が、図示しないマイクロプロセッサの内部に設けること
もできる。図示のように、切換信号合成回路４は制御ク
ロックＣＣをカウントして１／４８周期で分離タイミン
グ信号ＳＴを発生するカウンタ４１と、制御クロックＣ
Ｃのタイミングで各低次群ユニット毎の切換信号ＳＷ１
〜４８をパラレルに受け、１本のシリアルに多重化した
切換信号ＳＷ’を発生する４８対１マルチプロセッサ部
４２で構成される。従って、切換信号合成回路４は図２
に示す選択信号作成回路３に入力する切換信号ＳＷと分
離タイミング信号ＳＴを発生する回路である。
の構成図である。この切換信号合成回路４は本例では図
１に示すように高次群多重分離装置に設けられている
が、図示しないマイクロプロセッサの内部に設けること
もできる。図示のように、切換信号合成回路４は制御ク
ロックＣＣをカウントして１／４８周期で分離タイミン
グ信号ＳＴを発生するカウンタ４１と、制御クロックＣ
Ｃのタイミングで各低次群ユニット毎の切換信号ＳＷ１
〜４８をパラレルに受け、１本のシリアルに多重化した
切換信号ＳＷ’を発生する４８対１マルチプロセッサ部
４２で構成される。従って、切換信号合成回路４は図２
に示す選択信号作成回路３に入力する切換信号ＳＷと分
離タイミング信号ＳＴを発生する回路である。
【００１５】図４は図２構成の信号タイミングチャート
である。即ち、図２の選択信号作成回路３における切換
信号の分離を説明するタイミングチャートである。図４
の信号タイミングチャートにおいて、分離タイミング信
号ＳＴは制御クロックＣＣの１／４８の周期で発生され
る。シフトレジスタ３１のＤ端子及びＣＫ端子への入力
は本図の上段のタイミングチャートであり、シフトレジ
スタ３１のＱ１，Ｑ２，−−−，Ｑ４８からの出力は本
図の下段のタイミングチャートである。
である。即ち、図２の選択信号作成回路３における切換
信号の分離を説明するタイミングチャートである。図４
の信号タイミングチャートにおいて、分離タイミング信
号ＳＴは制御クロックＣＣの１／４８の周期で発生され
る。シフトレジスタ３１のＤ端子及びＣＫ端子への入力
は本図の上段のタイミングチャートであり、シフトレジ
スタ３１のＱ１，Ｑ２，−−−，Ｑ４８からの出力は本
図の下段のタイミングチャートである。
【００１６】そして、シフトレジスタ３１のＱ１，Ｑ
２，−−−，Ｑ４８からの出力はフリップ・フロップ３
２のＤ１，Ｄ２，−−−，Ｄ４８に入力され、同時に入
力された分離タイミング信号ＳＴのタイミングで、フリ
ップ・フロップ３２の出力Ｑ１，Ｑ２，−−−，Ｑ４８
から各チャンネルとも分離タイミング信号の長さで、例
えば、ＣＨ１のハイレベル、ＣＨ２のハイレベル、ＣＨ
３のローレベル・・・等を対応するセレクタＳＬに出力
する。
２，−−−，Ｑ４８からの出力はフリップ・フロップ３
２のＤ１，Ｄ２，−−−，Ｄ４８に入力され、同時に入
力された分離タイミング信号ＳＴのタイミングで、フリ
ップ・フロップ３２の出力Ｑ１，Ｑ２，−−−，Ｑ４８
から各チャンネルとも分離タイミング信号の長さで、例
えば、ＣＨ１のハイレベル、ＣＨ２のハイレベル、ＣＨ
３のローレベル・・・等を対応するセレクタＳＬに出力
する。
【００１７】図５は図３構成の信号タイミングチャート
である。即ち、図３の切換信号合成回路４に入力される
切換信号ＳＷの多重化を説明するタイミングチャートで
ある。前述の図４と比べれば明らかなように、本図は図
４とは逆にパラレルに入力された切換信号をシリアルな
切換信号に多重化する信号タイミングチャートである。
本図の上段のタイミングチャートは４８対１マルチプロ
セッサ部４２に入力される各低次群ユニットからのパラ
レルな切換信号ＳＷを示し、本図の下段はこれらの切換
信号ＳＷをシリアルに多重化したＳＷ’を示している。
前述のように、下段のタイミングチャートは図４の上段
のタイミングチャートに対応しているので説明を省略す
る。そして、多重化された着替え信号ＳＷ’は分離タイ
ミング信号ＳＴ及び制御クロックＣＣと共に選択信号作
成回路３に入力される。
である。即ち、図３の切換信号合成回路４に入力される
切換信号ＳＷの多重化を説明するタイミングチャートで
ある。前述の図４と比べれば明らかなように、本図は図
４とは逆にパラレルに入力された切換信号をシリアルな
切換信号に多重化する信号タイミングチャートである。
本図の上段のタイミングチャートは４８対１マルチプロ
セッサ部４２に入力される各低次群ユニットからのパラ
レルな切換信号ＳＷを示し、本図の下段はこれらの切換
信号ＳＷをシリアルに多重化したＳＷ’を示している。
前述のように、下段のタイミングチャートは図４の上段
のタイミングチャートに対応しているので説明を省略す
る。そして、多重化された着替え信号ＳＷ’は分離タイ
ミング信号ＳＴ及び制御クロックＣＣと共に選択信号作
成回路３に入力される。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
高次群ユニットにおける現用／予備チャンネルの切換方
式において、信号多重度の増減に関係なく切換信号数が
一定（即ち、制御信号が１本、制御クロックが１本）と
なるので、信号多重度が増大した場合でも、コネクタピ
ン数、ＬＳＩピン数が増加することがなくなる。
高次群ユニットにおける現用／予備チャンネルの切換方
式において、信号多重度の増減に関係なく切換信号数が
一定（即ち、制御信号が１本、制御クロックが１本）と
なるので、信号多重度が増大した場合でも、コネクタピ
ン数、ＬＳＩピン数が増加することがなくなる。
【図１】本発明の原理構成図である。
【図２】本発明の一実施例選択信号作成回路の構成図で
ある。
ある。
【図３】本発明の一実施例切換信号合成回路の構成図で
ある。
ある。
【図４】図２構成の信号タイミングチャートである。
【図５】図３構成の信号タイミングチャートである。
【図６】従来の高次群多重分離装置の構成図である。
１…制御回路 ２…選択回路 ３…選択信号作成回路 ４…切換信号合成回路 ３１…ｎ段シフトレジスタ ３２…フリップ・フロップ ３３…１／ｎ分周回路 ４１…カウンタ ４２…ｎ対１マルチプロセッサ部 ＳＷ，ＳＷ’…切換信号 ＣＣ…制御クロック ＳＴ…分離タイミング信号 ＳＳ…選択信号
Claims (4)
- 【請求項１】 高次群多重分離装置における現用／予備
チャンネル切換方式において、 複数の低次群ユニット（１〜ｎ）の各ユニットからの現
用（Ｗ）／予備（Ｐ）チャンネルの切換信号（ＳＷ）を
パラレルに受け、制御クロック（ＣＣ）に基づき該切換
信号をｎ個連続したシリアルな切換信号（ＳＷ’）に多
重化し、かつ該制御クロックに対して多重度ｎの１／ｎ
周期の分離タイミング信号（ＳＴ）を発生する切換信号
合成手段（４）と、 該切換信号合成手段により多重化された切換信号（Ｓ
Ｗ’）と、該制御クロックと、該分離タイミング信号を
入力し、現用／予備チャンネルを選択するための選択信
号（ＳＳ）を各チャンネル毎に発生する選択信号作成手
段（３）と、 各チャンネル毎に現用／予備チャンネルの切り換えを行
う選択手段（２）とを備え、 該選択手段は各チャンネル毎にセレクタ（ＳＬ）を有
し、該セレクタは該選択信号に基づき現用／予備の一方
のチャンネルを選択するようにした高次群多重分離装置
における現用／予備チャンネル切換方式。 - 【請求項２】 該選択信号作成手段は、多重度ｎに対応
したｎ段シフトレジスタ（３１）と、該ｎ段シフトレジ
スタの出力を受け該選択信号（ＳＳ）を発生するフリッ
プ・フロップ（３２）とを備える請求項１に記載の現用
／予備チャンネル切換方式。 - 【請求項３】 該切換信号合成手段は、制御クロックを
カウントし、ｎカウント毎に１／ｎ周期の分離タイミン
グ信号を発生するカウンタ（４１）と、低次群ユニット
からのｎ個のパラレルな切換信号（ＳＷ）を受け、ｎ対
１の多重化を行い、シリアルな切換信号（ＳＷ’）を発
生するマルチプレックス部（４２）とを備える請求項１
に記載の現用／予備チャンネル切換方式。 - 【請求項４】 高次群多重分離装置における現用／予備
チャンネル切換方式において、 システム制御を行うマイクロプロセッサ内部に、 複数の低次群ユニット（１〜ｎ）の各ユニットからの現
用（Ｗ）／予備（Ｐ）チャンネルの切換信号（ＳＷ）を
パラレルに受け、制御クロック（ＣＣ）に基づき該切換
信号をｎ個連続したシリアルな切換信号（ＳＷ’）に多
重化し、かつ該制御クロックに対して多重度ｎの１／ｎ
周期の分離タイミング信号（ＳＴ）を発生する切換信号
合成手段（４）を備え、 該マイクロプロセッサに接続される高次群多重分離装置
内部に、 該切換信号合成手段により多重化された切換信号（Ｓ
Ｗ’）と、該制御クロックと、該分離タイミング信号を
入力し、現用／予備チャンネルを選択するための選択信
号（ＳＳ）を各チャンネル毎に発生する選択信号作成手
段（３）と、 各チャンネル毎に現用／予備チャンネルの切り換えを行
う選択手段（２）とを備え、 該選択手段は各チャンネル毎にセレクタ（ＳＬ）を有
し、該セレクタは該選択信号に基づき現用／予備の一方
のチャンネルを選択するようにした高次群多重分離装置
における現用／予備チャンネル切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9672992A JPH05292051A (ja) | 1992-04-16 | 1992-04-16 | 高次群多重分離装置における現用／予備チャンネル切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9672992A JPH05292051A (ja) | 1992-04-16 | 1992-04-16 | 高次群多重分離装置における現用／予備チャンネル切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05292051A true JPH05292051A (ja) | 1993-11-05 |
Family
ID=14172824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9672992A Withdrawn JPH05292051A (ja) | 1992-04-16 | 1992-04-16 | 高次群多重分離装置における現用／予備チャンネル切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05292051A (ja) |
-
1992
- 1992-04-16 JP JP9672992A patent/JPH05292051A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047440B1 (en) | Shift circuit | |
| JPH0640637B2 (ja) | 多重化システム | |
| JPS59131236A (ja) | 時分割多重装置に対する同期装置 | |
| US4935920A (en) | Drop/insert processing circuit | |
| EP0268409B1 (en) | Clock signal multiplexers | |
| JP3859268B2 (ja) | Ｓｄｈ伝送方式におけるポインタ処理装置 | |
| JPH05292051A (ja) | 高次群多重分離装置における現用／予備チャンネル切換方式 | |
| JPH0832416A (ja) | 疑似ランダムパターン発生回路 | |
| EP0461309B1 (en) | Data transfer apparatus comprising a primary device connected to a plurality of secondary devices | |
| US6034974A (en) | Channel-selection-type demultiplexing circuit | |
| JPH09284246A (ja) | デマルチプレクサ | |
| JPH0683166B2 (ja) | マルチプレクサ・デマルチプレクサ兼用回路 | |
| JP3327732B2 (ja) | 並列直列変換回路 | |
| JP3072494B2 (ja) | 並列形フレーム同期回路のチャネル選択状態のモニタ回路 | |
| JP3107947B2 (ja) | 半導体集積回路装置 | |
| JP3461486B2 (ja) | 並列信号処理装置 | |
| JP3121693B2 (ja) | Ａｄｍ装置 | |
| JPS63166314A (ja) | デマルチプレクサ− | |
| KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
| KR950006602B1 (ko) | 동기식 에드-드롭 전송장치 | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JPH0720100B2 (ja) | フレーム同期装置 | |
| JPH0897793A (ja) | データ多重化装置 | |
| KR20000065807A (ko) | 이동통신 시스템의 기지국내 채널카드의 직렬데이터 컴바이너 장치 | |
| JPH0563672A (ja) | デマルチプレクサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |