JPH0683380B2 - 偏向制御回路 - Google Patents
偏向制御回路Info
- Publication number
- JPH0683380B2 JPH0683380B2 JP2627387A JP2627387A JPH0683380B2 JP H0683380 B2 JPH0683380 B2 JP H0683380B2 JP 2627387 A JP2627387 A JP 2627387A JP 2627387 A JP2627387 A JP 2627387A JP H0683380 B2 JPH0683380 B2 JP H0683380B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- horizontal
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の水平偏向周波数に対応可能なディスプ
レイに好適な偏向制御回路に関するものである。
レイに好適な偏向制御回路に関するものである。
従来、複数の水平偏向周波数に対応可能とするため、広
い引込範囲を有すするAFC回路として電圧制御発振器の
制御電圧に周波数電圧変換器の出力を重畳するものが低
知られている（特公昭61-8628）。
い引込範囲を有すするAFC回路として電圧制御発振器の
制御電圧に周波数電圧変換器の出力を重畳するものが低
知られている（特公昭61-8628）。
上記従来技術は、電圧制御発振器の制御電圧がAFC制御
系と周波数電圧変換器による制御系との２系統で制御さ
れるため制御が複数となり制御安定度が低下しやすい点
や、調整時間が増加するなどの点については配慮がされ
ていなかった。
系と周波数電圧変換器による制御系との２系統で制御さ
れるため制御が複数となり制御安定度が低下しやすい点
や、調整時間が増加するなどの点については配慮がされ
ていなかった。
また、上記従来技術は同期発振状態からフリーラン発振
状態へと移行する場合に水平出力トランジスタのコレク
タ電圧の耐圧オーバーが起こり、信頼性が低下するとい
う問題点があった。
状態へと移行する場合に水平出力トランジスタのコレク
タ電圧の耐圧オーバーが起こり、信頼性が低下するとい
う問題点があった。
本発明の目的は、上記従来技術の欠点を除去し、電圧制
御発振器の制御電圧を一系統の制御回路で制御可能とし
て安定で調整を容易とすると共に、水平出力トランジス
タのコレクタ電圧の耐圧オーバーが発生しない信頼性の
高い偏向制御回路を提供することにある。
御発振器の制御電圧を一系統の制御回路で制御可能とし
て安定で調整を容易とすると共に、水平出力トランジス
タのコレクタ電圧の耐圧オーバーが発生しない信頼性の
高い偏向制御回路を提供することにある。
上記目的は、ディジタル位相比較器とチャージポンプ回
路とアクティブローパスフィルタにより引込み範囲を拡
大したAFC回路に、フリーラン検出回路を設け、フリー
ラン時に電圧制御発振器の制御電圧を最高電圧に切替
え、同時に水平偏向用電源回路の基準電圧を最低電圧に
切替えることにより達成される。
路とアクティブローパスフィルタにより引込み範囲を拡
大したAFC回路に、フリーラン検出回路を設け、フリー
ラン時に電圧制御発振器の制御電圧を最高電圧に切替
え、同時に水平偏向用電源回路の基準電圧を最低電圧に
切替えることにより達成される。
〔作用〕 ディジタル位相比較器は、２つの信号の位相差に相当す
る時間だけ２つの出力のうちの一方をローレベルにす
る。チャージポンプ回路はこのディジタル量をアナログ
量に変換する。アクティブローパスフィルタはこのチャ
ージポンプ回路出力を平滑する。この方式は入力周波数
に対し電圧制御発振器の発振周波数がどのようにずれて
いても、電圧制御発振器の制御電圧の可変範囲内であれ
ば必ず発振周波数を入力周波数と同一に出来ると言う特
徴があるので、引込範囲を従来より拡大でき、一系統の
制御回路で複数の水平偏向周波数に対応可能とできる。
る時間だけ２つの出力のうちの一方をローレベルにす
る。チャージポンプ回路はこのディジタル量をアナログ
量に変換する。アクティブローパスフィルタはこのチャ
ージポンプ回路出力を平滑する。この方式は入力周波数
に対し電圧制御発振器の発振周波数がどのようにずれて
いても、電圧制御発振器の制御電圧の可変範囲内であれ
ば必ず発振周波数を入力周波数と同一に出来ると言う特
徴があるので、引込範囲を従来より拡大でき、一系統の
制御回路で複数の水平偏向周波数に対応可能とできる。
フリーラン検出回路は水平同期信号が入力されている
間、出力電圧はほぼ０であるが、水平同期信号が入力さ
れなくなると、出力電圧はあるスレシホールドレベル以
上になる。この時電圧制御発振器の制御電圧を作成する
アクティブローパスフィルタの出力電圧を最高電圧に切
替えるスイッチング回路が動作する。同時に水平偏向用
電源回路の基準電圧を作成する基準電圧作成回路の出力
電圧を最低電位切替えるスイッチング回路が動作する。
間、出力電圧はほぼ０であるが、水平同期信号が入力さ
れなくなると、出力電圧はあるスレシホールドレベル以
上になる。この時電圧制御発振器の制御電圧を作成する
アクティブローパスフィルタの出力電圧を最高電圧に切
替えるスイッチング回路が動作する。同時に水平偏向用
電源回路の基準電圧を作成する基準電圧作成回路の出力
電圧を最低電位切替えるスイッチング回路が動作する。
さて水平偏向回路の偏向出力トランジスタのコレクタパ
ルスVcpは（１）式で表わされる。
ルスVcpは（１）式で表わされる。
但し、ＥＢは水平偏向回路の電源電圧、ＴＳは走査期
間、ＴＢは帰線期間である。
間、ＴＢは帰線期間である。
フリーラン状態では、電圧制御発振器の制御電圧が最高
電圧なので、発振周波数は最高、すなわち走査期間ＴＳ
は最短となっている。また、この時水平偏向回路の電源
電圧ＥＢは、水平偏向用電源回路の基準電圧が最低のた
め、最低となっている。
電圧なので、発振周波数は最高、すなわち走査期間ＴＳ
は最短となっている。また、この時水平偏向回路の電源
電圧ＥＢは、水平偏向用電源回路の基準電圧が最低のた
め、最低となっている。
従って、コレクタパルスVcpは通常状態より低く（たと
えば−10％低く）なっている。
えば−10％低く）なっている。
この状態で水平同期信号が入力されても、発振周波数は
高い方から、水平偏向回路の電源電圧は低い方から通常
値へと変化するので、水平出力トランジスタのコレクタ
電圧の耐圧オーバーの問題はなくなる。
高い方から、水平偏向回路の電源電圧は低い方から通常
値へと変化するので、水平出力トランジスタのコレクタ
電圧の耐圧オーバーの問題はなくなる。
以下、本発明の一実施例を第１図により説明する。第１
図において、１は水平同期信号入力端子、２はディジタ
ル位相比較器、３はアティブローパスフィルタ、４は電
圧制御発振器、５は水平ドライブ・水平出力回路、６は
フリーラン検出回路、７は基準電圧作成回路、８は電源
回路、９はチャージポンプ回路、10はローパスフィルタ
出力電圧、11はフリーラン検出回路出力電圧、12は水平
同期信号、13は基準電圧、47は波形整形回路である。
図において、１は水平同期信号入力端子、２はディジタ
ル位相比較器、３はアティブローパスフィルタ、４は電
圧制御発振器、５は水平ドライブ・水平出力回路、６は
フリーラン検出回路、７は基準電圧作成回路、８は電源
回路、９はチャージポンプ回路、10はローパスフィルタ
出力電圧、11はフリーラン検出回路出力電圧、12は水平
同期信号、13は基準電圧、47は波形整形回路である。
次に第２図を用いながら動作を説明する。
ディジタル位相比較器２は水平同期信号入力端子１から
入力された水平同期信号12と水平ドライブ・水平出力回
路５からのフライバックパルスを波形整正回路47により
波形整形した信号との位相比較を行い、その位相差に相
当する時間だけ２つの出力のうちの一方をローレベルと
する。チャージポンプ回路はディジタル位相比較器２の
２つの出力を入力とし、ディジタル量をアナログ量に交
換する。
入力された水平同期信号12と水平ドライブ・水平出力回
路５からのフライバックパルスを波形整正回路47により
波形整形した信号との位相比較を行い、その位相差に相
当する時間だけ２つの出力のうちの一方をローレベルと
する。チャージポンプ回路はディジタル位相比較器２の
２つの出力を入力とし、ディジタル量をアナログ量に交
換する。
このチャージポンプ回路の出力電圧をアクティブローパ
スフィルタ３を介して電圧制御発振器４へ加えることに
より、電圧制御発振器４の発振周波数を水平同期信号の
周波数に一致させるAFC制御を行うことができる。
スフィルタ３を介して電圧制御発振器４へ加えることに
より、電圧制御発振器４の発振周波数を水平同期信号の
周波数に一致させるAFC制御を行うことができる。
またアクティブローパスフィルタ３の出力電圧10を基準
電圧作成回路７に加え、水平同期信号12の周波数に比例
した基準電圧13が作成される。この基準電圧13を水平ド
ライブ・水平出力回路５の水平出力段の電源電圧を作成
する電源回路８の基準電圧とすることにより、水平出力
段の電源電圧を水平同期信号12の周波数に比例させる。
電圧作成回路７に加え、水平同期信号12の周波数に比例
した基準電圧13が作成される。この基準電圧13を水平ド
ライブ・水平出力回路５の水平出力段の電源電圧を作成
する電源回路８の基準電圧とすることにより、水平出力
段の電源電圧を水平同期信号12の周波数に比例させる。
水平ラスターサイズSrは、水平偏向電源ＩＨ、高圧ＥHV
とすると（２）式で表わされる。
とすると（２）式で表わされる。
また、水平偏向電流ＩＨは（３）式で表わされる。
但し、ＬＨは水平偏向コイルのインダクタンス、Ｈは
水平偏向周波数である。
水平偏向周波数である。
以上から、高圧を一定とした場合、水平偏向回路の電源
電圧を周波数に比例させれば水平偏向周波数に関係なく
水平ラスターサイズを一定にできる。つまり、複数の水
平偏向周波数に対応可能となる。
電圧を周波数に比例させれば水平偏向周波数に関係なく
水平ラスターサイズを一定にできる。つまり、複数の水
平偏向周波数に対応可能となる。
また、水平出力トランジスタのコレクタパルスは（１）
式で表わされるから、フリーラン時の電圧制御発振器４
の発振周波数及び電源回路８の基準電圧13の設定がコレ
クタ電圧の耐圧オーバーを起こさせないポイントとな
る。
式で表わされるから、フリーラン時の電圧制御発振器４
の発振周波数及び電源回路８の基準電圧13の設定がコレ
クタ電圧の耐圧オーバーを起こさせないポイントとな
る。
第２図において、フリーラン検出回路６は水平同期信号
が入力されている間は出力電圧がほぼ０に、水平同期信
号が入力されなくなると、出力電圧はあるスレシホール
ドレベル以上になる様構成されている。
が入力されている間は出力電圧がほぼ０に、水平同期信
号が入力されなくなると、出力電圧はあるスレシホール
ドレベル以上になる様構成されている。
このフリーラン検出回路６の出力電圧11はアクティブロ
ーパスフィルタ３、基準電圧作成回路７に入力されてい
て、スレシホールドレベル以上の入力電圧により、それ
ぞれのスイッチング回路が動作し、アクティブローパス
フィルタ３の出力電圧10を最高電位V2に、基準電圧作成
回路７の出力電圧（基準電圧）を最低電位V4に切替え
る。その結果、フリーラン時は、水平発振周波数はこの
システムの最高発振周波数に、水平出力段の電源電圧は
最低電圧に設定される。
ーパスフィルタ３、基準電圧作成回路７に入力されてい
て、スレシホールドレベル以上の入力電圧により、それ
ぞれのスイッチング回路が動作し、アクティブローパス
フィルタ３の出力電圧10を最高電位V2に、基準電圧作成
回路７の出力電圧（基準電圧）を最低電位V4に切替え
る。その結果、フリーラン時は、水平発振周波数はこの
システムの最高発振周波数に、水平出力段の電源電圧は
最低電圧に設定される。
この後、水平同期信号12が再入力されても、発振周波数
は高い方から、電源電圧は低い方から規定値へと変化す
るので水平出力トランジスタの耐圧オーバーなどの問題
動作は発生しなくなる。
は高い方から、電源電圧は低い方から規定値へと変化す
るので水平出力トランジスタの耐圧オーバーなどの問題
動作は発生しなくなる。
第３図は、第１図の本発明の偏向制御回路の詳細な回路
図である。第３図において、アクティブローパスフィル
タ３はトランジスタ28,29、抵抗23、コンデンサ24など
により、構成されている。また、基準電圧作成回路７は
トランジスタ40、抵抗39によるエミッタフォロ７とツェ
ナーダイオード43とで構成されている。フリーラン検出
回路６はリトリガブルモノマルチバイブレータ34、抵抗
31、コンデンサ32により構成されていて、抵抗31、コン
デンサ32により決まるパルス幅を水平同期信号の周期よ
り十分大きな値に設定することで実現している。
図である。第３図において、アクティブローパスフィル
タ３はトランジスタ28,29、抵抗23、コンデンサ24など
により、構成されている。また、基準電圧作成回路７は
トランジスタ40、抵抗39によるエミッタフォロ７とツェ
ナーダイオード43とで構成されている。フリーラン検出
回路６はリトリガブルモノマルチバイブレータ34、抵抗
31、コンデンサ32により構成されていて、抵抗31、コン
デンサ32により決まるパルス幅を水平同期信号の周期よ
り十分大きな値に設定することで実現している。
水平同期信号12が入力されている時はモノマルチバイブ
レータ34の出力はローレベルでありトランジスタ30,3
7はカットオフしており、ローパスフィルタ３及び基準
電圧作成回路７には何の影響も与えていない。水平同期
信号12が入力されなくなると、モノマルチバイブレータ
34の出力はハイレベルになり、トランジスタ30,37が
導通する。トランジスタ30が導通することにより、トラ
ンジスタ28,29はカットオフし、電圧制御発振器の入力
電圧は端子19に加えられた電源電圧近くまで上昇し、電
圧制御発振器４は最高発振周波数で発振する。また、ト
ランジスタ37が導通することによりトランジスタ40はカ
ットオフする。この結果、電源回路８へ入力される基準
電圧13はツェナーダイオード43により決まる電圧まで低
下し、水平偏向出力段の電源電圧はこの基準電圧で決ま
る電圧まで低下する。
レータ34の出力はローレベルでありトランジスタ30,3
7はカットオフしており、ローパスフィルタ３及び基準
電圧作成回路７には何の影響も与えていない。水平同期
信号12が入力されなくなると、モノマルチバイブレータ
34の出力はハイレベルになり、トランジスタ30,37が
導通する。トランジスタ30が導通することにより、トラ
ンジスタ28,29はカットオフし、電圧制御発振器の入力
電圧は端子19に加えられた電源電圧近くまで上昇し、電
圧制御発振器４は最高発振周波数で発振する。また、ト
ランジスタ37が導通することによりトランジスタ40はカ
ットオフする。この結果、電源回路８へ入力される基準
電圧13はツェナーダイオード43により決まる電圧まで低
下し、水平偏向出力段の電源電圧はこの基準電圧で決ま
る電圧まで低下する。
第４図は、ディジタル位相比較器２及びチャージポンプ
回路９の具体的回路図であり、48は整形フライバックパ
ルス入力端子、49はNANDゲート、50はインバータ、51は
ＰチャンネルMOS、FET、52はＮチャンネルMOS、FET、53
はチャージポンプ回路の出力端子である。
回路９の具体的回路図であり、48は整形フライバックパ
ルス入力端子、49はNANDゲート、50はインバータ、51は
ＰチャンネルMOS、FET、52はＮチャンネルMOS、FET、53
はチャージポンプ回路の出力端子である。
第５図は、フリーラン検出回路６の第３図とは別の具体
的回路図である。第５図において、55はRSフリップフロ
ップ、56は抵抗器、57はコンデンサである。この回路の
動作を説明する。RSフリップフロップ55の出力Ｑには、
セット入力端子に水平同期信号12が入力されている間
は、水平周期のパルスが発生している。リトリガブルモ
ノマルチバイブレータ34のパルス幅は水平周期より十分
大きな値に設定しているので、フリーラン検出回路の出
力電圧はローレベルとなっている。水平同期信号12が入
力されなくなると、RSフリップフロップ55の出力Ｑはロ
ーレベルとなるので、リトリガブルモノマルチバイブレ
ータ34の出力はハイレベルとなる。以上により、フリ
ーラン検出回路６として動作していると言える。
的回路図である。第５図において、55はRSフリップフロ
ップ、56は抵抗器、57はコンデンサである。この回路の
動作を説明する。RSフリップフロップ55の出力Ｑには、
セット入力端子に水平同期信号12が入力されている間
は、水平周期のパルスが発生している。リトリガブルモ
ノマルチバイブレータ34のパルス幅は水平周期より十分
大きな値に設定しているので、フリーラン検出回路の出
力電圧はローレベルとなっている。水平同期信号12が入
力されなくなると、RSフリップフロップ55の出力Ｑはロ
ーレベルとなるので、リトリガブルモノマルチバイブレ
ータ34の出力はハイレベルとなる。以上により、フリ
ーラン検出回路６として動作していると言える。
以上説明した様に、本発明によれば複数の水平偏向周波
数に対応可能な偏向制御回路において、電圧制御発振器
の制御電圧がAFC制御系一系統のみで制御されるので安
定で調整の容易な偏向制御回路を提供できる効果があ
る。また、フリーラン検出回路を設け、フリーラン時に
電圧制御発振器の制御電圧を最高電圧に切替え、同時に
水平偏向用電源回路の基準電圧を最低電圧に切替えるの
で、水平出力トランジスタのコレクタ電圧の耐圧オーバ
ーの問題はなくなり、信頼性を高められる効果がある。
数に対応可能な偏向制御回路において、電圧制御発振器
の制御電圧がAFC制御系一系統のみで制御されるので安
定で調整の容易な偏向制御回路を提供できる効果があ
る。また、フリーラン検出回路を設け、フリーラン時に
電圧制御発振器の制御電圧を最高電圧に切替え、同時に
水平偏向用電源回路の基準電圧を最低電圧に切替えるの
で、水平出力トランジスタのコレクタ電圧の耐圧オーバ
ーの問題はなくなり、信頼性を高められる効果がある。
第１図は本発明の一実施例を示す偏向制御回路のブロッ
ク図、第２図は第１図の動作を説明するためのタイムチ
ャート、第３図は第１図の主要部の具体的回路図、第４
図はディジタル位相比較器及びチャージポンプ回路の具
体的回路図、第５図はフリーラン検出回路の第３図とは
別の具体的回路図である。 １……水平同期信号入力端子、２……ディジタル位相比
較器、３……アクティブローパスフィルタ、４……電圧
制御発振器、５……水平ドライブ・出力回路、６……フ
リーラン検出回路、７……基準電圧作成回路、８……電
源回路、９……チャージポンプ回路、10……アクティブ
ローパスフィルタの出力電圧、11……フリーラン検出回
路の出力電圧、12……水平同期信号、13……基準電圧、
18……フライバックパルス入力端子、19,20,21……電源
端子、22,23,25,26,27,31,33,35,36,38,39……抵抗器、
24,32……コンデンサ、28,29,30,37,40……トランジス
タ、34……リトリガブルモノマルチバイブレータ、41…
…水平偏向用電源出力端子、42……電圧制御発振器の出
力端子、43……ツェナーダイオード、44…フリーラン検
出回路出力端子、45……コンデンサ、46……抵抗、47…
…波形整形回路、48………整形フライバックパルス入力
端子、49……NANDゲート、50……インバータ、51……Ｐ
チャンネルMOSFET、52……ＮチャンネルMOSFET、53……
チャージポンプ回路出力端子、54……電源端子、55……
RSフリップフロップ、56……抵抗器、57……コンデン
サ。
ク図、第２図は第１図の動作を説明するためのタイムチ
ャート、第３図は第１図の主要部の具体的回路図、第４
図はディジタル位相比較器及びチャージポンプ回路の具
体的回路図、第５図はフリーラン検出回路の第３図とは
別の具体的回路図である。 １……水平同期信号入力端子、２……ディジタル位相比
較器、３……アクティブローパスフィルタ、４……電圧
制御発振器、５……水平ドライブ・出力回路、６……フ
リーラン検出回路、７……基準電圧作成回路、８……電
源回路、９……チャージポンプ回路、10……アクティブ
ローパスフィルタの出力電圧、11……フリーラン検出回
路の出力電圧、12……水平同期信号、13……基準電圧、
18……フライバックパルス入力端子、19,20,21……電源
端子、22,23,25,26,27,31,33,35,36,38,39……抵抗器、
24,32……コンデンサ、28,29,30,37,40……トランジス
タ、34……リトリガブルモノマルチバイブレータ、41…
…水平偏向用電源出力端子、42……電圧制御発振器の出
力端子、43……ツェナーダイオード、44…フリーラン検
出回路出力端子、45……コンデンサ、46……抵抗、47…
…波形整形回路、48………整形フライバックパルス入力
端子、49……NANDゲート、50……インバータ、51……Ｐ
チャンネルMOSFET、52……ＮチャンネルMOSFET、53……
チャージポンプ回路出力端子、54……電源端子、55……
RSフリップフロップ、56……抵抗器、57……コンデン
サ。
Claims (1)
- 【請求項１】水平同期信号と水平出力回路のフライバッ
クパルスの整形信号との位相比較を行うディジタル位相
比較器と、該ディジタル位相比較器の出力を入力とする
チャージポンプ回路と、該チャージポンプ回路の出力を
入力とするアクティブローパスフィルタと、該アクティ
ブローパスフィルタの出力を入力とする電圧制御発振器
とからなる偏向制御回路において、上記アクティブロー
パスフィルタの出力信号から、水平出力段用電源回路の
基準電圧を作成する基準電圧作成回路とフリーラン検出
回路とを有し、該フリーラン検出回路の出力信号が上記
アクティブローパスフィルタ及び該基準電圧作成回路に
入力され、フリーラン時には上記アクティブローパスフ
ィルタの出力電圧により、上記電圧制御発振器の発振周
波数があらかじめ定められた最高周波数になる様に、ま
た水平出力段用電源電圧が定められた最低電圧になる様
に、上記アクティブローパスフィルタ及び基準電圧作成
回路が制御されることを特徴とする偏向制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2627387A JPH0683380B2 (ja) | 1987-02-09 | 1987-02-09 | 偏向制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2627387A JPH0683380B2 (ja) | 1987-02-09 | 1987-02-09 | 偏向制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63194476A JPS63194476A (ja) | 1988-08-11 |
| JPH0683380B2 true JPH0683380B2 (ja) | 1994-10-19 |
Family
ID=12188676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2627387A Expired - Lifetime JPH0683380B2 (ja) | 1987-02-09 | 1987-02-09 | 偏向制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683380B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033537A1 (fr) * | 1999-11-01 | 2001-05-10 | Fujitsu Limited | Tube cathodique |
-
1987
- 1987-02-09 JP JP2627387A patent/JPH0683380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63194476A (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292654A (en) | Deflection system and switched-mode power supply using a common ramp generator | |
| KR920010502B1 (ko) | 다주파수 주사성능을 갖는 스위칭 전원 | |
| US4228462A (en) | Line oscillator synchronizing circuit | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| KR880000908B1 (ko) | 이중모드(mode) 수평 편향회로 | |
| US5051668A (en) | Sine wave deflecting circuit | |
| US6320434B1 (en) | Circuit and method for generating a synchronous clock signal | |
| JPH0683380B2 (ja) | 偏向制御回路 | |
| US4992707A (en) | Vertical deflection circuit of picture display unit | |
| JP2591762B2 (ja) | パラボラ状周期信号発生回路 | |
| US5754015A (en) | Horizontal deflection circuit for multiscan type display devices | |
| EP0457279A2 (en) | DC-DC Converter for video apparatus | |
| KR100256160B1 (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
| JP3333216B2 (ja) | 水平偏向システム | |
| JP2535851B2 (ja) | 鋸歯状波信号発生回路 | |
| US4298892A (en) | Switching regulator with independent feedback path filter | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| US4296360A (en) | Switched-mode frame-scan control circuit for a videofrequency receiver | |
| KR880000906B1 (ko) | 텔레비젼 표시장치 | |
| KR790000847B1 (ko) | 수직 편향 회로 | |
| JPH09219801A (ja) | 垂直偏向回路並びに該回路に用いるチャージポンプ回路 | |
| JP2000004378A (ja) | 水平発振回路 | |
| JPH067628Y2 (ja) | 水平画面位置制御回路 | |
| JP2000324803A (ja) | スイッチング電源回路 | |
| JPS581006Y2 (ja) | 同期回路 |