JPH0683408B2 - テレビジョン受像機 - Google Patents
テレビジョン受像機Info
- Publication number
- JPH0683408B2 JPH0683408B2 JP59174735A JP17473584A JPH0683408B2 JP H0683408 B2 JPH0683408 B2 JP H0683408B2 JP 59174735 A JP59174735 A JP 59174735A JP 17473584 A JP17473584 A JP 17473584A JP H0683408 B2 JPH0683408 B2 JP H0683408B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- channel
- buffer memory
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 8
- 101100385296 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CRT10 gene Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 1
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 1
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 1
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 <技術分野> 本発明は一画面中に複数のチャンネルの画像を同時に映
出したり、またその中の任意のチャンネルの画像を静止
画により表示することができるテレビジョン受像機に関
するものである。
出したり、またその中の任意のチャンネルの画像を静止
画により表示することができるテレビジョン受像機に関
するものである。
<従来技術> 現在、わが国のテレビジョン放送の状態では、一地域で
受信可能な放送局はせいぜい9チャンネルであり、その
ため一画面に9チャンネル程度の画像を同時に表示する
ことができれば、視聴者は一目でその地域での全放送チ
ャンネルの放送内容を確認することができ、見たい放送
のチャンネル選びに何度もチャンネル切り換え操作を行
なう必要がなくなり、便利である。
受信可能な放送局はせいぜい9チャンネルであり、その
ため一画面に9チャンネル程度の画像を同時に表示する
ことができれば、視聴者は一目でその地域での全放送チ
ャンネルの放送内容を確認することができ、見たい放送
のチャンネル選びに何度もチャンネル切り換え操作を行
なう必要がなくなり、便利である。
これに対して従来から、CRTの一画面中に主と副との2
チャンネルの画像を同時に表示するようにしたテレビジ
ョン受像機が既に提案され(たとえば特開昭49−2419号
公報)、一部実用化されている。
チャンネルの画像を同時に表示するようにしたテレビジ
ョン受像機が既に提案され(たとえば特開昭49−2419号
公報)、一部実用化されている。
ところが上記のようなテレビジョン受像機は、一画面中
に2チャンネルの画像しか表示することができず、さら
に多くの画像を表示しようとすれば、その画像の数だけ
チューナを増設しなければならない欠点があり、従来の
方式によって一画面中に一地域での全放送チャンネルの
画像を同時に表示することは実用的に無理であった。
に2チャンネルの画像しか表示することができず、さら
に多くの画像を表示しようとすれば、その画像の数だけ
チューナを増設しなければならない欠点があり、従来の
方式によって一画面中に一地域での全放送チャンネルの
画像を同時に表示することは実用的に無理であった。
<発明の目的> 本発明は、上述の問題点に鑑みてなされたものであっ
て、単一のチューナを用いて一画面中に複数の画像を同
時に表示することができるようにして、受像機の構成を
複雑化、大型化することなく、一地域の全放送チャンネ
ルの内容の確認を容易にし、チャンネル選びの面倒さを
解消するとともに、必要に応じて画面中に所望の1チャ
ンネルの画像を静止画像として表示するとともにその静
止画像の一部に若干の時間遅れの小画像を併せて表示す
ることができるようにして変化する画像の確認を容易に
することを目的とする。
て、単一のチューナを用いて一画面中に複数の画像を同
時に表示することができるようにして、受像機の構成を
複雑化、大型化することなく、一地域の全放送チャンネ
ルの内容の確認を容易にし、チャンネル選びの面倒さを
解消するとともに、必要に応じて画面中に所望の1チャ
ンネルの画像を静止画像として表示するとともにその静
止画像の一部に若干の時間遅れの小画像を併せて表示す
ることができるようにして変化する画像の確認を容易に
することを目的とする。
<発明の構成> 本発明は上記の目的を達成するために、単一のチューナ
の受信チャンネルを切り換える選局部と、選局されたい
ずれかのチャンネルの映像信号の一画像分を記憶するバ
ッファメモリと、選局された1もしくは複数チャンネル
の各映像信号の複数の画像分を記憶する表示メモリと、
受信電波中の同期信号に基づいて前記バッファメモリへ
の書き込みを制御するバッファメモリ制御部と、基準発
振回路からのクロックパルスに基づくテレビジョン同期
信号を生成するとともに該テレビジョン同期信号に同期
して前記表示メモリへの書き込み読み出しを制御する表
示メモリ制御部と、CRTへの映像出力部および偏向出力
部の前段にあって該両部への入力をそれぞれ前記表示メ
モリ側に切り換える映像信号切り換え部および同期信号
切り換え部と、前記各部を制御する中央制御部と、CRT
の表示モードを選択するために操作される操作部とを備
え、前記中央制御部は一画面中に複数チャンネルの画像
を表示するときは、該チャンネルの同期信号の表示走査
期間中に一画像分の映像信号をバッファメモリに記憶さ
せたのち、テレビジョン同期信号の垂直帰線期間中にバ
ッファメモリの内容を表示メモリに転送しこの記憶内容
をテレビジョン同期信号の表示走査期間中に読み出しで
CRTに送出して一画面上に複数チャンネルの画像を表示
させるとともに表示されている複数チャンネルの各画像
を更新させ、また一画面中にいずれかの1チャンネルの
静止画像を表示するときは、該チャンネルの同期信号の
表示走査期間中にその同期信号の一画像分を受信電波の
同期信号に基づいて直接表示メモリに記憶させる一方、
所定時間後の該チャンネルの同期信号の表示走査期間中
に一画像分の映像信号を一旦バッファメモリに記憶させ
たのち、テレビジョン同期信号の垂直帰線期間中にバッ
ファメモリの内容を前記表示メモリに転送して該表示メ
モリの一部に記憶させ、その記憶内容をテレビジョン同
期信号の表示走査期間中に読み出してCRTに送出し、画
面の中央部に前記1チャンネルの静止画像を表示すると
ともに画面の隅部に該静止画像とは僅かずつ時間のずれ
た複数個の静止画像を表示するように構成したものであ
る。
の受信チャンネルを切り換える選局部と、選局されたい
ずれかのチャンネルの映像信号の一画像分を記憶するバ
ッファメモリと、選局された1もしくは複数チャンネル
の各映像信号の複数の画像分を記憶する表示メモリと、
受信電波中の同期信号に基づいて前記バッファメモリへ
の書き込みを制御するバッファメモリ制御部と、基準発
振回路からのクロックパルスに基づくテレビジョン同期
信号を生成するとともに該テレビジョン同期信号に同期
して前記表示メモリへの書き込み読み出しを制御する表
示メモリ制御部と、CRTへの映像出力部および偏向出力
部の前段にあって該両部への入力をそれぞれ前記表示メ
モリ側に切り換える映像信号切り換え部および同期信号
切り換え部と、前記各部を制御する中央制御部と、CRT
の表示モードを選択するために操作される操作部とを備
え、前記中央制御部は一画面中に複数チャンネルの画像
を表示するときは、該チャンネルの同期信号の表示走査
期間中に一画像分の映像信号をバッファメモリに記憶さ
せたのち、テレビジョン同期信号の垂直帰線期間中にバ
ッファメモリの内容を表示メモリに転送しこの記憶内容
をテレビジョン同期信号の表示走査期間中に読み出しで
CRTに送出して一画面上に複数チャンネルの画像を表示
させるとともに表示されている複数チャンネルの各画像
を更新させ、また一画面中にいずれかの1チャンネルの
静止画像を表示するときは、該チャンネルの同期信号の
表示走査期間中にその同期信号の一画像分を受信電波の
同期信号に基づいて直接表示メモリに記憶させる一方、
所定時間後の該チャンネルの同期信号の表示走査期間中
に一画像分の映像信号を一旦バッファメモリに記憶させ
たのち、テレビジョン同期信号の垂直帰線期間中にバッ
ファメモリの内容を前記表示メモリに転送して該表示メ
モリの一部に記憶させ、その記憶内容をテレビジョン同
期信号の表示走査期間中に読み出してCRTに送出し、画
面の中央部に前記1チャンネルの静止画像を表示すると
ともに画面の隅部に該静止画像とは僅かずつ時間のずれ
た複数個の静止画像を表示するように構成したものであ
る。
<実施例> 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第1図は本発明テレビジョン受像機全体のブロック図で
あって、該受像機は本体回路部分Aと画像処理回路部分
Bとから成る。
あって、該受像機は本体回路部分Aと画像処理回路部分
Bとから成る。
本体回路部分Aは、アンテナ1と、単一のチューナ2
と、映像増幅部3と、映像信号処理部4と、同期信号処
理部5と、映像出力部8と、偏向出力部9と、CRT10
と、偏向コイル10aとを備えたものであって、映像信号
処理部4と映像出力部8との間に映像信号切り換え部6
が、また同期信号処理部5と偏向出力部9との間に同期
信号切り換え部7がそれぞれ介在している。
と、映像増幅部3と、映像信号処理部4と、同期信号処
理部5と、映像出力部8と、偏向出力部9と、CRT10
と、偏向コイル10aとを備えたものであって、映像信号
処理部4と映像出力部8との間に映像信号切り換え部6
が、また同期信号処理部5と偏向出力部9との間に同期
信号切り換え部7がそれぞれ介在している。
また画像処理回路部分Bは、チューナ2の受信チャンネ
ルを切り換える選局部11と、前記映像信号処理部4から
の映像信号を導入するマルチプレクサ12と、該マルチプ
レクサ12からのアナログ信号をデジタル信号に変換する
A/Dコンバータ13と、映像信号の1フィールド分を一旦
記憶するバッファメモリ15と、受信電波の同期信号に基
づいて前記バッファメモリ15への書き込みを制御するバ
ッファメモリ制御部14と、クロックパルスを発生する基
準発振回路16と、CRT10に表示すべき複数チャンネル
(この実施例では9チャンネル)のそれぞれの映像信号
の各1フィールド分、もしくは1チャンネルの映像信号
の1フレーム分を記憶する表示メモリ18と、前記クロッ
クパルスからテレビジョン同期信号を生成するとともに
該テレビジョン同期信号により前記表示メモリ18への書
き込み読み出しを制御する表示メモリ制御部17と、前記
表示メモリ18から読み出したデジタルの映像信号をアナ
ログ量に変換するD/Aコンバータ19と、前記バッファメ
モリ制御部14や表示メモリ制御部17や映像信号切り換え
部6、同期信号切り換え部7等を制御する中央制御部
(CPU)20と、該中央制御部20のプログラムを記憶する
プログラムROM21と、ワークRAM22と、CRT10の表示モー
ドを選択するために操作される操作部23と、中央制御部
20からの信号に基づいて前記選局部11や映像信号切り換
え部6、同期信号切り換え部7を動作させる制御信号出
力部24とを備えている。
ルを切り換える選局部11と、前記映像信号処理部4から
の映像信号を導入するマルチプレクサ12と、該マルチプ
レクサ12からのアナログ信号をデジタル信号に変換する
A/Dコンバータ13と、映像信号の1フィールド分を一旦
記憶するバッファメモリ15と、受信電波の同期信号に基
づいて前記バッファメモリ15への書き込みを制御するバ
ッファメモリ制御部14と、クロックパルスを発生する基
準発振回路16と、CRT10に表示すべき複数チャンネル
(この実施例では9チャンネル)のそれぞれの映像信号
の各1フィールド分、もしくは1チャンネルの映像信号
の1フレーム分を記憶する表示メモリ18と、前記クロッ
クパルスからテレビジョン同期信号を生成するとともに
該テレビジョン同期信号により前記表示メモリ18への書
き込み読み出しを制御する表示メモリ制御部17と、前記
表示メモリ18から読み出したデジタルの映像信号をアナ
ログ量に変換するD/Aコンバータ19と、前記バッファメ
モリ制御部14や表示メモリ制御部17や映像信号切り換え
部6、同期信号切り換え部7等を制御する中央制御部
(CPU)20と、該中央制御部20のプログラムを記憶する
プログラムROM21と、ワークRAM22と、CRT10の表示モー
ドを選択するために操作される操作部23と、中央制御部
20からの信号に基づいて前記選局部11や映像信号切り換
え部6、同期信号切り換え部7を動作させる制御信号出
力部24とを備えている。
上記の構成において、操作部23を操作して表示モードを
選択することによって、通常のテレビジョン受像機のよ
うにCRT10画面中に所望の1チャンネルの画像が表示さ
れるほか、同CRT10画面中に複数チャンネルの画像(こ
の実施例では9チャンネルの画像)が同時に表示された
り、あるいはCRT10画面中に1チャンネルの画像が静止
画像として表示されたりするのであるが、以下にバッフ
ァメモリ制御部14および表示メモリ制御部17のより詳細
な構成を説明しながら、各モードにおける動作を説明す
ることにする。
選択することによって、通常のテレビジョン受像機のよ
うにCRT10画面中に所望の1チャンネルの画像が表示さ
れるほか、同CRT10画面中に複数チャンネルの画像(こ
の実施例では9チャンネルの画像)が同時に表示された
り、あるいはCRT10画面中に1チャンネルの画像が静止
画像として表示されたりするのであるが、以下にバッフ
ァメモリ制御部14および表示メモリ制御部17のより詳細
な構成を説明しながら、各モードにおける動作を説明す
ることにする。
(イ) 通常の表示モード アンテナ1に受信され、チューナ2で選局されたチャン
ネルのテレビジョン電波は、映像増幅部3で増幅され、
映像信号処理部4と同期信号処理部5とに入力する。映
像信号処理部4では、映像信号が輝度信号(Y信号)と
2つの色差信号(R−Y信号、B−Y信号)とに分離さ
れる。一方、同期信号処理部5では受信信号が水平同期
信号と垂直同期信号とに分離されて出力される。このと
き映像信号切り換え部6においては切換片6cは接点6aに
接続されていて、映像信号処理部4の出力は映像出力部
8に入力する。また他方の同期信号切り換え部7におい
ては切換片7cは接点7aに接続されていて、同期信号処理
部5の出力は偏向出力部9に入力する。このようにCRT1
0本体に映像信号が、またその偏向コイル10aには同期信
号が入力するので、CRT10画面中には所望の1チャンネ
ルの画像が表示される。
ネルのテレビジョン電波は、映像増幅部3で増幅され、
映像信号処理部4と同期信号処理部5とに入力する。映
像信号処理部4では、映像信号が輝度信号(Y信号)と
2つの色差信号(R−Y信号、B−Y信号)とに分離さ
れる。一方、同期信号処理部5では受信信号が水平同期
信号と垂直同期信号とに分離されて出力される。このと
き映像信号切り換え部6においては切換片6cは接点6aに
接続されていて、映像信号処理部4の出力は映像出力部
8に入力する。また他方の同期信号切り換え部7におい
ては切換片7cは接点7aに接続されていて、同期信号処理
部5の出力は偏向出力部9に入力する。このようにCRT1
0本体に映像信号が、またその偏向コイル10aには同期信
号が入力するので、CRT10画面中には所望の1チャンネ
ルの画像が表示される。
(ロ) 複数チャンネルの画像表示(マルチモード)操
作部23においてマルチモードが設定されると、CPU20が
動作してCRT10画面中に複数の画像を表示するように各
部を制御するのであるが、まずCPU20からの信号で制御
信号出力部24から選局部11に対して、複数チャンネルの
内のいずれか1チャンネル、たとえばAチャンネルの選
局を指示し、これによってチューナ2においてAチャン
ネルが選局される。Aチャンネルの映像信号は映像増幅
部3、映像信号処理部4を経てマルチプレクサ12に入力
する。該マルチプレクサ12では、前記映像信号の内から
Y信号とR−Y信号とB−Y信号とが順次取り出されて
A/Dコンバータ13に送出される。A/Dコンバータ13はアナ
ログの信号をデジタル信号に変換する。このようにデジ
タル量に変換された映像信号は、バッファメモリ制御部
14を通じ該バッファメモリ制御部14のタイミングでバッ
ファメモリ15に格納される。
作部23においてマルチモードが設定されると、CPU20が
動作してCRT10画面中に複数の画像を表示するように各
部を制御するのであるが、まずCPU20からの信号で制御
信号出力部24から選局部11に対して、複数チャンネルの
内のいずれか1チャンネル、たとえばAチャンネルの選
局を指示し、これによってチューナ2においてAチャン
ネルが選局される。Aチャンネルの映像信号は映像増幅
部3、映像信号処理部4を経てマルチプレクサ12に入力
する。該マルチプレクサ12では、前記映像信号の内から
Y信号とR−Y信号とB−Y信号とが順次取り出されて
A/Dコンバータ13に送出される。A/Dコンバータ13はアナ
ログの信号をデジタル信号に変換する。このようにデジ
タル量に変換された映像信号は、バッファメモリ制御部
14を通じ該バッファメモリ制御部14のタイミングでバッ
ファメモリ15に格納される。
第2図はバッファメモリ制御部14の内部構成を示すブロ
ック図、第3図は該バッファメモリ制御部14のマルチモ
ード時のタイムチャートであって、両図に基づいてバッ
ファメモリ制御部14がバッファメモリへの書き込みを制
御する時の動作を説明する。前記CPU20からの指令信号S
bは書き込み期間検出部26に入力する。書き込み期間検
出部26は受信電波の同期信号を導入しており、前記指令
信号Sbに応答して受信電波の同期信号からその1フィー
ルドの表示走査期間長さの書き込みパルスを発生する。
正確には該書き込みパルスは、第3図に示すように受信
電波の垂直同期信号の立ち下がりから次の垂直同期信号
の立ち上がりまでの長さである。書き込みパルスが立ち
上がっている間に、書き込み行カウンタ27および書き込
み列カウンタ28は、基準発振回路16からのクロックパル
スをカウントしてそれぞれ行方向、列方向のアドレス信
号を出力する。この時、該書き込み行カウンタ27、書き
込み列カウンタ28のそれぞれに接続された切り換えスイ
ッチ30,31では、切換片30c,31cが接点30a,31aに接続し
ており、そのため書き込み行カウンタ27、および書き込
み列カウンタ28の各出力はバッファメモリ15に供給さ
れ、バッファメモリ15の記憶アドレスが指定される。一
方バッファメモリ15に記憶される映像信号は、マルチプ
レクサ12、A/Dコンバータ13および切り換えスイッチ29
を通じて供給される。前記マルチプレクサ12では受信電
波の水平同期信号に同期して3個の接点12a,12b,12cが
順次閉じられるから、1水平同期毎にY信号、R−Y信
号、B−Y信号が順次A/Dコンバータ13に送られ、A/D変
換されてバッファメモリ15記憶される。
ック図、第3図は該バッファメモリ制御部14のマルチモ
ード時のタイムチャートであって、両図に基づいてバッ
ファメモリ制御部14がバッファメモリへの書き込みを制
御する時の動作を説明する。前記CPU20からの指令信号S
bは書き込み期間検出部26に入力する。書き込み期間検
出部26は受信電波の同期信号を導入しており、前記指令
信号Sbに応答して受信電波の同期信号からその1フィー
ルドの表示走査期間長さの書き込みパルスを発生する。
正確には該書き込みパルスは、第3図に示すように受信
電波の垂直同期信号の立ち下がりから次の垂直同期信号
の立ち上がりまでの長さである。書き込みパルスが立ち
上がっている間に、書き込み行カウンタ27および書き込
み列カウンタ28は、基準発振回路16からのクロックパル
スをカウントしてそれぞれ行方向、列方向のアドレス信
号を出力する。この時、該書き込み行カウンタ27、書き
込み列カウンタ28のそれぞれに接続された切り換えスイ
ッチ30,31では、切換片30c,31cが接点30a,31aに接続し
ており、そのため書き込み行カウンタ27、および書き込
み列カウンタ28の各出力はバッファメモリ15に供給さ
れ、バッファメモリ15の記憶アドレスが指定される。一
方バッファメモリ15に記憶される映像信号は、マルチプ
レクサ12、A/Dコンバータ13および切り換えスイッチ29
を通じて供給される。前記マルチプレクサ12では受信電
波の水平同期信号に同期して3個の接点12a,12b,12cが
順次閉じられるから、1水平同期毎にY信号、R−Y信
号、B−Y信号が順次A/Dコンバータ13に送られ、A/D変
換されてバッファメモリ15記憶される。
このように所要チャンネル(Aチャンネル)の映像信号
の1フィールド分がバッファメモリ15に記憶されると、
書き込み行カウンタ27、書き込み列カウンタ28の動作が
停止し、切り換えスイッチ30,31においては切換片30a,3
1aが他の接点30b,31bに切り換わって、バッファメモリ1
5のアドレス信号線がCPU20のアドレスバスに接続し、ま
た切り換えスイッチ29において切換片29cが接点29bに切
り換わって、バッファメモリ15のデータ信号線がCPU20
のデータバスに接続する。この状態は、バッファメモリ
15の記憶内容の表示メモリ18への転送が可能な状態であ
って、表示メモリ18側で転送を受け付ける状態になれ
ば、転送を開始する。なお、第2図中、符号25は静止画
制御部、32は3進カウンタである。
の1フィールド分がバッファメモリ15に記憶されると、
書き込み行カウンタ27、書き込み列カウンタ28の動作が
停止し、切り換えスイッチ30,31においては切換片30a,3
1aが他の接点30b,31bに切り換わって、バッファメモリ1
5のアドレス信号線がCPU20のアドレスバスに接続し、ま
た切り換えスイッチ29において切換片29cが接点29bに切
り換わって、バッファメモリ15のデータ信号線がCPU20
のデータバスに接続する。この状態は、バッファメモリ
15の記憶内容の表示メモリ18への転送が可能な状態であ
って、表示メモリ18側で転送を受け付ける状態になれ
ば、転送を開始する。なお、第2図中、符号25は静止画
制御部、32は3進カウンタである。
一方、表示メモリ18にはCRT10に表示すべき複数チャン
ネル(9チャンネル)の画像に対応して同数の記憶エリ
アが設定されており、これらの記憶エリアに記憶されて
いる映像信号は、クロックパルスから生成されたアドレ
ス信号によりアクセスされ、同じくクロックパルスから
生成されたテレビジョン同期信号によりCRT10に表示さ
れる。
ネル(9チャンネル)の画像に対応して同数の記憶エリ
アが設定されており、これらの記憶エリアに記憶されて
いる映像信号は、クロックパルスから生成されたアドレ
ス信号によりアクセスされ、同じくクロックパルスから
生成されたテレビジョン同期信号によりCRT10に表示さ
れる。
この場合の動作を第4図の表示メモリ制御部17のブロッ
ク図に基づいて説明する。CPU20からの指令で制御信号
出力部24から制御信号が映像信号切り換え部6、同期信
号切り換え部7に送られ、両切り換え部6,7の切換片6c,
7cがそれぞれ接点6b,7bに切り換わり、この結果映像出
力部8と偏向出力部9の入力端子がそれぞれ表示メモリ
18側に切り換わる。表示メモリ制御部17においては水平
同期信号発生カウンタ33がクロックパルスをカウントし
てテレビジョン水平同期信号を生成するとともに、該テ
レビジョン水平同期信号に同期した表示メモリ18用の列
方向アドレス信号を生成する。また垂直同期信号発生カ
ウンタ34は前記水平同期信号発生カウンタ35からのテレ
ビジョン水平同期信号をもとにテレビジョン垂直同期信
号を生成し、同時に表示メモリ18用の行方向アドレス信
号を生成する。表示制御回路35は前記テレビジョン水平
同期信号とテレビジョン垂直同期信号に対応して切り換
えスイッチ36,37,38を制御する。切り換えスイッチ36,3
7では切換片36b,37bがそれぞれ接点36a,37aに接続して
おり、そのため前記両同期信号発生カウンタ33,34で生
成されたアドレス信号はそれぞれ表示メモリ18に供給さ
れ、このアドレス信号により表示メモリ18がアクセスさ
れ、表示メモリ18の記憶内容が読み出される。この時、
切り換えスイッチ38は接点38aが閉じられているから、
表示メモリ18から読み出された映像信号は、D/Aコンバ
ータ19に送出されてアナログ信号に変換され、映像信号
切り換え部6を通じて映像出力部8に入力する。また水
平同期信号発生カウンタ33で生成されたテレビジョン水
平同期信号と、垂直同期信号発生カウンタ34で生成され
たテレビジョン垂直同期信号とは(以下、テレビジョン
同期信号と総称する)、同期信号切り換え部7を通じて
偏向出力部9に入力する。そしてこれらテレビジョン同
期信号の表示走査期間中に、表示メモリ18に記憶されて
複数チャンネルの映像信号がCRT10に表示され、一画面
中の複数チャンネルの画像のうち所定のチャンネルの画
像が更新表示される。
ク図に基づいて説明する。CPU20からの指令で制御信号
出力部24から制御信号が映像信号切り換え部6、同期信
号切り換え部7に送られ、両切り換え部6,7の切換片6c,
7cがそれぞれ接点6b,7bに切り換わり、この結果映像出
力部8と偏向出力部9の入力端子がそれぞれ表示メモリ
18側に切り換わる。表示メモリ制御部17においては水平
同期信号発生カウンタ33がクロックパルスをカウントし
てテレビジョン水平同期信号を生成するとともに、該テ
レビジョン水平同期信号に同期した表示メモリ18用の列
方向アドレス信号を生成する。また垂直同期信号発生カ
ウンタ34は前記水平同期信号発生カウンタ35からのテレ
ビジョン水平同期信号をもとにテレビジョン垂直同期信
号を生成し、同時に表示メモリ18用の行方向アドレス信
号を生成する。表示制御回路35は前記テレビジョン水平
同期信号とテレビジョン垂直同期信号に対応して切り換
えスイッチ36,37,38を制御する。切り換えスイッチ36,3
7では切換片36b,37bがそれぞれ接点36a,37aに接続して
おり、そのため前記両同期信号発生カウンタ33,34で生
成されたアドレス信号はそれぞれ表示メモリ18に供給さ
れ、このアドレス信号により表示メモリ18がアクセスさ
れ、表示メモリ18の記憶内容が読み出される。この時、
切り換えスイッチ38は接点38aが閉じられているから、
表示メモリ18から読み出された映像信号は、D/Aコンバ
ータ19に送出されてアナログ信号に変換され、映像信号
切り換え部6を通じて映像出力部8に入力する。また水
平同期信号発生カウンタ33で生成されたテレビジョン水
平同期信号と、垂直同期信号発生カウンタ34で生成され
たテレビジョン垂直同期信号とは(以下、テレビジョン
同期信号と総称する)、同期信号切り換え部7を通じて
偏向出力部9に入力する。そしてこれらテレビジョン同
期信号の表示走査期間中に、表示メモリ18に記憶されて
複数チャンネルの映像信号がCRT10に表示され、一画面
中の複数チャンネルの画像のうち所定のチャンネルの画
像が更新表示される。
テレビジョン同期信号の垂直帰線期間には、表示制御回
路35の制御信号で切り換えスイッチ36,37の切換片36b,3
7bがそれぞれ接点36c,37cに切り換わって、表示メモリ1
8のアドレス信号線がCPU20のアドレスバスに接続し、ま
た切り換えスイッチ38の接点38cが閉じられて、表示メ
モリ18のデータ信号線がCPU20のデータバスに接続す
る。この状態は、バッファメモリ15からのデータ転送を
受け得る状態である。この時にバッファメモリ15側にお
いてCPUのアドレスバスがバッファメモリ15のアドレス
信号線に接続し、CPU20のデータバスがバッファメモリ1
5のデータ信号に接続していれば、表示メモリ18とバッ
ファメモリ15とはCPU20のアドレスバス、データバスを
介して接続する。このように接続されれば、CPU20はバ
ッファメモリ15からその記憶内容を読み出しこれを表示
メモリ18の該当記憶エリアへ転送する。この転送はテレ
ビジョン同期信号の垂直帰線期間毎に繰り返し、所要の
1チャンネル(Aチャンネル)の1フィールド分の映像
信号を転送し、これをCRT10に表示すると、次のチャン
ネル(この例ではBチャンネル)の映像信号の1フィー
ルド分を記憶し表示する次のサイクルに入り、上述した
Aチャンネルの映像信号を記憶し表示する動作と同様の
動作を繰り返す。このようにして順次選局されるB〜I
チャンネルの映像信号の1フィールド分を一旦バッファ
メモリ15に記憶したうえで、これを表示メモリ18に転送
し、該表示メモリ18から読み出してCRT10画面の所定個
所に表示し、これによってCRT画面に第5図の構成図に
示すような画像を形成する。
路35の制御信号で切り換えスイッチ36,37の切換片36b,3
7bがそれぞれ接点36c,37cに切り換わって、表示メモリ1
8のアドレス信号線がCPU20のアドレスバスに接続し、ま
た切り換えスイッチ38の接点38cが閉じられて、表示メ
モリ18のデータ信号線がCPU20のデータバスに接続す
る。この状態は、バッファメモリ15からのデータ転送を
受け得る状態である。この時にバッファメモリ15側にお
いてCPUのアドレスバスがバッファメモリ15のアドレス
信号線に接続し、CPU20のデータバスがバッファメモリ1
5のデータ信号に接続していれば、表示メモリ18とバッ
ファメモリ15とはCPU20のアドレスバス、データバスを
介して接続する。このように接続されれば、CPU20はバ
ッファメモリ15からその記憶内容を読み出しこれを表示
メモリ18の該当記憶エリアへ転送する。この転送はテレ
ビジョン同期信号の垂直帰線期間毎に繰り返し、所要の
1チャンネル(Aチャンネル)の1フィールド分の映像
信号を転送し、これをCRT10に表示すると、次のチャン
ネル(この例ではBチャンネル)の映像信号の1フィー
ルド分を記憶し表示する次のサイクルに入り、上述した
Aチャンネルの映像信号を記憶し表示する動作と同様の
動作を繰り返す。このようにして順次選局されるB〜I
チャンネルの映像信号の1フィールド分を一旦バッファ
メモリ15に記憶したうえで、これを表示メモリ18に転送
し、該表示メモリ18から読み出してCRT10画面の所定個
所に表示し、これによってCRT画面に第5図の構成図に
示すような画像を形成する。
(ハ) 静止画像の表示(スチルモード) 操作部23でスチルモードが選択されると、CPU20からの
指令でチューナ2における選局がいずれか1つのチャン
ネル(この例ではDチャンネル)に固定される。またCP
U20からは指令信号Saが出てバッファメモリ制御部14の
静止画制御部25に入り、この静止画制御部25は前記指令
信号Saに対応した信号を書き込み期間検出部26へ出力す
る。これに応答して書き込み期間検出部26は、第6図の
タイムチャートに示すように所定チャンネル(Dチャン
ネル)の受信電波の2表示走査期間の長さの書き込みパ
ルスを発生する。この書き込みパルスは、正確には受信
電波の垂直同期信号の立ち下がりからその2つ目の垂直
同期信号の立ち上がりまでの長さであって、この書き込
みパルスによって1フレーム分の映像信号の書き込みが
できる。書き込みパルスは表示メモリ制御部17の水平同
期信号発生カウンタ33および垂直同期信号発生カウンタ
34に送られる。また前記書き込みパルスは表示メモリ制
御部17の切り換えスイッチ36,37へも送出され、該切り
換えスイッチ36,37においては切換片36b,37bが接点36a,
37aに切り換わる。従って表示メモリ18には書き込みパ
ルスが立ち上がっている間、即ち受信電波の同期信号の
2表示走査期間中アドレス信号が供給される。一方、バ
ッファメモリ15側ではマルチプレクサ12が第6図に示す
ような所定の順序で接点を切り換える。即ち受信電波の
第1表示走査期間には接点12aを閉じY信号のみを導入
し、第2の表示走査期間には1水平同期期間毎に2つの
接点12b,12cを交互に閉じ、R−Y信号、B−Y信号を
交互に導入する。これらの映像信号はA/Dコンバータ13
でデジタル信号に変換されたのち、切り換えスイッチ29
を介して表示メモリ制御部17内の切り換えスイッチ38に
送出される。この時、該切り換えスイッチ38では接点38
bが閉じており、そのためバッファメモリ制御部14側か
ら送られてきた映像信号を表示メモリ18のデータ信号に
入力する。この表示メモリ18には既に受信電波の表示走
査期間と同期したアドレス信号が入るようになっている
から、該アドレス信号のアドレス指定により、所定チャ
ンネルの映像信号の1フレーム分が所定記憶エリアに記
憶される。
指令でチューナ2における選局がいずれか1つのチャン
ネル(この例ではDチャンネル)に固定される。またCP
U20からは指令信号Saが出てバッファメモリ制御部14の
静止画制御部25に入り、この静止画制御部25は前記指令
信号Saに対応した信号を書き込み期間検出部26へ出力す
る。これに応答して書き込み期間検出部26は、第6図の
タイムチャートに示すように所定チャンネル(Dチャン
ネル)の受信電波の2表示走査期間の長さの書き込みパ
ルスを発生する。この書き込みパルスは、正確には受信
電波の垂直同期信号の立ち下がりからその2つ目の垂直
同期信号の立ち上がりまでの長さであって、この書き込
みパルスによって1フレーム分の映像信号の書き込みが
できる。書き込みパルスは表示メモリ制御部17の水平同
期信号発生カウンタ33および垂直同期信号発生カウンタ
34に送られる。また前記書き込みパルスは表示メモリ制
御部17の切り換えスイッチ36,37へも送出され、該切り
換えスイッチ36,37においては切換片36b,37bが接点36a,
37aに切り換わる。従って表示メモリ18には書き込みパ
ルスが立ち上がっている間、即ち受信電波の同期信号の
2表示走査期間中アドレス信号が供給される。一方、バ
ッファメモリ15側ではマルチプレクサ12が第6図に示す
ような所定の順序で接点を切り換える。即ち受信電波の
第1表示走査期間には接点12aを閉じY信号のみを導入
し、第2の表示走査期間には1水平同期期間毎に2つの
接点12b,12cを交互に閉じ、R−Y信号、B−Y信号を
交互に導入する。これらの映像信号はA/Dコンバータ13
でデジタル信号に変換されたのち、切り換えスイッチ29
を介して表示メモリ制御部17内の切り換えスイッチ38に
送出される。この時、該切り換えスイッチ38では接点38
bが閉じており、そのためバッファメモリ制御部14側か
ら送られてきた映像信号を表示メモリ18のデータ信号に
入力する。この表示メモリ18には既に受信電波の表示走
査期間と同期したアドレス信号が入るようになっている
から、該アドレス信号のアドレス指定により、所定チャ
ンネルの映像信号の1フレーム分が所定記憶エリアに記
憶される。
表示メモリ18に記憶された1フレーム分の映像信号の読
み出し、CRT10への表示の動作は前記(ロ)マルチモー
ドの場合と同じであって、映像信号切り換え部6、同期
信号切り換え部7のそれぞれの切換片6c,7cが接点6b,7b
に切り換わり、これによって映像出力部8と偏向出力部
9の各入力端子が表示メモリ18側に切り換わる。表示メ
モリ制御部17においては水平同期信号発生カウンタ33が
テレビジョン水平同期信号と、該テレビジョン水平同期
信号に同期した表示メモリ18用の列方向アドレス信号と
を生成する。また垂直同期信号発生カウンタ34がテレビ
ジョン垂直同期信号と、表示メモリ18用の行方向アドレ
ス信号とを生成する。切り換えスイッチ36,37はこの
時、表示制御回路35の制御により、切換片36b,37bが接
点36a,37aに接続しており、前記テレビジョン水平同期
信号とテレビジョン垂直同期信号とはそれぞれ表示メモ
リ18に供給され、このテレビジョン同期信号により表示
メモリ18がアクセスされ、表示メモリ18の記憶内容が読
み出される。また切り換えスイッチ38は接点38aが閉じ
られており、そのため表示メモリ18から読み出された映
像信号は、D/Aコンバータ19に送出されてアナログ信号
に変換され、映像信号切り換え部6を通じて映像出力部
8に入力する。またテレビジョン同期信号は同期信号切
り換え部7を通じて偏向出力部9に入力する。これによ
って、表示メモリ18に記憶された所定の1チャンネル
(Dチャンネル)の映像信号がCRT10に表示される。こ
ののち表示メモリ18の記憶内容は更新されず同じ記憶内
容が続けて読み出し表示されるから、CRT10には第7図
の構成図に示すような所定チャンネル(Dチャンネル)
の画像が静止状態で映出される。
み出し、CRT10への表示の動作は前記(ロ)マルチモー
ドの場合と同じであって、映像信号切り換え部6、同期
信号切り換え部7のそれぞれの切換片6c,7cが接点6b,7b
に切り換わり、これによって映像出力部8と偏向出力部
9の各入力端子が表示メモリ18側に切り換わる。表示メ
モリ制御部17においては水平同期信号発生カウンタ33が
テレビジョン水平同期信号と、該テレビジョン水平同期
信号に同期した表示メモリ18用の列方向アドレス信号と
を生成する。また垂直同期信号発生カウンタ34がテレビ
ジョン垂直同期信号と、表示メモリ18用の行方向アドレ
ス信号とを生成する。切り換えスイッチ36,37はこの
時、表示制御回路35の制御により、切換片36b,37bが接
点36a,37aに接続しており、前記テレビジョン水平同期
信号とテレビジョン垂直同期信号とはそれぞれ表示メモ
リ18に供給され、このテレビジョン同期信号により表示
メモリ18がアクセスされ、表示メモリ18の記憶内容が読
み出される。また切り換えスイッチ38は接点38aが閉じ
られており、そのため表示メモリ18から読み出された映
像信号は、D/Aコンバータ19に送出されてアナログ信号
に変換され、映像信号切り換え部6を通じて映像出力部
8に入力する。またテレビジョン同期信号は同期信号切
り換え部7を通じて偏向出力部9に入力する。これによ
って、表示メモリ18に記憶された所定の1チャンネル
(Dチャンネル)の映像信号がCRT10に表示される。こ
ののち表示メモリ18の記憶内容は更新されず同じ記憶内
容が続けて読み出し表示されるから、CRT10には第7図
の構成図に示すような所定チャンネル(Dチャンネル)
の画像が静止状態で映出される。
次にこのような状態で、所定の時間(例えば0.1秒〜1
秒)経過した時、CPU20から書き込み期間検出部26に指
令Sbが与えられる。これにより第3図に示すようなタイ
ミングにて上述したと同様の動作によってバッファメモ
リ15に1フレーム分の映像信号が書き込まれる。そして
その後の垂直帰線期間に切り換えスイッチ29,30,31及び
36,37,38がCPU20のアドレスバスまたはデータバスにそ
れぞれ接続されバッファメモリ15より表示メモリ18の所
定の記憶エリアに少しずつバッファメモリ15の画像デー
タが転送される。このような転送動作が垂直帰線期間に
繰返し行なわれる。そしてこの1フレーム分の画像デー
タの転送が完了すると、再び所定時間経過後にCPU20か
ら書き込み期間検出部26に指令Sbが与えられ、同様の動
作によりバッファメモリ15に所定時間経過後の異なる1
フレーム分の映像信号が一旦書き込まれ、その後垂直帰
線期間中にバッファメモリ15の画像データが順次表示メ
モリ18に転送され前述した場合とは別の記憶エリアに格
納される。
秒)経過した時、CPU20から書き込み期間検出部26に指
令Sbが与えられる。これにより第3図に示すようなタイ
ミングにて上述したと同様の動作によってバッファメモ
リ15に1フレーム分の映像信号が書き込まれる。そして
その後の垂直帰線期間に切り換えスイッチ29,30,31及び
36,37,38がCPU20のアドレスバスまたはデータバスにそ
れぞれ接続されバッファメモリ15より表示メモリ18の所
定の記憶エリアに少しずつバッファメモリ15の画像デー
タが転送される。このような転送動作が垂直帰線期間に
繰返し行なわれる。そしてこの1フレーム分の画像デー
タの転送が完了すると、再び所定時間経過後にCPU20か
ら書き込み期間検出部26に指令Sbが与えられ、同様の動
作によりバッファメモリ15に所定時間経過後の異なる1
フレーム分の映像信号が一旦書き込まれ、その後垂直帰
線期間中にバッファメモリ15の画像データが順次表示メ
モリ18に転送され前述した場合とは別の記憶エリアに格
納される。
こうして上述した同様の動作が数回繰返して行なわれ、
この結果表示メモリ18にはスチルモードが選択された直
後の所定チャンネルの1フレーム分の画像データが記憶
されるとともに、さらにその後の所定時間置きの同チャ
ンネルの数フレーム分の画像データが1フレーム分ずつ
間歇的に所定の記憶エリアに記憶される。
この結果表示メモリ18にはスチルモードが選択された直
後の所定チャンネルの1フレーム分の画像データが記憶
されるとともに、さらにその後の所定時間置きの同チャ
ンネルの数フレーム分の画像データが1フレーム分ずつ
間歇的に所定の記憶エリアに記憶される。
しかるのちに上記表示メモリ18の記憶内容が既述した読
み出し動作と同様の動作で順次読み出され、D/Aコンバ
ータ19にてアナログ信号に変換されたのち、映像切り換
え部6及び映像出力部8を通してCRT10に供給され、こ
の結果CRT10の画面上には第7図に示す通り、中央部に
所定チャンネル(Dチャンネル)の画像が静止状態で映
出されるとともに、画面4隅部にその静止画像とは僅か
ずつ時間のずれ(遅れ)た同チャンネルの4つの小画像
D′,D″,D,D′が同時に映出表示される。
み出し動作と同様の動作で順次読み出され、D/Aコンバ
ータ19にてアナログ信号に変換されたのち、映像切り換
え部6及び映像出力部8を通してCRT10に供給され、こ
の結果CRT10の画面上には第7図に示す通り、中央部に
所定チャンネル(Dチャンネル)の画像が静止状態で映
出されるとともに、画面4隅部にその静止画像とは僅か
ずつ時間のずれ(遅れ)た同チャンネルの4つの小画像
D′,D″,D,D′が同時に映出表示される。
<発明の効果> 以上のように、本発明によれば、操作部を複数チャンネ
ルの画像を表示するモード(マルチモード)に切り換え
ることによって、ひとつのCRT画面上に複数チャンネル
の画像が同時に表示されるから、視聴者は所望時に複数
チャンネルの放送内容を即座に確認することができ、面
倒なチャンネル操作をする必要がなく、見たい放送を容
易に選局することができて便利である。そして、一画面
上に表示されている複数のチャンネルの各画像は静止画
像で表示され、かつこれらの静止画像が順次更新される
ので、各チャンネルの現時点での放送内容を一見して把
握できるのみならず、各チャンネルの放送内容がどのよ
うに変わっていっているかの確認が非常に容易であると
いう優れた効果がある。
ルの画像を表示するモード(マルチモード)に切り換え
ることによって、ひとつのCRT画面上に複数チャンネル
の画像が同時に表示されるから、視聴者は所望時に複数
チャンネルの放送内容を即座に確認することができ、面
倒なチャンネル操作をする必要がなく、見たい放送を容
易に選局することができて便利である。そして、一画面
上に表示されている複数のチャンネルの各画像は静止画
像で表示され、かつこれらの静止画像が順次更新される
ので、各チャンネルの現時点での放送内容を一見して把
握できるのみならず、各チャンネルの放送内容がどのよ
うに変わっていっているかの確認が非常に容易であると
いう優れた効果がある。
また、中央制御部(CPU)が、一画面中に複数チャンネ
ルの画像を表示するモード(マルチード)のときは、該
チャンネルの同期信号の表示走査期間中に一画像分の映
像信号を一旦バッファメモリに記憶させたのち、テレビ
ジョン同期信号の垂直帰線期間中にバッファメモリの内
容を逐次表示メモリに転送し、この記憶内容をテレビジ
ョン同期信号の表示走査期間中に読み出してCRTに送出
するので、CRT画面中の画像の更新が連続的で、滑らか
な画像が得られ、視覚上の効果が非常に自然である。
ルの画像を表示するモード(マルチード)のときは、該
チャンネルの同期信号の表示走査期間中に一画像分の映
像信号を一旦バッファメモリに記憶させたのち、テレビ
ジョン同期信号の垂直帰線期間中にバッファメモリの内
容を逐次表示メモリに転送し、この記憶内容をテレビジ
ョン同期信号の表示走査期間中に読み出してCRTに送出
するので、CRT画面中の画像の更新が連続的で、滑らか
な画像が得られ、視覚上の効果が非常に自然である。
加えて、チューナにて選局されたチャンネルの同期信号
とは別に、基準発振回路からのクロックパルスに基づい
て受信中のテレビジョン映像信号とは別の画像を表示す
るためのテレビジョン同期信号を生成し、映像信号切り
換え部および同期信号切り換え部によって、CRTへの映
像出力部および偏向出力部への入力をそれぞれ切り換え
ているので、テレビジョン放送信号中に含まれる同期信
号が乱れたとき、特に静止画像を表示している場合に複
数の各静止画像の境界線が揺れて非常に目立つという問
題が発生せず、品位の高い静止画像を表示することがで
きる。
とは別に、基準発振回路からのクロックパルスに基づい
て受信中のテレビジョン映像信号とは別の画像を表示す
るためのテレビジョン同期信号を生成し、映像信号切り
換え部および同期信号切り換え部によって、CRTへの映
像出力部および偏向出力部への入力をそれぞれ切り換え
ているので、テレビジョン放送信号中に含まれる同期信
号が乱れたとき、特に静止画像を表示している場合に複
数の各静止画像の境界線が揺れて非常に目立つという問
題が発生せず、品位の高い静止画像を表示することがで
きる。
さらに本発明では、中央制御部が一画面上にいずれかの
1チャンネルの画像を表示するモード(スチルモード)
のときは、画面の中央部に所望の1チャンネルの静止画
像を表示するとともに画面の隅部に該静止画像とは僅か
ずつ時間のずれた複数個の静止画像を表示するので、も
との静止画像を画面中央部でじっくりと確認できるとと
もに画面中央部に表示されている該静止画像のまわりに
この静止画像とは少しずつ時間のずれた静止画像が表示
されるので、もとの静止画像からの時間的な変化を視覚
的にとらえやすい。
1チャンネルの画像を表示するモード(スチルモード)
のときは、画面の中央部に所望の1チャンネルの静止画
像を表示するとともに画面の隅部に該静止画像とは僅か
ずつ時間のずれた複数個の静止画像を表示するので、も
との静止画像を画面中央部でじっくりと確認できるとと
もに画面中央部に表示されている該静止画像のまわりに
この静止画像とは少しずつ時間のずれた静止画像が表示
されるので、もとの静止画像からの時間的な変化を視覚
的にとらえやすい。
また、本発明においては、まず操作部を複数チャンネル
の画像を表示するモード(マルチモード)に切り換える
ことによって、ひとつのCRT画面上に複数チャンネルの
画像を同時に表示させて興味の持てそうな放送のチャン
ネルを選び出し、次に操作部を1チャンネルの静止画像
を表示するモード(スチルモード)に切り換えて、前記
選び出したチャンネルの静止画像を画面中央部に表示さ
せるとともにその静止画像より僅かずつ時間の遅れた静
止画像を画面隅部に表示させて、興味の持てそうだと感
じて選び出したチャンネルも放送内容をさらに良く確認
することができるので、見たい放送内容のチャンネルを
段階的に確実に選局できる。
の画像を表示するモード(マルチモード)に切り換える
ことによって、ひとつのCRT画面上に複数チャンネルの
画像を同時に表示させて興味の持てそうな放送のチャン
ネルを選び出し、次に操作部を1チャンネルの静止画像
を表示するモード(スチルモード)に切り換えて、前記
選び出したチャンネルの静止画像を画面中央部に表示さ
せるとともにその静止画像より僅かずつ時間の遅れた静
止画像を画面隅部に表示させて、興味の持てそうだと感
じて選び出したチャンネルも放送内容をさらに良く確認
することができるので、見たい放送内容のチャンネルを
段階的に確実に選局できる。
このほか本発明は、画像を記憶させるメモリとして、選
局された一画像分の記憶容量を持つバッファメモリと、
選局された1もしくは複数チャンネルの各映像信号の複
数の画像分を記憶する表示メモリがそれぞれ1個ずつで
よく簡素な構成であり、また一画面上に表示させたい画
像の数を簡単に設定できる。
局された一画像分の記憶容量を持つバッファメモリと、
選局された1もしくは複数チャンネルの各映像信号の複
数の画像分を記憶する表示メモリがそれぞれ1個ずつで
よく簡素な構成であり、また一画面上に表示させたい画
像の数を簡単に設定できる。
第1図は本発明の一実施例のブロック図、第2図はその
バッファメモリ制御部のブロック図、第3図はマルチモ
ード時の記憶動作を示すタイムチャート、第4図は表示
メモリ制御部のブロック図、第5図はマルチモード時の
CRT画面の構成図、第6図はスチルモード時の記憶動作
を示すタイムチャート、第7図はスチルモード時のCRT
画面の構成図である。 2……チューナ、6……映像信号切り換え部、7……同
期信号切り換え部、10……CRT、11……選局部、14……
バッファメモリ制御部、15……バッファメモリ、17……
表示メモリ制御部、18……表示メモリ、20……中央制御
部(CPU)、23……操作部。
バッファメモリ制御部のブロック図、第3図はマルチモ
ード時の記憶動作を示すタイムチャート、第4図は表示
メモリ制御部のブロック図、第5図はマルチモード時の
CRT画面の構成図、第6図はスチルモード時の記憶動作
を示すタイムチャート、第7図はスチルモード時のCRT
画面の構成図である。 2……チューナ、6……映像信号切り換え部、7……同
期信号切り換え部、10……CRT、11……選局部、14……
バッファメモリ制御部、15……バッファメモリ、17……
表示メモリ制御部、18……表示メモリ、20……中央制御
部(CPU)、23……操作部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−46330(JP,A) 特開 昭49−129419(JP,A) 特開 昭56−132067(JP,A)
Claims (1)
- 【請求項1】単一のチューナにより一定周期でチャンネ
ルを切り換えて各チャンネルの映像信号を記憶し、この
記憶した映像信号を順次読み出して一画面中に複数のチ
ャンネルの画像を表示し、あるいは一画面中にいずれか
1チャンネルの静止画像を表示するテレビジョン受像機
であって、 前記チューナの受信チャンネルを切り換える選局部と、 選局されたいずれかのチャンネルの映像信号の一画像分
のみを記憶するバッファメモリと、 選局された1もしくは複数チャンネルの各映像信号の複
数の画像分を記憶する表示メモリと、 受信電波中の同期信号に基づいて、前記バッファメモリ
への書き込みを制御するバッファメモリ制御部と、 基準発振回路からのクロックパルスに基づくテレビジョ
ン同期信号を生成するとともに、該テレビジョン同期信
号に同期して前記表示メモリへの書き込み,読み出しを
制御する表示メモリ制御部と、 CRTへの映像出力部および偏向出力部の前段にあって、
該両部への入力をそれぞれ前記表示メモリ側に切り換え
る映像信号切り換え部および同期信号切り換え部と、 前記各部を制御する中央制御部と、 CRTの表示モードを選択するために操作される操作部と
を備え、 前記中央制御部は、一画面中に複数チャンネルの画像を
表示するときは、該チャンネルの同期信号の表示走査期
間中に一画像分の映像信号をバッファメモリに記憶させ
たのち、基準発振回路からのクロックパルスに基づくテ
レビジョン同期信号の垂直帰線期間中にバッファメモリ
の内容を表示メモリに転送し、この記憶内容を前記テレ
ビジョン同期信号の表示走査期間中に読み出してCRTに
送出して一画面上に複数チャンネルの画像を表示させる
とともに、表示されている複数チャンネルの各画像を更
新させ、また、一画面中にいずれかの1チャンネルの静
止画像を表示するときは、該チャンネルの同期信号の表
示走査期間中にその映像信号の一画像分を受信電波の同
期信号に基づいて表示メモリに記憶させる一方、所定時
間後の該チャンネルの同期信号の表示走査期間中に一画
像分の映像信号を一旦バッファメモリに記憶させたの
ち、基準発振回路からのクロックパルスに基づくテレビ
ジョン同期信号の垂直帰線期間中にバッファメモリの内
容を表示メモリに転送して該表示メモリの一部に記憶さ
せ、その記憶内容を前記テレビジョン同期信号の表示走
査期間中に読み出してCRTに送出し、画面の中央部に前
記1チャンネルの静止画像を表示するとともに、画面の
隅部に該静止画像とは僅かずつ時間のずれた複数個の静
止画像を表示するようにしたことを特徴とするテレビジ
ョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174735A JPH0683408B2 (ja) | 1984-08-20 | 1984-08-20 | テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174735A JPH0683408B2 (ja) | 1984-08-20 | 1984-08-20 | テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152080A JPS6152080A (ja) | 1986-03-14 |
| JPH0683408B2 true JPH0683408B2 (ja) | 1994-10-19 |
Family
ID=15983747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174735A Expired - Fee Related JPH0683408B2 (ja) | 1984-08-20 | 1984-08-20 | テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683408B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3582330D1 (de) * | 1985-10-10 | 1991-05-02 | Itt Ind Gmbh Deutsche | Fernsehempfaenger mit mehrfach-bildwiedergabe. |
| JPS63245180A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | マルチウインドテレビジヨン装置 |
| JPH02278972A (ja) * | 1989-04-19 | 1990-11-15 | Fujitsu General Ltd | デジタルテレビジョン受像機 |
| US7068329B1 (en) * | 1999-08-31 | 2006-06-27 | Ati International Srl | Method and system for providing a video signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837751B2 (ja) * | 1972-09-05 | 1983-08-18 | 松下電器産業株式会社 | テレビジヨンジユゾウキ |
| JPS5914945B2 (ja) * | 1973-04-11 | 1984-04-06 | 沖電気工業株式会社 | デイジタル化画像合成方式 |
| JPS56132067A (en) * | 1980-03-19 | 1981-10-16 | Matsushita Electric Ind Co Ltd | Television receiver |
-
1984
- 1984-08-20 JP JP59174735A patent/JPH0683408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6152080A (ja) | 1986-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729028A (en) | Television receiver with multipicture display | |
| CA2010664C (en) | Picture-in-picture circuitry using field rate synchronization | |
| JPS63116577A (ja) | 映像信号処理装置 | |
| JPH0418507B2 (ja) | ||
| JP3037041B2 (ja) | 子画面表示機能付テレビジョン受像機 | |
| US5726715A (en) | Method and apparatus for displaying two video pictures simultaneously | |
| KR960007545B1 (ko) | 주화면위치 보상회로 및 그 방법 | |
| JPH0683408B2 (ja) | テレビジョン受像機 | |
| JPH0634502B2 (ja) | テレビジョン受像機の縦スクロ−ル表示装置 | |
| JPH10290410A (ja) | テレビジョン受像機およびチャンネル表示方法 | |
| JPH0634504B2 (ja) | テレビジョン受像機 | |
| JPS60257681A (ja) | テレビジヨン受像機 | |
| JPH0547024B2 (ja) | ||
| JPS6116683A (ja) | テレビジヨン受像機 | |
| JP2685432B2 (ja) | 2画面表示機能付テレビジョン受信機 | |
| JP2713699B2 (ja) | 2画面表示機能付高画質テレビジョン受信機 | |
| JPH0683409B2 (ja) | テレビジョン受像機 | |
| JPS61205080A (ja) | 静止画装置 | |
| JPS61258578A (ja) | テレビジヨン受信機 | |
| JPH0355074B2 (ja) | ||
| JPH0634503B2 (ja) | テレビジョン受像機の横スクロ−ル表示装置 | |
| JP2672584B2 (ja) | 文字放送受信機 | |
| KR950008711B1 (ko) | Tv프로그램 기억장치와 기억 제어방법 | |
| JPS61240782A (ja) | テレビジヨン受像機 | |
| JPH0846889A (ja) | 2画面表示機能付高画質テレビジョン受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |